CN101089998A - 数据存储装置、数据存储方法以及数据读取方法 - Google Patents
数据存储装置、数据存储方法以及数据读取方法 Download PDFInfo
- Publication number
- CN101089998A CN101089998A CNA200610091895XA CN200610091895A CN101089998A CN 101089998 A CN101089998 A CN 101089998A CN A200610091895X A CNA200610091895X A CN A200610091895XA CN 200610091895 A CN200610091895 A CN 200610091895A CN 101089998 A CN101089998 A CN 101089998A
- Authority
- CN
- China
- Prior art keywords
- electric bridge
- data storage
- switch
- storage device
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了数据存储装置、数据存储方法以及数据读取方法。本发明的一种数据存储装置包括:至少一个电桥,用于存储二进制数据,其中每个电桥具有四个臂,并利用两个对角点之间的非平衡状态表示一位;以及至少一个比较器,分别连接在每个上述电桥的上述两个对角点之间,用于判断上述电桥所表示的位的值。
Description
技术领域
本发明涉及数据存储技术,具体地涉及安全的存储数据的技术。
背景技术
随着电子商务(E-business)和互联网的发展,安全性和可信性问题日趋重要。为了解决这些问题并在硬件和软件中保护秘密信息,在公共密钥基础设施(Public-Key Infrastructure,PKI)系统中通常使用对称密钥或非对称密钥。因为保护对称密钥或私人密钥的软件和硬盘容易被攻击,越来越多的应用将这些密钥保存在集成电路芯片中,所述芯片例如智能卡(Smartcard),可信任平台模块(Trusted Platform Module,TPM),以及保护三重数据加密标准(Triple Data Encryption Standard,DES)密钥的现场可编程门阵列(Field Programmable Gate Array,FPGA)。然而,这些方法要么对于具有专业工具的攻击者不具有足够的安全性,要么太昂贵或不便于使用。
下面列举一些在集成电路中存储密钥的常规方法及其缺点。
方法1
在专用集成电路(Application Specific Integrate Circuit,ASIC)芯片或嵌入式只读存储器(ROM)中存储密钥。该方法容易通过反向工程被攻击。攻击者只需在每次蚀刻一层之后对版图进行照相,就可以获取密钥。
方法2
在嵌入式闪存存储器中存储密钥。该方法比上述方法1保密性高一些,但也是可以被攻击的。一种攻击方法是测量浮置栅极的电势。另一种攻击方法是将供电的芯片放入真空容器并利用电子显微镜测量它的辐射。
方法3
利用QuickLogic的专利Vialink技术保护密钥(参见EP00416903A2)。Vialink技术可以将密钥隐藏在数百万个反熔丝中,从而很难被攻击者发现。业界专家认为反熔丝是所有可编程逻辑解决方案中最安全的。然而,该技术主要用于FPGA并且相关联的部件很昂贵。
方法4
在随机存取存储器(RAM)中存储密钥并用外部电源供电。利用有效设计的传感器,该技术可以被认为是安全的,但是外部电源的使用限制了它的普及。
此外,对于大多数常规方法,由于存储器模块和其它模块分离,攻击者可以将探针放在供电芯片的总线上读取密码。
此外,常规存储器利用数字状态即“0”或“1”存储信息,从而“0”单元的物理特性与“1”单元的截然不同,因此,攻击者目前或将来可以找到攻击它的方法。
发明内容
为了解决上述现有技术中存在的问题,本发明提供了数据存储装置、数据存储方法以及数据读取方法。
根据本发明的一个方面,提供了一种数据存储装置,包括:至少一个电桥,用于存储二进制数据,其中每个电桥具有四个臂,并利用两个对角点之间的非平衡状态表示一位;以及至少一个比较器,分别连接在每个上述电桥的上述两个对角点之间,用于判断上述电桥所表示的位的值。
根据本发明的另一个方面,提供了一种数据存储方法,包括以下步骤:用一个电桥的非平衡状态表示二进制数据的一位;以及用比较器比较上述电桥的非平衡状态,来判断该电桥所表示的位的值。
根据本发明的另一个方面,提供了一种从数据存储装置中读取数据的方法,该数据存储装置是根据上述的数据存储装置,该方法包括以下步骤:向上述电桥的两端施加电压;以及用上述比较器比较上述电桥的上述两个对角点之间的电平差,来判断该电桥所表示的位的值。
附图说明
相信通过以下结合附图对本发明具体实施方式的说明,能够使人们更好地了解本发明上述的特点、优点和目的。
图1示出了根据本发明的一个实施例的由电容电桥构成的数据存储装置;
图2示出了根据本发明的另一个实施例的由电容电桥构成的数据存储装置;
图3示出了根据本发明的一个实施例的数据存储装置中使用的固定电容器的一个实例;
图4示出了根据本发明的一个实施例的数据存储装置中使用的可调电容器的一个实例;
图5示出了根据本发明的一个实施例的数据存储装置中用于表示二进制数据的“0”和“1”的电桥的两个对角点之间的电平差的阈值范围;
图6示出了根据本发明的再另一个实施例的由电阻电桥构成的数据存储装置;
图7示出了根据本发明的再另一个实施例的由电阻电桥构成的数据存储装置;
图8示出了根据本发明的一个实施例的数据存储装置中使用的可调电阻器的一个实例;
图9示出了根据本发明的再另一个实施例的数据存储装置的示意性框图;
图10是根据本发明的一个实施例的数据存储装置的部分电路示意图;
图11示出了根据本发明的一个实施例的数据存储装置的集成电路布图;
图12示出了根据本发明的一个实施例的数据存储方法的流程图;以及
图13示出了根据本发明的一个实施例的数据读取方法的流程图。
具体实施方式
下面就结合附图对本发明的各个优选实施例进行详细的说明。
图1示出了根据本发明的一个实施例的由电容电桥构成的数据存储装置。下面就结合图1,对本实施例进行描述。
在图1中,示出了至少一个电桥100A、100B、...、100N,每个电桥的结构基本相同,下面就以电桥100A为例进行详细说明。
电桥100A具有四个臂110A、120A、130A、140A,其中两个臂110A、130A的接点构成电桥100A的一个对角点,另外两个臂120A、140A的接点构成电桥100A的另一个对角点。在本实施例中,利用上述两个对角点之间的非平衡状态,表示二进制数据的一位,即“0”或“1”。本发明对上述两个对角点的选取没有任何限制,也就是说,可以利用电桥100A的两个臂110A、120A的接点构成的一个对角点与两个臂130A、140A的接点构成的另一个对角点之间的非平衡状态,表示二进制数据的一位,即“0”或“1”。此外,本发明对每个臂的结构没有任何限制,可以包含一个或多个元件。在每个臂包含多个元件的情况下,这些元件可以以串联、并联或其组合方式连接在一起。
电桥100A的四个臂110A、120A、130A、140A都是配置臂,每个配置臂的结构基本相同,下面就以配置臂110A为例进行详细说明。
配置臂110A具有并联连接的固定电容器111A和可调电容器115A。优选地,可调电容器115A的电容量远远小于固定电容器111A的电容量。此外,所有的电容器可以是金属-金属电容器,金属-多晶硅电容器,或多晶硅-多晶硅电容器,优选金属-金属电容器。
此外,在电桥100A的上述两个对角点之间,即在配置臂110A、130A的接点和配置臂120A、140A的接点之间,连接有比较器150A,用于比较电桥100A的两个对角点之间的电平差,从而判断电桥100A所表示的位的值。
图3示出了根据本发明的一个实施例的数据存储装置中使用的固定电容器111A的一个实例。在图3中,固定电容器111A是叉指结构的金属-金属电容器,其中金属极板301和金属极板302构成一个电容器,金属极板302和金属极板303构成一个电容器,金属极板303和金属极板304构成一个电容器,这三个电容器并联构成固定电容器111A。此外,每个固定电容器111A可以具有不同或相同的结构,但是优选它们具有近似相等的电容量。
图4示出了根据本发明的一个实施例的数据存储装置中使用的可调电容器115A的一个实例。在图4中,可调电容器115A包括多个并联的配置电容器11511A、11512A、...、1151nA。每个配置电容器11511A、11512A、...、1151nA可以通过串联连接的开关11551A、11552A、...、1155nA控制。此外,每个配置电容器11511A、11512A、...、1151nA可以具有相同或不同的电容量。
图4中的开关11551A、11552A、...、1155nA可以是在常规PROM中使用的熔丝。这样,可以通过熔断所述熔丝来控制所述开关,调节可调电容器115A的电容量,从而调节电桥100A的非平衡状态,以用电桥100A表示二进制数据的“0”或“1”。
可选地,开关11551A、11552A、...、1155nA也可以是场效应晶体管(FET)开关,优选金属氧化物半导体场效应晶体管(MOSFET)开关。这样,数据存储装置还可以包括控制单元,用于通过控制所述开关,调节所述电桥的非平衡状态,以写入数据,后面将结合其它实施例和附图对包括控制单元的数据存储装置进行说明。
在本实施例中,通过改变配置臂110A、120A、130A、140A的可调电容器(如配置臂110A的可调电容器115A)的电容量,来改变电桥100A的两个对角点之间的非平衡状态,从而表示二进制数据的“0”和“1”。
图5示出了根据本发明的一个实施例的数据存储装置中用于表示二进制数据的“0”和“1”的电桥的两个对角点之间的电平差的阈值范围。
在图5中,当在电桥100A的两端施加2.5V-5V,优选3V-3.3V的电压时,阈值范围一般在[±0.1mV,±1mV]之间,但是由于工艺环境和比较精度的不同,阈值范围可以取某一特定区间,例如[±0.1mV,±0.2mV]或[±0.5mV,±1mV],本发明对此并没有限制。在本实施例中,优选第一阈值范围[-Vth2,-Vth1]为[-0.3mV,-0.15mV],第二阈值范围[Vth1,Vth2]为[0.15mV,0.3mV],。当电桥100A的两个对角点之间的电平差落入第一阈值范围时,电桥的非平衡状态表示为“0”。当电桥100A的两个对角点之间的电平差落入第二阈值范围时,电桥的非平衡状态表示为“1”。此外,“0”和“1”所对应的阈值范围也可以互换。
应当注意,电桥100A的两个对角点之间的电平差应该设定在合适的范围,优选在±0.15mV与±0.3mV之间,如果所述电平差太大,在数据存储装置中存储的数据容易被攻击。如果所述电平差太小,所述电桥的稳定性受到影响,在本实施例中,所述电平差优选±0.3mV。
在本实施例中,如图1所示的至少一个电桥100A、100B、...、100N的一个的非平衡状态表示二进制数据的一位,即“0”或“1”。在实际应用中,也可以将电桥分为多组,作为多个存储单元,并且也可以将一个或多个电桥用作校验位。本发明对此没有特别限制。
通过以上说明可以看出本实施例的数据存储装置具有以下优点。
(1)本实施例的数据存储装置使用电容电桥的非平衡状态来存储“0”和“1”。在电容电桥中,电容器的电容量不仅依赖于其面积,而且依赖于两个极板之间的距离和周围环境。由于两个极板之间的距离和周围环境的影响很难测量,以及两个极板之间的距离在芯片的不同位置不同,因此,攻击者几乎不可能通过对版图进行照相来确定电桥的状态。
(2)本实施例的数据存储装置中的电桥的非平衡状态几乎不受电源和温度影响,因此本实施例的数据存储装置具有足够的鲁棒性。
(3)本实施例的数据存储装置所涉及的技术和工艺是成熟的并通过多种产品证实是有效的。
(4)本实施例的数据存储装置中的电桥的面积消耗、功率消耗、速度和成本是可接受的。
(5)通过该数据存储装置存储密钥比常规方法更安全,该技术不仅避免了通过反向工程获取密钥,而且防止了攻击者利用探针测量总线。
(6)在本实施例的数据存储装置中,由于将电桥的两个对角点之间的电平差设定在较小值,因此只能通过芯片上集成的比较器进行测量,而无法通过外部比较器进行测量,因此增加了安全性。
(7)本实施例的数据存储装置所涉及的工艺与标准CMOS工艺兼容,以及数据存储装置可以在一个芯片中与其它模块(例如MCU)集成。
(8)本实施例的数据存储装置不需要外部电源,从而该技术具有良好的便携性并可以用于Smartcard、TPM芯片和其它保密芯片。
图2示出了根据本发明的另一个实施例的由电容电桥构成的数据存储装置。下面就结合图2,对本实施例进行描述。对于那些与前面实施例相同的部分,适当省略其说明。
在图2中,示出了至少一个电桥200A、200B、...、200N,其中,每个电桥与其它电桥共享两个臂,每个电桥的结构基本相同,下面就以电桥200A为例进行详细说明。
电桥200A具有四个臂210A、220A、230A、240A,其中两个臂210A、230A的接点构成电桥200A的一个对角点,这两个臂210A、230A与其它电桥200B、...、200N共享。另外两个臂220A、240A的接点构成电桥200A的另一个对角点。在本实施例中,利用上述两个对角点之间的非平衡状态,表示二进制数据的一位,即“0”或“1”。
电桥200A的未共享的两个臂220A、240A是配置臂,每个配置臂的结构基本相同,下面就以配置臂220A为例进行详细说明。
配置臂220A具有并联连接的固定电容器221A和可调电容器225A。优选地,可调电容器225A的电容量远远小于固定电容器221A的电容量。此外,所有的电容器可以是金属-金属电容器,金属-多晶硅电容器,或多晶硅-多晶硅电容器,优选金属-金属电容器。
此外,在电桥200A的上述两个对角点之间,即在臂210A、230A的接点和配置臂220A、240A的接点之间,连接有比较器250A,用于比较电桥200A的两个对角点之间的电平差,从而判断电桥200A所表示的位的值。类似地,在电桥200B的两个对角点之间,即在臂210A、230A的接点和配置臂220B、240B的接点之间,连接有比较器250B,用于比较电桥200B的两个对角点之间的电平差,从而判断电桥200B所表示的位的值。
本实施例的数据存储装置的电容电桥与前述实施例的数据存储装置的电容电桥的不同之处在于:在本实施例中,所有的电桥共享一个臂。因此,采用本实施例的数据存储装置可以简化电容电桥的结构,从而进一步降低电桥的面积消耗、功率消耗和成本。此外,本实施例具有上述实施例的全部优点(1)至(8)。
图6示出了根据本发明的再另一个实施例的由电阻电桥构成的数据存储装置。下面就结合图6,对本实施例进行描述。对于那些与前面实施例相同的部分,适当省略其说明。
在图6中,示出了至少一个电桥600A、600B、...、600N,每个电桥的结构基本相同,下面就以电桥600A为例进行详细说明。
电桥600A具有四个臂610A、620A、630A、640A,其中两个臂610A、630A的接点构成电桥600A的一个对角点,另外两个臂620A、640A的接点构成电桥600A的另一个对角点。在本实施例中,利用上述两个对角点之间的非平衡状态,表示二进制数据的一位,即“0”或“1”。本发明对上述两个对角点的选取没有任何限制,也就是说,可以利用电桥600A的两个臂610A、620A的接点构成的一个对角点与两个臂630A、640A的接点构成的另一个对角点之间的非平衡状态,表示二进制数据的一位,即“0”或“1”。此外,本发明对每个臂的结构没有任何限制。
电桥600A的四个臂610A、620A、630A、640A都是配置臂,每个配置臂的结构基本相同,下面就以配置臂610A为例进行详细说明。
配置臂610A具有串联连接的固定电阻器611A和可调电阻器615A。优选地,可调电阻器615A的电阻量远远小于固定电阻器611A的电阻值。此外,每个固定电阻器可以具有不同或相同的结构,但是优选它们具有近似相等的电阻值。此外,所有的电阻器可以是金属电阻器,多晶硅电阻器,或高阻多晶硅电阻器。
此外,在电桥600A的上述两个对角点之间,即在配置臂610A、630A的接点和配置臂620A、640A的接点之间,连接有比较器650A,用于比较电桥600A的两个对角点之间的电平差,从而判断电桥600A所表示的位的值。
图8示出了根据本发明的一个实施例的数据存储装置中使用的可调电阻器615A的一个实例。在图8中,可调电阻器615A包括串联连接的多个配置电阻器61511A、61512A、...、6151nA。每个配置电阻器61511A、61512A、...、6151nA可以通过并联连接的开关61551A、61552A、...、6155nA控制。此外,每个配置电阻器61511A、61512A、...、6151nA可以具有相同或不同的电阻值。
图8中的开关61551A、61552A、...、6155nA可以是在常规PROM中使用的熔丝。这样,可以通过熔断所述熔丝来控制所述开关,调节可调电阻器615A的电阻值,从而调节电桥600A的非平衡状态,以用电桥600A表示二进制数据的“0”或“1”。
可选地,开关61551A、61552A、...、6155nA也可以是场效应晶体管(FET)开关,优选金属氧化物半导体场效应晶体管(MOSFET)开关。这样,数据存储装置还可以包括控制单元,用于通过控制所述开关,调节所述电桥的非平衡状态,以写入数据,后面将结合其它实施例和附图对包括控制单元的数据存储装置进行说明。
在本实施例中,通过改变配置臂610A、620A、630A、640A的可调电阻器(如配置臂610A的可调电容器615A)的电阻值,来改变电桥600A的两个对角点之间的非平衡状态,从而表示二进制数据的“0”和“1”。
本实施例的数据存储装置与图1所示的实施例相比,不同之处在于:在本实施例中,用电阻电桥代替了上述实施例中的电容电桥。因此,本实施例的数据存储装置除了具有上述优点(2)至(7)之外,还具有以下优点。
本实施例的数据存储装置使用电阻电桥的非平衡状态来存储“0”和“1”。在电阻电桥中,电阻器的电阻值不仅依赖于其宽度和长度,而且依赖于其厚度和结构。由于厚度和结构的影响很难测量,以及厚度在芯片的不同位置不同,因此,攻击者几乎不可能通过对版图进行照相来确定电桥的状态。
图7示出了根据本发明的再另一个实施例的由电阻电桥构成的数据存储装置。下面就结合图7,对本实施例进行描述。对于那些与前面实施例相同的部分,适当省略其说明。
在图7中,示出了至少一个电桥700A、700B、...、700N,其中,每个电桥与其它电桥共享两个臂,每个电桥的结构基本相同,下面就以电桥700A为例进行详细说明。
电桥700A具有四个臂710A、720A、730A、740A,其中两个臂710A、730A的接点构成电桥700A的一个对角点,这两个臂710A、730A与其它电桥700B、...、700N共享。另外两个臂720A、740A的接点构成电桥700A的另一个对角点。在本实施例中,利用上述两个对角点之间的非平衡状态,表示二进制数据的一位,即“0”或“1”。
电桥700A的未共享的两个臂720A、740A是配置臂,每个配置臂的结构基本相同,下面就以配置臂720A为例进行详细说明。
配置臂720A具有串联连接的固定电阻器721A和可调电阻器725A。优选地,可调电阻器725A的电阻值远远小于固定电阻器721A的电阻值。此外,每个固定电阻器可以具有不同或相同的结构,但是优选它们具有近似相等的电阻值。此外,所有的电阻器可以是金属电阻器,多晶硅电阻器,或高阻多晶硅电阻器。
此外,在电桥700A的上述两个对角点之间,即在臂710A、730A的接点和配置臂720A、740A的接点之间,连接有比较器750A,用于比较电桥700A的两个对角点之间的电平差,从而判断电桥700A所表示的位的值。类似地,在电桥700B的两个对角点之间,即在臂710A、730A的接点和配置臂720B、740B的接点之间,连接有比较器750B,用于比较电桥700B的两个对角点之间的电平差,从而判断电桥700B所表示的位的值。
本实施例的由电阻电桥构成的数据存储装置与前述实施例的由电阻电桥构成的数据存储装置的不同之处在于:在本实施例中,所有的电桥共享一个臂。因此,采用本实施例的数据存储装置可以简化电阻电桥的结构,从而进一步降低电桥的面积消耗、功率消耗和成本。此外,本实施例具有图6所示实施例的全部优点。
图9示出了根据本发明的再另一个实施例的数据存储装置的示意性框图。下面就结合图9,对本实施例进行描述。对于那些与前面实施例相同的部分,适当省略其说明。
在图9中示意性示出的本实施例的数据存储装置900包括至少一个电桥901,其中每个电桥具有四个臂,并利用两个对角点之间的非平衡状态表示一位。该至少一个电桥901可以是例如上述实施例中的至少一个电容电桥100A、100B、...、100N,也可以是其它电桥。数据存储装置900还包括至少一个比较器905,分别连接在每个上述电桥的上述两个对角点之间,用于判断上述电桥所表示的位的值。该至少一个比较器905可以是例如上述实施例中的至少一个比较器150A、150B、...、150N,也可以是其它比较器。
另外,数据存储装置900还包括控制单元910,用于通过控制所述电桥的非平衡状态,写入数据;以及随机数字产生器915,用于产生随机数字,以通过控制单元910随机地控制所述电桥中的开关的通断。
下面将以图1所示实施例中的至少一个电容电桥100A、100B、...、100N为例,详细描述本实施例的数据存储装置900的具体写入过程。
1)利用随机数字产生器915,控制单元910随机地关断(或导通)电桥100A的配置臂110A、120A、130A、140A的可调电容器的一些开关,例如可调电容器115A的开关11551A、11552A、...、1155nA。
2)在电桥100A的两端施加电压的情况下,根据比较器150A的输出,控制单元110继续关断(或导通)电桥100A的配置臂110A、120A、130A、140A的可调电容器的开关(开关的选择仍然是随机的),以使电桥100A的状态等于设定的值,即在电桥100A的两端施加2.5V-5V,优选3V-3.3V的电压的情况下,使电桥100A的两个对角点之间的电平差落入图5所示的范围。具体地,当电桥的两个对角点之间的电平差落入第一阈值范围时,电桥的非平衡状态表示为“0”。当电桥的两个对角点之间的电平差落入第二阈值范围时,电桥的非平衡状态表示为“1”。
3)重复以上过程,设置其它电桥100B、...、100N的非平衡状态。
采用本实施例的数据存储装置900,不仅具有图1所示实施例的全部优点,而且由于开关的关断是随机的,因此对于一个数据存储装置的测量结果不能用于另一个数据存储装置,从而攻击者不可能测量一个数据存储装置并把测量结果用于另一个数据存储装置。
类似地,对于图2、6和7所示的实施例,本实施例同样适用。
图10是根据本发明的一个实施例的数据存储装置的部分电路示意图。本实施例的数据存储装置可以是上述实施例的任何数据存储装置,在此以上述由电容电桥构成的数据存储装置(如图1所示)为例进行说明。
在图10中,每个电桥的每个配置臂的可调电容器1000(例如可调电容器115A)的每个开关(例如开关11551A、11552A、...、1155nA),可以通过存储器,例如1×N位闪存存储器1005的每一位进行控制。在本实施例中,闪存存储器1500的每个位,即每个存储单元可以直接与每个开关连接,或者可以通过寄存器与每个开关连接。
采用本实施例的数据存储装置,不仅具有图1所示实施例的全部优点,而且由于开关(例如MOSFET开关)可以通过存储器(例如闪存存储器)控制,从而数据存储装置中的数据可以擦写,而且闪存存储器的安全特征将有助于提高本实施例的数据存储装置的安全性。
类似地,对于图2、6和7所示的实施例,本实施例同样适用。
图11示出了根据本发明的一个实施例的数据存储装置的集成电路布图。本实施例的数据存储装置可以是上述实施例的任何数据存储装置,在此以上述由电容电桥构成的数据存储装置(如图1所示)为例进行说明。
如图11所示,在实施中,固定电容器可以覆盖可调电容器、比较器、配置逻辑、密码单元等。通过使用这种结构,如果攻击者蚀刻(包括选择性蚀刻)包括固定电容器的上层并进行探测时,电桥的结构被破坏并且其非平衡状态发生改变,从而测量结果无意义。
采用本实施例的数据存储装置,不仅具有上述全部优点,而且由于为了测量数据点的电压,攻击者没有选择只能蚀刻包括固定电容器的上层,因为可调电容器、比较器、配置逻辑、密码单元等被固定电容器覆盖,因此电桥的状态改变,测量结构没有意义。即使固定电容器不被破坏,探针引入的寄生电容也将不确定地影响测量结果。
在同一发明构思下,图12是根据本发明的另一个实施例的数据存储方法的流程图。下面就结合该图,对本实施例进行描述。对于那些与前面实施例相同的部分,适当省略其说明。
如图12所示,首先,在步骤1201,用一个电桥的非平衡状态表示二进制数据的一位。
在本实施例中,所述电桥可以是上述实施例的由电容电桥构成的数据存储装置中使用的电容电桥,所述电容电桥包括配置臂,所述配置臂包括并联连接的固定电容器和可调电容器,在步骤1201,通过调节每个电桥的配置臂的可调电容器的电容量,改变该电桥的两个对角点之间的非平衡状态,即电平差,从而用该电桥表示一位。优选地,所述可调电容器包括多个并联连接的配置电容器,所述配置电容器串联连接有开关,在步骤1201,通过控制所述开关,改变所述可调电容器的电容量。
在电容电桥中,所述开关可以是熔丝,在步骤1201,通过熔断所述熔丝控制所述开关,以调节所述电桥的非平衡状态。
可选地,所述开关也可以是场效应晶体管(FET)开关,更优选是金属氧化物半导体场效应晶体管(MOSFET)开关,在步骤1201,通过控制单元控制所述MOSFET开关的通断,以调节所述电桥的非平衡状态。具体的调节过程与上述参考图9的描述类似。
接着,在步骤1205,用比较器比较每个电桥的非平衡状态,来判断该电桥所表示的位的值。具体地,在步骤1205,当在电桥的两端施加2.5V-5V,优选3V-3.3V的电压时,用比较器比较每个电桥的两个对角点之间的电平差,如果该电桥的电平差落入第一阈值范围[-0.3mV,-0.15mV],则该电桥表示“0”,反之,如果该电桥的电平差落入第二阈值范围[0.15mV,0.3mV],则该电桥表示“1”。此外,“0”和“1”所对应的阈值范围也可以互换。
通过使用本实施例的利用电桥的数据存储方法存储密钥,具有以下优点。
(1)在本实施例的数据存储方法中,使用电容电桥的非平衡状态来存储“0”和“1”。在电容电桥中,电容器的电容量不仅依赖于其面积,而且依赖于两个极板之间的距离和周围环境。由于两个极板之间的距离和周围环境的影响很难测量,以及两个极板之间的距离在芯片的不同位置不同,因此,攻击者几乎不可能通过对版图进行照相来确定电桥的状态。
(2)在本实施例的数据存储方法中,电桥的非平衡状态几乎不受电源和温度影响,因此本实施例的数据存储方法具有足够的鲁棒性。
(3)本实施例的数据存储方法所涉及的技术和工艺是成熟的并通过多种产品证实是有效的。
(4)在本实施例的数据存储方法中,电桥的面积消耗、功率消耗、速度和成本是可接受的。
(5)通过本实施例的数据存储方法存储密钥比常规方法更安全,该技术不仅避免了通过反向工程获取密钥,而且防止了攻击者利用探针测量总线。
(6)在本实施例的数据存储方法中,由于将电桥的两个对角点之间的电平差设定在较小值,因此只能通过芯片上集成的比较器进行测量,而无法通过外部比较器进行测量,因此增加了安全性。
(7)本实施例的数据存储方法所涉及的工艺与标准CMOS工艺兼容,以及涉及的模块可以在一个芯片中与其它模块(例如MCU)集成。
(8)本实施例的数据存储方法不需要外部电源,从而该技术具有良好的便携性并可以用于Smartcard、TPM芯片和其它保密芯片。
此外,可选地,在本实施例中,所述电桥也可以是上述实施例的由电阻电桥构成的数据存储装置中使用的电阻电桥,所述电阻电桥包括配置臂,所述配置臂包括串联连接的固定电阻器和可调电阻器,在步骤1201,通过调节每个电桥的配置臂的可调电阻器的电阻值,改变该电桥的两个对角点之间的非平衡状态,即电平差,从而用该电桥表示一位。优选地,所述可调电阻器包括多个串联连接的配置电阻器,所述配置电阻器并联连接有开关,在步骤1201,通过控制所述开关,改变所述可调电阻器的电阻值。
在电阻电桥中,所述开关可以是熔丝,在步骤1201,通过熔断所述熔丝控制所述开关,以调节所述电桥的非平衡状态。
可选地,所述开关也可以是场效应晶体管(FET)开关,更优选是金属氧化物半导体场效应晶体管(MOSFET)开关,在步骤1201,通过控制单元控制所述MOSFET开关的通断,以调节所述电桥的非平衡状态。具体的调节过程与上述参考图9的描述类似。
在本实施例的数据存储方法中,使用电阻电桥的非平衡状态来存储“0”和“1”。在电阻电桥中,电阻器的电阻值不仅依赖于其宽度和长度,而且依赖于其厚度和结构。由于厚度和结构的影响很难测量,以及厚度在芯片的不同位置不同,因此,攻击者几乎不可能通过对版图进行照相来确定电桥的状态。
在同一发明构思下,图13是根据本发明的另一个实施例的从数据存储装置中读取数据的方法的流程图,其中,该数据存储装置是前面所述本发明的实施例的数据存储装置。下面就结合该图,对本实施例进行描述。对于那些与前面实施例相同的部分,适当省略其说明。
如图13所示,首先,在步骤1301,向每个电桥的两端施加电压,例如施加2.5V-5V,优选3V-3.3V的电压。
接着,在步骤1305,用比较器比较每个电桥的两个对角点之间的电平差,来判断该电桥所表示的位的值。
具体地,如前面关于图5的实施例所述,在该步骤,用比较器比较每个电桥的两个对角点之间的电平差,如果该电桥的电平差落入第一阈值范围[-0.3mV,-0.15mV],则该电桥表示“0”,反之,如果该电桥的电平差落入第二阈值范围[0.15mV,0.3mV],则该电桥表示“1”。此外,“0”和“1”所对应的阈值范围也可以互换。
通过使用本实施例的利用电桥的数据读取方法读取密钥,可以获得上述数据存储装置的各种优点。在此不再进行赘述。
以上虽然通过一些示例性的实施例对本发明的数据存储装置、数据存储方法以及数据读取方法进行了详细地描述,但是以上这些实施例并不是穷举的,本领域技术人员可以在本发明的精神和范围内实现各种变化和修改。因此,本发明并不限于这些实施例,本发明的范围仅由所附权利要求为准。
Claims (35)
1.一种数据存储装置,包括:
至少一个电桥,用于存储二进制数据,其中每个电桥具有四个臂,并利用两个对角点之间的非平衡状态表示一位;以及
至少一个比较器,分别连接在每个上述电桥的上述两个对角点之间,用于判断上述电桥所表示的位的值。
2.根据权利要求1所述的数据存储装置,其中,所述电桥为电容电桥。
3.根据权利要求2所述的数据存储装置,其中,所述电容电桥包括配置臂,所述配置臂包括并联连接的固定电容器和可调电容器。
4.根据权利要求3所述的数据存储装置,其中,所述可调电容器包括多个并联连接的配置电容器,所述配置电容器串联连接有开关。
5.根据权利要求4所述的数据存储装置,其中,所述开关包括熔丝,其中通过熔断所述熔丝控制所述开关,调节所述电桥的非平衡状态。
6.根据权利要求4所述的数据存储装置,还包括控制单元,用于通过控制所述开关,调节所述电桥的非平衡状态。
7.根据权利要求6所述的数据存储装置,其中,所述控制单元根据所述比较器的判断结果控制所述开关。
8.根据权利要求6或7所述的数据存储装置,其中,所述开关包括场效应晶体管开关,所述控制单元包括存储器,所述存储器分别与所述场效应晶体管开关相连,以控制所述场效应晶体管开关的通断。
9.根据权利要求8所述的数据存储装置,其中,所述场效应晶体管开关是金属氧化物半导体场效应晶体管开关。
10.根据权利要求8或9所述的数据存储装置,其中,所述存储器是闪存存储器。
11.根据权利要求6-10中任何一项所述的数据存储装置,还包括随机数字产生器,用于通过所述控制单元随机地关断或导通所述开关。
12.根据权利要求1所述的数据存储装置,其中,所述电桥为电阻电桥。
13.根据权利要求12所述的数据存储装置,其中,所述电阻电桥包括配置臂,所述配置臂包括串联连接的固定电阻器和可调电阻器。
14.根据权利要求13所述的数据存储装置,其中,所述可调电阻器包括多个串联连接的配置电阻器,所述配置电阻器并联连接有开关。
15.根据权利要求14所述的数据存储装置,其中,所述开关包括熔丝,其中通过熔断所述熔丝控制所述开关,调节所述电桥的非平衡状态,以写入数据。
16.根据权利要求14所述的数据存储装置,还包括控制单元,用于通过控制所述开关,调节所述电桥的非平衡状态,以写入数据。
17.根据权利要求16所述的数据存储装置,其中,所述控制单元根据所述比较器的判断结果控制所述开关。
18.根据权利要求16或17所述的数据存储装置,其中,所述开关包括场效应晶体管开关,所述控制单元包括存储器,所述存储器分别与所述场效应晶体管开关相连,以控制所述场效应晶体管开关的通断。
19.根据权利要求18所述的数据存储装置,其中,所述场效应晶体管开关是金属氧化物半导体场效应晶体管开关。
20.根据权利要求18或19所述的数据存储装置,其中,所述存储器是闪存存储器。
21.根据权利要求16-20中任何一项所述的数据存储装置,还包括随机数字产生器,用于通过所述控制单元随机地关断或导通所述开关。
22.根据权利要求1-21中任何一项所述的数据存储装置,其中,当对上述电桥的两端施加电压时,上述比较器比较上述两个对角点之间的电平差,如果所述电平差落入第一阈值范围,所述电桥表示“0”,如果所述电平差落入第二阈值范围,所述电桥表示“1”。
23.根据权利要求22所述的数据存储装置,其中,当对上述电桥的两端施加2.5V-5V的电压时,所述第一阈值范围为-0.3mV至-0.15mV,所述第二阈值范围为0.15mV至0.3mV。
24.一种数据存储方法,包括以下步骤:
用一个电桥的非平衡状态表示二进制数据的一位;以及
用比较器比较上述电桥的非平衡状态,来判断该电桥所表示的位的值。
25.根据权利要求24所述的数据存储方法,其中,所述电桥为电容电桥,所述电容电桥包括配置臂,所述配置臂包括并联连接的固定电容器和可调电容器,其中通过改变一个电桥中的可调电容器的电容量,调节所述电桥的非平衡状态,以表示二进制数据的一位。
26.根据权利要求25所述的数据存储方法,其中,所述可调电容器包括多个并联连接的配置电容器,所述配置电容器串联连接有开关,其中通过控制所述开关,改变所述可调电容器的电容量。
27.根据权利要求26所述的数据存储方法,其中,所述开关包括熔丝,其中通过熔断所述熔丝控制所述开关,以调节所述电桥的非平衡状态。
28.根据权利要求26所述的数据存储方法,其中,所述开关包括场效应晶体管开关,其中通过控制单元控制所述场效应晶体管开关的通断,以调节所述电桥的非平衡状态。
29.根据权利要求28所述的数据存储方法,其中,所述场效应晶体管开关是金属氧化物半导体场效应晶体管开关。
30.根据权利要求24所述的数据存储方法,其中,所述电桥为电阻电桥,所述电阻电桥包括配置臂,所述配置臂包括串联连接的固定电阻器和可调电阻器,其中通过改变一个电桥中的可调电阻器的电阻值,调节所述电桥的非平衡状态,以表示二进制数据的一位。
31.根据权利要求30所述的数据存储方法,其中,所述可调电阻器包括多个串联连接的配置电阻器,所述配置电阻器并联连接有开关,其中通过控制所述开关,改变所述可调电阻器的电阻值。
32.根据权利要求31所述的数据存储方法,其中,所述开关包括熔丝,其中通过熔断所述熔丝控制所述开关,以调节所述电桥的非平衡状态。
33.根据权利要求31所述的数据存储方法,其中,所述开关包括场效应晶体管开关,其中通过控制单元控制所述场效应晶体管开关的通断,以调节所述电桥的非平衡状态。
34.根据权利要求33所述的数据存储方法,其中,所述场效应晶体管开关是金属氧化物半导体场效应晶体管开关。
35.一种从数据存储装置中读取数据的方法,该数据存储装置是根据权利要求1-23中任何一项所述的数据存储装置,该方法包括以下步骤:
向上述电桥的两端施加电压;以及
用上述比较器比较上述电桥的上述两个对角点之间的电平差,来判断该电桥所表示的位的值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610091895XA CN100568393C (zh) | 2006-06-14 | 2006-06-14 | 数据存储装置、数据存储方法以及数据读取方法 |
US11/818,503 US7532500B2 (en) | 2006-06-14 | 2007-06-14 | Method and apparatus for storing data and method for reading data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610091895XA CN100568393C (zh) | 2006-06-14 | 2006-06-14 | 数据存储装置、数据存储方法以及数据读取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101089998A true CN101089998A (zh) | 2007-12-19 |
CN100568393C CN100568393C (zh) | 2009-12-09 |
Family
ID=38943297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200610091895XA Expired - Fee Related CN100568393C (zh) | 2006-06-14 | 2006-06-14 | 数据存储装置、数据存储方法以及数据读取方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7532500B2 (zh) |
CN (1) | CN100568393C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103165179A (zh) * | 2011-12-14 | 2013-06-19 | 北京时代全芯科技有限公司 | 一种用于相变存储器的快速数据读取电路 |
CN104900262A (zh) * | 2014-03-07 | 2015-09-09 | 英特尔公司 | 使用电阻式存储器件的物理防克隆功能电路 |
CN106295408A (zh) * | 2011-02-15 | 2017-01-04 | Ictk有限公司 | 集成电路及加密方法 |
CN107944301A (zh) * | 2016-10-12 | 2018-04-20 | 力旺电子股份有限公司 | 反熔丝物理不可复制电路以及相关控制方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11588493B2 (en) * | 2021-05-28 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Circuitry and method for reducing environmental noise |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7260051B1 (en) * | 1998-12-18 | 2007-08-21 | Nanochip, Inc. | Molecular memory medium and molecular memory integrated circuit |
US7307572B2 (en) * | 2005-06-15 | 2007-12-11 | Freescale Semiconductor, Inc. | Programmable dual input switched-capacitor gain stage |
US7358823B2 (en) * | 2006-02-14 | 2008-04-15 | International Business Machines Corporation | Programmable capacitors and methods of using the same |
-
2006
- 2006-06-14 CN CNB200610091895XA patent/CN100568393C/zh not_active Expired - Fee Related
-
2007
- 2007-06-14 US US11/818,503 patent/US7532500B2/en not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106295408A (zh) * | 2011-02-15 | 2017-01-04 | Ictk有限公司 | 集成电路及加密方法 |
CN103165179A (zh) * | 2011-12-14 | 2013-06-19 | 北京时代全芯科技有限公司 | 一种用于相变存储器的快速数据读取电路 |
CN103165179B (zh) * | 2011-12-14 | 2015-12-16 | 北京时代全芯科技有限公司 | 一种用于相变存储器的快速数据读取电路 |
CN104900262A (zh) * | 2014-03-07 | 2015-09-09 | 英特尔公司 | 使用电阻式存储器件的物理防克隆功能电路 |
CN104900262B (zh) * | 2014-03-07 | 2020-01-21 | 英特尔公司 | 使用电阻式存储器件的物理防克隆功能电路 |
CN107944301A (zh) * | 2016-10-12 | 2018-04-20 | 力旺电子股份有限公司 | 反熔丝物理不可复制电路以及相关控制方法 |
CN107944301B (zh) * | 2016-10-12 | 2020-02-07 | 力旺电子股份有限公司 | 反熔丝物理不可复制电路以及相关控制方法 |
Also Published As
Publication number | Publication date |
---|---|
US7532500B2 (en) | 2009-05-12 |
US20080034145A1 (en) | 2008-02-07 |
CN100568393C (zh) | 2009-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10324641B2 (en) | SRAM-based authentication circuit | |
CN109427408B (zh) | 用于物理不可克隆功能安全的otp存储器单元 | |
US8659969B2 (en) | Semiconductor device | |
US8159857B2 (en) | Electronic device with a programmable resistive element and a method for blocking a device | |
KR20240046625A (ko) | 플래시 메모리 장치의 해킹 방지 메커니즘 | |
US20080107275A1 (en) | Method and system for encryption of information stored in an external nonvolatile memory | |
CN100568393C (zh) | 数据存储装置、数据存储方法以及数据读取方法 | |
JP2016021772A (ja) | 物理的な攻撃を防御する暗号化装置及び暗号化方法 | |
KR101359783B1 (ko) | 부정합 부하 저항 소자 기반 물리적 복제 불가 함수 시스템 | |
Shamsi et al. | Security of emerging non-volatile memories: Attacks and defenses | |
Jeon et al. | A Physical Unclonable Function With Bit Error Rate< 2.3$\times $10− 8 Based on Contact Formation Probability Without Error Correction Code | |
US9972398B2 (en) | Semiconductor device having features to prevent reverse engineering | |
Xie et al. | A logic resistive memory chip for embedded key storage with physical security | |
CN104978499A (zh) | 用于制造数字电路的方法和数字电路 | |
CN112687307A (zh) | 基于施密特触发器型反相器的物理不可克隆函数电路结构 | |
US20210119791A1 (en) | Identification key generating device and identification key generating method | |
Rai et al. | 2SPUF: Machine learning attack resistant SRAM PUF | |
EP3136286B1 (en) | Data processing system with secure key generation | |
TWI716685B (zh) | 電子系統及其操作方法 | |
Basak et al. | Active defense against counterfeiting attacks through robust antifuse-based on-chip locks | |
Wang et al. | A novel complementary architecture of one-time-programmable memory and its applications as physical unclonable function (PUF) and one-time password | |
JP2011204319A (ja) | 半導体集積回路および電子機器 | |
Ye et al. | Deterministic and probabilistic diagnostic challenge generation for arbiter physical unclonable function | |
García-Redondo et al. | Auto-erasable RRAM architecture secured against physical and firmware attacks | |
Yang et al. | Serial RRAM Cell for Secure Bit Concealing. Electronics 2021, 10, 1842 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091209 |
|
CF01 | Termination of patent right due to non-payment of annual fee |