KR20140014538A

KR20140014538A - 부정합 부하 저항 소자 기반 물리적 복제 불가 함수 시스템

Info

Publication number: KR20140014538A
Application number: KR1020120080749A
Authority: KR
Inventors: 김승열; 유영갑; 조경록; 이관희; 신경섭
Original assignee: 충북대학교 산학협력단; (주)농업전자
Priority date: 2012-07-24
Filing date: 2012-07-24
Publication date: 2014-02-06
Also published as: KR101359783B1

Abstract

본 발명의 일 실시예에 따른 다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서, 각 PUF 셀은 동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제1저항과 제2저항으로 이루어지며, 상기 제1저항과 상기 제2저항의 일측은 전원과 연결되어 있는 부정합 부하 저항 소자부, 상기 2개의 부정합 부하 저항의 저항 값을 비교하기 위하여, 상기 2개의 부정합 부하 저항과 연결되는 제1 스위치 및 제2스위치를 포함하는 비교부, 상기 비교부가 안정적으로 구동되도록 하는 감지구동부 및 상기 비교부에서 검출되는 2개의 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되, 상기 2개의 검출 값 중에서 제1 검출 값은 상기 제1저항과 상기 제1 스위치 사이의 노드(이하, '제1노드'라 함)에서 검출되는 신호이고, 제2 검출 값은 상기 제2저항과 제2 스위치 사이의 노드(이하, '제2노드'라 함)에서 검출되는 신호이며, 상기 비교부는 상기 제1저항과 상기 제2저항의 저항 값의 크기를 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며, 상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2 스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1 스위치 및 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며, 상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고, 상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있다.

Description

부정합 부하 저항 소자 기반 물리적 복제 불가 함수 시스템 {System for physical unclonable function based on mismatching load resistor component}

본 발명은 하드웨어를 이용한 보안 기술에 관한 것으로서, 더욱 상세하게는 하나의 장치가 외부의 공격으로 비밀 키가 공개 되었을 때, 공격당한 그 장치를 제외하고 다른 장치에서 공개된 비밀 키로 사용할 수 없도록 하는 물리적 복제 불가 함수 시스템에 관한 것이다.

인터넷 및 네트워크의 발전으로 보안의 중요성이 지속적으로 증가되고 있다. 또한, 인터넷 뱅킹，인터넷 쇼핑 및 공공기관의 증명서 등 네트워크상에서 금전 및 개인 정보가 거래되고 활용되기 때문에, 이와 같은 주요정보를 보호해야하는 보안 시스템이 요구되고 있다. 따라서 주민등록증과 지문처럼 개인 식별이 가능한 칩이 만들어질 필요가 있다.

보통 보안 기술은 소프트웨어 및 하드웨어를 이용하여 구성된다. 두 경우 모두 비밀 키를 사용하고 비밀 키를 안전하게 보관하여야 한다. 비밀 키가 외부의 공격으로 공개되었을 때 이 키는 다른 장치에서 그대로 사용될 수 있다. 이러한 경우에 대비한 보안 기술로서, 물리적 복제 불가 함수(Physical Unclonable Function, PUF)가 있다.

기존의 PUF는 전송선 또는 MOSFET의 신호 지연이 발생하는 것을 이용하여 그 지연의 차를 이용하여 임의의 출력 값을 갖도록 하는 방식이다. 이 방식은 하나의 칩 내에서 동일한 입력 값을 연속으로 주었을 때, 전압과 온도 등의 변화에 따라 일관성 있는 출력 값을 가지지 않고 결정된 대응되는 출력 값이 변할 수 있다.

이처럼 기존의 PUF 칩은 반도체 제작과정에서 편차를 발생시키는 환경적 요인이 회로의 MOSFET 또는 전송선에 작용하며, 하나의 칩 내에서 동일한 입력 값을 연속적으로 주었을 때 전압과 온도 등의 변화에 따라 출력 값이 임의의 값을 갖는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 인간의 지문처럼 개개의 칩이 고유의 전기신호를 발생시킬 수 있는 회로를 구성하되, 받은 입력 값에 대하여 전압，온도 등에 무관한 출력 값을 갖는 회로를 제공하는 것을 그 목적으로 한다. 즉, 본 발명은 온도나 전압 등 외부적 동작 환경 변화에 따라 특성이 변하지 않는 안정성 있는 PUF 시스템을 제공하는 것을 그 목적으로 한다.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

이와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서, 각 PUF 셀은 동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제1저항과 제2저항으로 이루어지며, 상기 제1저항과 상기 제2저항의 일측은 전원과 연결되어 있는 부정합 부하 저항 소자부, 상기 2개의 부정합 부하 저항의 저항 값을 비교하기 위하여, 상기 2개의 부정합 부하 저항과 연결되는 제1 스위치 및 제2스위치를 포함하는 비교부, 상기 비교부가 안정적으로 구동되도록 하는 감지구동부 및 상기 비교부에서 검출되는 2개의 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되, 상기 2개의 검출 값 중에서 제1 검출 값은 상기 제1저항과 상기 제1 스위치 사이의 노드(이하, '제1노드'라 함)에서 검출되는 신호이고, 제2 검출 값은 상기 제2저항과 제2 스위치 사이의 노드(이하, '제2노드'라 함)에서 검출되는 신호이며, 상기 비교부는 상기 제1저항과 상기 제2저항의 저항 값의 크기를 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며, 상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2 스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1 스위치 및 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며, 상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고, 상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있다.

상기 제1스위치 및 제2스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며, 상기 제1 MOSFET의 게이트는 상기 제2노드에 연결되어 있고, 상기 제2 MOSFET의 게이트는 상기 제1노드에 연결되어 있으며, 상기 제1 MOSFET이 턴 온(Turn on)되고, 상기 제2 MOSFET이 턴 오프(Turn off)되는 경우, 상기 제1 검출값은 0이 되고, 상기 제2 검출값은 1이 되며, 상기 제1 MOSFET이 턴 오프되고, 상기 제2 MOSFET이 턴 온 되는 경우, 상기 제1 검출값은 1이 되고, 상기 제2 검출값은 0이 될 수 있다.

상기 제3 스위치 및 제4 스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며, 이때, 상기 제3 MOSFET의 게이트에는 제1 트리거 신호가 입력되고, 상기 제4 MOSFET의 게이트에는 제2 트리거 신호가 입력될 수 있다.

본 발명의 다른 실시예에 따른 다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서, 각 PUF 셀은 동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제1저항과 제2저항으로 이루어지며, 상기 제1저항과 상기 제2저항의 일측은 전원과 연결되어 있는 부정합 부하 저항 소자부, 일측이 상기 제1저항과 연결되고 타측이 접지와 연결되는 제3저항 및 일측이 상기 제2저항과 연결되고 타측이 접지와 연결되는 제4저항을 포함하는 정밀 부하 저항 소자부, 상기 제1저항과 제3저항 사이의 노드(이하, '제3노드'라 함)에서 분배되는 전압과, 상기 제2저항과 제4저항 사이의 노드(이하, '제4노드'라 함)에서 분배되는 전압을 비교하기 위한 제1 스위치 및 제2 스위치를 포함하는 비교부, 상기 비교부가 안정적으로 구동되도록 하는 감지구동부 및 상기 제3 노드에서 검출되는 신호인 제3 검출 값과 상기 제4 노드에서 검출되는 신호인 제4 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되, 상기 비교부에서 상기 제1 스위치의 일측은 상기 제3노드에 연결되고, 상기 제2 스위치의 일측은 상기 제4노드에 연결되고, 상기 비교부는 상기 제3노드의 분배 전압과, 상기 제4 노드의 분배 전압을 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며, 상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며, 상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고, 상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있다.

본 발명의 다른 실시예에 따른 다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서, 각 PUF 셀은 일측이 전원과 연결되어 있는 제1저항 및 제2저항을 포함하는 정밀 부하 저항 소자부, 동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 2개의 부정합 부하 저항인 제3저항과 제4저항으로 이루어지며, 상기 제3저항의 일측은 상기 제1저항의 타측과 연결되고 상기 제3저항의 타측은 접지와 연결되며, 상기 제4저항의 일측은 상기 제2저항의 타측과 연결되고 상기 제4저항의 타측은 접지와 연결되어 있는 부정합 부하 저항 소자부, 상기 제1저항과 제3저항 사이의 노드(이하, '제3노드'라 함)에서 분배되는 전압과, 상기 제2저항과 제4저항 사이의 노드(이하, '제4노드'라 함)에서 분배되는 전압을 비교하기 위한 제1 스위치 및 제2 스위치를 포함하는 비교부, 상기 비교부가 안정적으로 구동되도록 하는 감지구동부 및 상기 제3 노드에서 검출되는 신호인 제3 검출 값과 상기 제4 노드에서 검출되는 신호인 제4 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되, 상기 비교부에서 상기 제1 스위치의 일측은 상기 제3노드에 연결되고, 상기 제2 스위치의 일측은 상기 제4노드에 연결되고, 상기 비교부는 상기 제3노드의 분배 전압과, 상기 제4 노드의 분배 전압을 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며, 상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며, 상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고, 상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있다.

본 발명의 다른 실시예에 따른 다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서, 각 PUF 셀은 동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제1저항과 제2저항으로 이루어지며, 상기 제1저항과 상기 제2저항의 일측은 전원과 연결되어 있는 제1 부정합 부하 저항 소자부, 동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제3저항과 제4저항으로 이루어지며, 상기 제3저항의 일측은 상기 제1저항의 타측과 연결되고 상기 제3저항의 타측은 접지와 연결되며, 상기 제4저항의 일측은 상기 제2저항의 타측과 연결되고 상기 제4저항의 타측은 접지와 연결되어 있는 제2 부정합 부하 저항 소자부, 상기 제1저항과 제3저항 사이의 노드(이하, '제3노드'라 함)에서 분배되는 전압과, 상기 제2저항과 제4저항 사이의 노드(이하, '제4노드'라 함)에서 분배되는 전압을 비교하기 위한 제1 스위치 및 제2 스위치를 포함하는 비교부, 상기 비교부가 안정적으로 구동되도록 하는 감지구동부 및 상기 제3 노드에서 검출되는 신호인 제3 검출 값과 상기 제4 노드에서 검출되는 신호인 제4 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되, 상기 비교부에서 상기 제1 스위치의 일측은 상기 제3노드에 연결되고, 상기 제2 스위치의 일측은 상기 제4노드에 연결되고, 상기 비교부는 상기 제3노드의 분배 전압과, 상기 제4 노드의 분배 전압을 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며, 상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며, 상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고, 상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있다.

상기 제1스위치 및 제2스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며, 상기 제1 MOSFET의 게이트는 상기 제4노드에 연결되어 있고, 상기 제2 MOSFET의 게이트는 상기 제3노드에 연결되어 있으며, 상기 제1 MOSFET이 턴 온(Turn on)되고, 상기 제2 MOSFET이 턴 오프(Turn off)되는 경우, 상기 제3 검출값은 0이 되고, 상기 제4 검출값은 1이 되며, 상기 제1 MOSFET이 턴 오프되고, 상기 제2 MOSFET이 턴 온 되는 경우, 상기 제3 검출값은 1이 되고, 상기 제4 검출값은 0이 될 수 있다.

본 발명에 의하면 부정합 부하 저항소자를 이용하여 항상 동일 값을 결정하여 유지하기 때문에, 하나의 칩 내에서 외부적 요건인 전압과 온도 등의 변화에도 동일한 입력 값을 연속으로 주었을 때 대응되는 출력 값이 변하지 않고 안정적인 동작을 유지하는 효과가 있다.

본 발명에 따른 부정합 부하 저항 소자 기반 PUF는 스마트 카드, RFID, 보안 키 등에 사용되어 높은 보안 수준을 유지할 수 있도록 하는 효과가 있다. 따라서, 인터넷 및 네트워크 환경에서 이루어지는 정보의 안정성을 높이고, 그 활용성을 높이는데 기여할 것으로 기대된다.

도 1은 본 발명의 일 실시예에 따른 물리적 복제 불가 함수(PUF) 시스템을 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 부정합 부하 저항 소자 기반 PUF 셀의 내부 구성을 보여주는 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 부정합 부하 저항 소자 기반 PUF 셀의 내부 구성을 보여주는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 n-well 저항의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 웨이퍼에 칩이 배치되어 있는 모습을 도시한 도면이다.
도 6은 이상적인 부하 저항의 형태와, 실제 부하저항의 형태를 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 트리거 신호의 파형을 도시한 그래프이다.

이하, 첨부된 도면을 참조해서 본 발명의 실시예를 상세히 설명하면 다음과 같다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 명세서 전반에 걸쳐서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

본 발명은 부정합 부하 저항 소자 기반 물리적 복제 불가 함수(Physical Unclonable Function, 이하 'PUF'라 함) 시스템에 관한 것이다.

본 발명에서 부정합 부하 저항이란 동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 한 쌍, 즉 2개의 저항소자를 말한다.

도 1은 본 발명의 일 실시예에 따른 물리적 복제 불가 함수(PUF) 시스템을 도시한 블록도이다.

도 1을 참조하면, 본 발명의 PUF 시스템은 n개의 PUF 셀(100)이 배치되어 있으며, 각 PUF 셀에는 제1 트리거 신호(Trigger1) 및 제2 트리거 신호(Trigger2)가 입력된다.

이제 각 PUF 셀을 구성하는 내부 회로에 대하여 상세히 설명하면 다음과 같다.

도 2는 본 발명의 일 실시예에 따른 부정합 부하 저항 소자 기반 PUF 셀의 내부 구성을 보여주는 블록도이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 PUF 셀은 부정합 부하 저항 소자부(110), 비교부(120), 감지 구동부(130), 출력선택부(140)를 포함하여 이루어진다.

부정합 부하 저항 소자부(110)는 R1과 R2의 2개의 부정합 부하 저항으로 이루어진다. 본 발명의 일 실시예에서 반도체 제작 전에 R1과 R2를 동일한 값의 저항으로 설계하지만, 실제 반도체 제작 중 편차가 발생하게 되고, R1과 R2는 임의의 값을 갖게 된다.

비교부(120)는 부정합 부하 저항 소자부(110)로부터 크기가 다른 2개의 부정합 부하 저항 소자 값을 받아 그 값의 크기를 비교한다. 본 발명의 일 실시예에서 비교부(120)는 2개의 스위치(M1, M2)를 포함하여 이루어진다. 본 발명에서 제1 스위치(M1) 및 제2 스위치(M2)는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)일 수 있다.

본 발명에서 비교부(120)는 출력선택부(140)의 입력이 되는 값인 P1과 P2를 검출한다.

감지 구동부(130)는 제3스위치(M3)와 제4스위치(M4)를 이용하여 비교부(120)에서 안정적으로 P1 및 P2를 검출할 수 있도록 한다. 본 발명에서 제3 스위치(M3) 및 제4 스위치(M4)는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)일 수 있다.

본 발명의 일 실시예에 따른 PUF 셀 회로의 동작을 설명하면 다음과 같다.

전원이 입력되면, 부정합 부하 저항 소자부(110), 비교부(120) 및 감지구동부(130)는 충전 상태가 된다.

이후, 도 7에서 보는 바와 같은 제1, 제2 트리거신호가 감지 구동부(130)에 입력된다.

먼저, 제1 트리거 신호가 입력되어 M3를 켜게 된다. 본 발명에서 M3의 크기는 M4보다 상대적으로 작은 크기를 갖도록 설계한다. 따라서, M3가 켜진 후에 상대적으로 방전이 느리게 진행되어, M1과 M2가 서서히 동작하게 된다.

그리고, Δd 시간 지연 후에 제2 트리거 신호가 M4를 켜게 된다. 본 발명에서 M4의 크기는 M3보다 상대적으로 큰 크기를 갖도록 설계한다. 따라서, M4가 켜진 후에 상대적으로 방전이 빠르게 진행되어, M1과 M2의 동작에 의해 P1과 P2값이 바로 검출될 수 있도록 한다.

이처럼, 감지 구동부(130)는 상대적으로 작은 크기의 M3와 상대적으로 큰 크기의 M4를 이용하여 M1과 M2가 급격하게 방전되는 것을 방지함으로써, R1과 R2의 크기 차이를 비교하는데 있어서 보다 정밀한 제어가 가능하도록 한다.

본 발명에서 R1과 R2는 임의의 저항 크기로 구성되므로, P1과 P2도 임의의 값을 갖게 되고, 한 번 P1과 P2 값이 결정되면, 동일한 값으로 유지된다.

P1과 P2 값은 R1과 R2의 크기 차이가 결정되면, M1과 M2 중 하나의 MOSFET이 켜지고, 나머지 하나는 꺼지게 된다. 만약 M1이 켜지면 P1은 0이 되고, P2는 1이 된다. 반대로 M2가 켜지면 P1은 1이 되고, P2는 0이 된다. 이렇게 P1과 P2 값이 결정되면, 변하지 않고 계속 유지된다.

본 발명에서 비교부(120)는 R1과 R2의 저항 크기 차이를 구분하여 0과 1로 출력할 수 있는 회로로 구성할 수 있다.

출력선택부(140)는 입력값(Challenge bit, Ci)에 따라 P1과 P2 중 하나의 값을 선택하여 출력 값(Response, Si)으로 출력한다.

본 발명의 일 실시예에서 출력선택부(140)는 멀티플렉서로 구성될 수 있다. 또는 본 발명의 다른 실시예에서 출력선택부는 exclusive-OR 소자로 구현될 수 있다.

도 3은 본 발명의 다른 실시예에 따른 부정합 부하 저항 소자 기반 PUF 셀의 내부 구성을 보여주는 블록도이다.

도 3의 실시예는 도 2의 PUF 셀에 정밀 부하 저항소자부(150)을 추가한 것으로서, 저항 사이의 전압 분배되는 값을 이용한 실시예이다.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 PUF 셀은 부정합 부하 저항 소자부(110), 비교부(120), 감지 구동부(130), 출력선택부(140), 정밀 부하 저항소자부(150)를 포함하여 이루어진다.

정밀 부하 저항 소자부(150)는 R1과 직렬로 연결되는 R3와, R2와 직렬로 연결되는 R4의 2개의 저항으로 구성된다.

비교부(120)는 크기가 다른 2개의 부정합 부하 저항 소자 R1, R2와 정밀 부하 저항 소자 R3, R4에 의해 전압 분배 되는 값을 사용한다. 즉, 부정합 부하 저항 소자 R1, R2의 값이 서로 다르므로, P1과 P2에 의해 전압차가 발생하며, 이에 따라 M1과 M2에 의해 P1과 P2가 검출된다.

본 발명에서 정밀 부하 저항 소자 M3와 M4는 비교적 정밀하게 제작되고, R1과 R2는 부정합 부하 저항으로 제작되기 때문에 P1과 P2의 전압 차이는 임의의 전압 차이를 나타낸다. 따라서, P1과 P2는 임의의 값을 갖게 되고, 한 번 결정된 값은 동일한 값으로 유지된다.

도 3의 실시예에서 부정합 부하 저항 소자부(110)와, 정밀 부하 저항 소자부(150)의 순으로 연결되어 있으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 다른 실시예에서 부정합 부하 저항 소자부(110)와 정밀 부하 저항 소자부(150)의 위치가 서로 바뀌어도 무방하며, 정밀 부하 저항 소자부(150)가 또 다른 부정합 부하 저항 소자부로 대체될 수도 있다.

도 3에서 감지 구동부(130)는 도 2에서의 동작과 동일하다.

즉, 감지 구동부(130)는 제3스위치(M3)와 제4스위치(M4)를 이용하여 비교부(120)에서 안정적으로 P1 및 P2를 검출할 수 있도록 한다. 본 발명에서 제3 스위치(M3) 및 제4 스위치(M4)는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)일 수 있다.

전원이 입력되면, 부정합 부하 저항 소자부(110), 비교부(120), 정밀 부하 저항 소자부(150) 및 감지구동부(130)는 충전 상태가 된다.

먼저, 제1 트리거 신호가 입력되어 M3를 켜게 된다. 본 발명에서 M3의 크기는 M4보다 상대적으로 작은 크기를 갖도록 설계한다. 따라서, M3가 켜진 후에 미리 충전되어 있는 부정합 부하 저항 소자부(110), 정밀 부하 저항 소자부(150), 비교부(120) 및 감지구동부(130)가 상대적으로 방전이 느리게 진행되어, M1과 M2가 서서히 동작하게 된다. 이때 M1과 M2는 R1과 R2에 의해 전압 분배된 값과 R2와 R4에 의해 전압 분배된 값의 차이에 의해 P1과 P2를 서서히 검출하게 된다.

도 3에서 출력선택부(140)는 도 2에서의 동작과 동일하다.

즉, 출력선택부(140)는 입력값(Challenge bit, Ci)에 따라 P1과 P2 중 하나의 값을 선택하여 출력 값(Response, Si)으로 출력한다.

이상 설명한 바와 같이, 본 발명에서는 칩에 전원이 입력되어 칩이 동작할 때, P1 및 P2 값이 결정되고, 이후 칩의 P1 및 P2 값은 동일한 값으로 계속 유지된다. 따라서, 외부적 환경 요인에 의해 입력 값에 대응되는 출력 값이 변하지 않는다.

본 발명에서 R1과 R2의 부정합 부하 저항 소자는 반도체 저항 소자 제작과정 중에 편차가 크게 발생하도록 소자, 크기 및 형태를 결정하는 것이 바람직하다.

도 5는 본 발명의 일 실시예에 따른 웨이퍼에 칩이 배치되어 있는 모습을 도시한 도면이다.

도 5를 참조하면, 하나 또는 그 이상의 웨이퍼(500) 상에 배치되어 있는 PUF 칩(510) 들을 예시한 도면이다. 여기서 PUF 칩(510)에 포함된 R1과 R2는 크기가 서로 다른 알 수 없는 임의의 값으로 결정되고, 칩과 칩 사이에서 PUF 시스템의 출력 값(Response bit)은 동일한 입력 값(Challenge bit)을 주었을 때 서로 다른 값으로 나타난다.

본 발명에서 부정합 부하 저항 소자 R1, R2는 이상적인 저항의 크기와 실제 제작되는 저항의 크기의 편차를 이용한다.

도 6은 이상적인 부하 저항의 형태와, 실제 부하저항의 형태를 도시한 도면이다. 도 6 (a)는 이상적인 부하 저항이고, 도 6 (b)는 실제 만들어지는 부하 저항이고, 도 6 (c)는 각 저항의 단면도이다.

도 6을 참조하면, 부하 저항의 크기 편차가 발생하도록 부정합 부하 저항 소자를 선택하고, 크기와 형태를 결정한다. 즉, 이상적인 부하 저항(610)과 크기 편차가 발생하도록 실제 부하 저항(620, 630)을 제작한다. 예를 들어, 이상적인 부하 저항(610)의 크기와 편차가 작은 최대 크기의 부하 저항(620)을 제작할 수 있고, 또는 이상적인 부하 저항(610)의 크기와 편차가 큰 최소 크기의 부하 저항(630)을 제작할 수도 있다.

본 발명에서 부하 저항 소자는 n-Well, p-Well, n+ diff, p+ diff, poly 등으로 제작할 수 있다. 도 4는 본 발명의 일 실시예에 따른 n-Well 저항의 단면도이다.

본 발명은 부하 저항 소자가 동일한 값을 갖도록 설계되었으나, 제조과정에서 설계된 값을 갖도록 정밀하게 제작하는 것이 아니라, 편차가 많이 발생하도록 하는 것이 중요하다. 이렇게 함으로써, 동일한 칩 상에서 구현되는 PUF 출력이 임의의 출력을 갖게 되는 것이다.

이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.

100 PUF 셀 110 부정합 부하 저항 소자부
120 비교부 130 감지 구동부
140 출력선택부 150 정밀 부하 저항 소자부
500 웨이퍼 510 PUF 칩

Claims

다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서,
각 PUF 셀은,
동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제1저항과 제2저항으로 이루어지며, 상기 제1저항과 상기 제2저항의 일측은 전원과 연결되어 있는 부정합 부하 저항 소자부;
상기 2개의 부정합 부하 저항의 저항 값을 비교하기 위하여, 상기 2개의 부정합 부하 저항과 연결되는 제1 스위치 및 제2스위치를 포함하는 비교부;
상기 비교부가 안정적으로 구동되도록 하는 감지구동부; 및
상기 비교부에서 검출되는 2개의 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되,
상기 2개의 검출 값 중에서 제1 검출 값은 상기 제1저항과 상기 제1 스위치 사이의 노드(이하, '제1노드'라 함)에서 검출되는 신호이고, 제2 검출 값은 상기 제2저항과 제2 스위치 사이의 노드(이하, '제2노드'라 함)에서 검출되는 신호이며,
상기 비교부는 상기 제1저항과 상기 제2저항의 저항 값의 크기를 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며,
상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2 스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1 스위치 및 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며,
상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고,
상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있는 것을 특징으로 하는 물리적 복제 불가 함수 시스템.
제1항에 있어서,
상기 제1스위치 및 제2스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며,
상기 제1 MOSFET의 게이트는 상기 제2노드에 연결되어 있고, 상기 제2 MOSFET의 게이트는 상기 제1노드에 연결되어 있으며,
상기 제1 MOSFET이 턴 온(Turn on)되고, 상기 제2 MOSFET이 턴 오프(Turn off)되는 경우, 상기 제1 검출값은 0이 되고, 상기 제2 검출값은 1이 되며,
상기 제1 MOSFET이 턴 오프되고, 상기 제2 MOSFET이 턴 온 되는 경우, 상기 제1 검출값은 1이 되고, 상기 제2 검출값은 0이 되는 것임을 특징으로 하는 물리적 복제 불가 함수 시스템.
제2항에 있어서,
상기 제3 스위치 및 제4 스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며,
이때, 상기 제3 MOSFET의 게이트에는 제1 트리거 신호가 입력되고, 상기 제4 MOSFET의 게이트에는 제2 트리거 신호가 입력되는 것을 특징으로 하는 물리적 복제 불가 함수 시스템.
다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서,
각 PUF 셀은,
동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제1저항과 제2저항으로 이루어지며, 상기 제1저항과 상기 제2저항의 일측은 전원과 연결되어 있는 부정합 부하 저항 소자부;
일측이 상기 제1저항과 연결되고 타측이 접지와 연결되는 제3저항 및 일측이 상기 제2저항과 연결되고 타측이 접지와 연결되는 제4저항을 포함하는 정밀 부하 저항 소자부;
상기 제1저항과 제3저항 사이의 노드(이하, '제3노드'라 함)에서 분배되는 전압과, 상기 제2저항과 제4저항 사이의 노드(이하, '제4노드'라 함)에서 분배되는 전압을 비교하기 위한 제1 스위치 및 제2 스위치를 포함하는 비교부;
상기 비교부가 안정적으로 구동되도록 하는 감지구동부; 및
상기 제3 노드에서 검출되는 신호인 제3 검출 값과 상기 제4 노드에서 검출되는 신호인 제4 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되,
상기 비교부에서 상기 제1 스위치의 일측은 상기 제3노드에 연결되고, 상기 제2 스위치의 일측은 상기 제4노드에 연결되고,
상기 비교부는 상기 제3노드의 분배 전압과, 상기 제4 노드의 분배 전압을 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며,
상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며,
상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고,
상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있는 것을 특징으로 하는 물리적 복제 불가 함수 시스템.
다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서,
각 PUF 셀은,
일측이 전원과 연결되어 있는 제1저항 및 제2저항을 포함하는 정밀 부하 저항 소자부;
동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 2개의 부정합 부하 저항인 제3저항과 제4저항으로 이루어지며, 상기 제3저항의 일측은 상기 제1저항의 타측과 연결되고 상기 제3저항의 타측은 접지와 연결되며, 상기 제4저항의 일측은 상기 제2저항의 타측과 연결되고 상기 제4저항의 타측은 접지와 연결되어 있는 부정합 부하 저항 소자부;
상기 제1저항과 제3저항 사이의 노드(이하, '제3노드'라 함)에서 분배되는 전압과, 상기 제2저항과 제4저항 사이의 노드(이하, '제4노드'라 함)에서 분배되는 전압을 비교하기 위한 제1 스위치 및 제2 스위치를 포함하는 비교부;
상기 비교부가 안정적으로 구동되도록 하는 감지구동부; 및
상기 제3 노드에서 검출되는 신호인 제3 검출 값과 상기 제4 노드에서 검출되는 신호인 제4 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되,
상기 비교부에서 상기 제1 스위치의 일측은 상기 제3노드에 연결되고, 상기 제2 스위치의 일측은 상기 제4노드에 연결되고,
상기 비교부는 상기 제3노드의 분배 전압과, 상기 제4 노드의 분배 전압을 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며,
상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며,
상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고,
상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있는 것을 특징으로 하는 물리적 복제 불가 함수 시스템.
다수의 물리적 복제 불가 함수(Physical Unclonable Function, PUF) 셀을 포함하는 물리적 복제 불가 함수 시스템에서,
각 PUF 셀은,
동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제1저항과 제2저항으로 이루어지며, 상기 제1저항과 상기 제2저항의 일측은 전원과 연결되어 있는 제1 부정합 부하 저항 소자부;
동일한 저항값으로 설계되지만 반도체 제작 과정에서 오차가 발생하여 서로 다른 저항값을 갖는 2개의 부정합 부하 저항인 제3저항과 제4저항으로 이루어지며, 상기 제3저항의 일측은 상기 제1저항의 타측과 연결되고 상기 제3저항의 타측은 접지와 연결되며, 상기 제4저항의 일측은 상기 제2저항의 타측과 연결되고 상기 제4저항의 타측은 접지와 연결되어 있는 제2 부정합 부하 저항 소자부;
상기 제1저항과 제3저항 사이의 노드(이하, '제3노드'라 함)에서 분배되는 전압과, 상기 제2저항과 제4저항 사이의 노드(이하, '제4노드'라 함)에서 분배되는 전압을 비교하기 위한 제1 스위치 및 제2 스위치를 포함하는 비교부;
상기 비교부가 안정적으로 구동되도록 하는 감지구동부; 및
상기 제3 노드에서 검출되는 신호인 제3 검출 값과 상기 제4 노드에서 검출되는 신호인 제4 검출 값 중에서 하나의 값을 선택하여 출력하는 출력선택부를 포함하되,
상기 비교부에서 상기 제1 스위치의 일측은 상기 제3노드에 연결되고, 상기 제2 스위치의 일측은 상기 제4노드에 연결되고,
상기 비교부는 상기 제3노드의 분배 전압과, 상기 제4 노드의 분배 전압을 비교하여 상기 제1 스위치 및 제2 스위치 중 어느 하나의 스위치는 온(On) 시키고, 나머지 스위치는 오프(Off) 시키며,
상기 감지 구동부는 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제3스위치와, 일측이 상기 제1스위치 및 상기 제2스위치와 연결되고 타측이 접지와 연결되는 제4스위치를 포함하며,
상기 제3스위치는 제1 트리거 신호에 의해 구동되고, 상기 제4스위치는 제2 트리거 신호에 의해 구동되고,
상기 제2 트리거 신호는 상기 제3 스위치를 온(on) 시키기 위한 상기 제1 트리거 신호의 하이(High) 신호 발생시점보다 Δd 시간 지연 후에 상기 제4 스위치를 온(On)시키기 위한 하이(High) 신호가 시작되는 파형으로 되어 있는 것을 특징으로 하는 물리적 복제 불가 함수 시스템.
제4항 내지 제6항 중 어느 한 항에 있어서,
상기 제1스위치 및 제2스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며,
상기 제1 MOSFET의 게이트는 상기 제4노드에 연결되어 있고, 상기 제2 MOSFET의 게이트는 상기 제3노드에 연결되어 있으며,
상기 제1 MOSFET이 턴 온(Turn on)되고, 상기 제2 MOSFET이 턴 오프(Turn off)되는 경우, 상기 제3 검출값은 0이 되고, 상기 제4 검출값은 1이 되며,
상기 제1 MOSFET이 턴 오프되고, 상기 제2 MOSFET이 턴 온 되는 경우, 상기 제3 검출값은 1이 되고, 상기 제4 검출값은 0이 되는 것임을 특징으로 하는 물리적 복제 불가 함수 시스템.
제7항에 있어서,
상기 제3 스위치 및 제4 스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며,
이때, 상기 제3 MOSFET의 게이트에는 제1 트리거 신호가 입력되고, 상기 제4 MOSFET의 게이트에는 제2 트리거 신호가 입력되는 것을 특징으로 하는 물리적 복제 불가 함수 시스템.