TWI768113B - 用於及具有物理不可克隆功能的積體電路 - Google Patents

用於及具有物理不可克隆功能的積體電路 Download PDF

Info

Publication number
TWI768113B
TWI768113B TW107130071A TW107130071A TWI768113B TW I768113 B TWI768113 B TW I768113B TW 107130071 A TW107130071 A TW 107130071A TW 107130071 A TW107130071 A TW 107130071A TW I768113 B TWI768113 B TW I768113B
Authority
TW
Taiwan
Prior art keywords
signal
logic
unit
gate
unclonable functional
Prior art date
Application number
TW107130071A
Other languages
English (en)
Other versions
TW201914222A (zh
Inventor
博赫丹 卡蘋斯奇
金大玄
盧美貞
朴商旭
李容基
崔允赫
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201914222A publication Critical patent/TW201914222A/zh
Application granted granted Critical
Publication of TWI768113B publication Critical patent/TWI768113B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

一種用於物理不可克隆功能的積體電路及具有物理不可克隆功能的積體電路，包括第一物理不可克隆功能單元、第二物理不可克隆功能單元及組合電路。第一物理不可克隆功能單元及第二物理不可克隆功能單元基於邏輯閘的閾值電位來分別輸出具有唯一電位的第一單元信號及第二單元信號。組合電路包括基於第一單元信號及第二單元信號來產生第一組合信號的第一級。第一物理不可克隆功能單元及第二物理不可克隆功能單元分別包括第一邏輯閘及第二邏輯閘，第一邏輯閘及第二邏輯閘分別輸出第一單元信號及第二單元信號。組合電路包括接收第一單元信號及第二單元信號並輸出第一組合信號的第三邏輯閘。第三邏輯閘具有與第一邏輯閘及第二邏輯閘中的每一者相同的結構。

Description

用於及具有物理不可克隆功能的積體電路
本發明所述一個或多個實施例涉及一種用於物理不可克隆功能的積體電路及包括這種積體電路的裝置。
物理不可克隆功能可基於硬體的內在特性來提供與所述硬體對應的唯一值。舉例來說，可通過相同的工藝來製造多個硬體（例如，晶片）。然而，硬體可因其中的微小變化而不在物理上完全相同。由於存在這種微小的變化，因此可提取出硬體的唯一值並在例如以下需要安全性的應用中使用所述唯一值：安全通信系統、安全資料處理、使用者識別等。因此，提供物理不可克隆功能的元件可用于各種應用中且可具有熵（entropy）高或可預測性低的高效結構。
根據一個或多個實施例，一種用於物理不可克隆功能（physically unclonable function，PUF）的積體電路包括：第一物理不可克隆功能單元及第二物理不可克隆功能單元，基於邏輯閘的閾值電位來分別輸出具有唯一電位的第一單元信號及第二單元信號；以及組合電路，包括用於基於所述第一單元信號及所述第二單元信號來產生第一組合信號的第一級，其中所述第一物理不可克隆功能單元及所述第二物理不可克隆功能單元分別包括第一邏輯閘及第二邏輯閘，所述第一邏輯閘及所述第二邏輯閘分別輸出所述第一單元信號及所述第二單元信號，其中所述組合電路包括接收所述第一單元信號及所述第二單元信號並輸出所述第一組合信號的第三邏輯閘，且所述第三邏輯閘具有與所述第一邏輯閘及所述第二邏輯閘中的每一者相同的結構。
根據一個或多個其他實施例，一種具有物理不可克隆功能（PUF）的積體電路包括：多個物理不可克隆功能單元，所述多個物理不可克隆功能單元中的每一者產生具有唯一電位的單元信號；以及組合電路，從所述多個物理不可克隆功能單元接收多個單元信號，並產生與所述多個單元信號中的至少一者對應的輸出信號，其中所述多個物理不可克隆功能單元中的每一者包括多個邏輯閘且其中所述單元信號的所述唯一電位是基於所述多個邏輯閘的閾值電位來確定。
根據一個或多個其他實施例，一種用於物理不可克隆功能（PUF）的積體電路包括：邏輯區塊，包括多個物理不可克隆功能單元，以分別產生具有唯一電位的單元信號，所述唯一電位是基於多個邏輯閘的閾值電位確定的，所述邏輯區塊基於多個使能信號來輸出與多個單元信號中的至少一者對應的輸出信號；以及控制器，產生包括用於選擇所述多個物理不可克隆功能單元中的至少一者的被啟動的使能信號的所述多個使能信號，並基於所述輸出信號來產生所述積體電路的金鑰。
圖1繪示用於物理不可克隆功能（PUF）的積體電路（IC）10的實施例。積體電路10可產生金鑰KEY作為積體電路10的唯一值且可包括邏輯區塊100及控制器200。在一些實施例中，積體電路10可由半導體工藝來製造，且邏輯區塊100及控制器200可實施在一個封裝中或者分別實施在不同的封裝中。
參照圖1，邏輯區塊100可從控制器200接收使能信號（enable signal）ENA並將輸出信號OUT提供到控制器200。邏輯區塊100可例如通過邏輯綜合進行設計且可由數位邏輯實施。舉例來說，圖1所示邏輯區塊100可參照對多個邏輯閘進行定義的標準單元庫來進行設計，且可由邏輯閘中所選擇的邏輯閘的各種組合來實施。如圖1所示，邏輯區塊100可包括多個物理不可克隆功能單元110及組合電路120。
所述多個物理不可克隆功能單元110可基於被啟動的使能信號ENA來輸出具有唯一電位的單元信號。舉例來說，第一物理不可克隆功能單元110_1可基於使能信號ENA中與第一物理不可克隆功能單元110_1對應的被啟動的使能信號來輸出具有唯一電位的第一單元信號CS1。如以下參照圖2A至圖2D所述，第一物理不可克隆功能單元110_1可包括至少一個邏輯閘，且第一單元信號CS1的唯一電位可基於至少一個邏輯閘的閾值電位來確定。邏輯閘的閾值電位可對應于作為判斷邏輯閘是邏輯高還是邏輯低的基礎的電壓電位。
在一些實施例中，第一物理不可克隆功能單元110_1可產生信號，所述信號具有一個邏輯閘的閾值電位。所產生的信號可基於另一個邏輯閘的閾值電位來處理。因此，可將邏輯閘基於邏輯閘的閾值電位來對所接收的信號進行處理並產生輸出信號的操作稱為傳播或放大。如以下參照圖2A至圖2D所述，所述多個物理不可克隆功能單元110中的每一者可包括產生具有閾值電位的信號的來源區段以及對所產生的閾值電位與至少一個不同的閾值電位進行比較的傳播區段。在一些實施例中，所述多個物理不可克隆功能單元110可具有相同的結構。
在由半導體工藝製造的積體電路的邏輯區塊100中的電晶體及圖案中可出現一個或多個特徵的變化（例如，高度、寬度、長度、及摻雜濃度的變化）。另外，在由相同的半導體工藝製造的邏輯區塊中的每一者中的電晶體及圖案中可出現變化。因此，包括電晶體及圖案的邏輯閘在邏輯區塊100中或在各邏輯區塊之間可分別具有不同的閾值電位。另外，由所述多個物理不可克隆功能單元110輸出的單元信號中的每一者可具有唯一電位。
舉例來說，在邏輯區塊100中，由第一物理不可克隆功能單元110_1到第k物理不可克隆功能單元110_k輸出的第一單元信號CS1到第k單元信號CSk可分別具有介於邏輯區塊100的負電源電壓（或地電壓）與正電源電壓（或電源電壓）之間的不同的電位。另外，第一單元信號CS1到第k單元信號CSk可具有與由在製造圖1所示邏輯區塊100的半導體工藝期間製造的不同的邏輯區塊中的物理不可克隆功能單元產生的單元信號不同的電位。因此，基於第一單元信號CS1到第k單元信號CSk產生的金鑰KEY可具有積體電路10的唯一值。
在一些實施例中，所述多個物理不可克隆功能單元110可基於被去啟動（deactivated）的使能信號ENA來輸出具有預定義的電位的單元信號。舉例來說，當使能信號ENA中的一者（例如，與第一物理不可克隆功能單元110_1對應的一者）被去啟動時，第一物理不可克隆功能單元110_1可輸出具有預定義的第一邏輯電位（例如，邏輯高電位）的第一單元信號CS1。在一些實施例中，所述多個物理不可克隆功能單元110可具有相同的結構。因此，所述多個物理不可克隆功能單元110中的已接收到被去啟動的使能信號的物理不可克隆功能單元可輸出具有第一邏輯電位的單元信號。
組合電路120可包括邏輯閘並產生與來自所述多個物理不可克隆功能單元110的多個單元信號中的至少一者對應的輸出信號OUT。舉例來說，第一單元信號CS1可因被去啟動的使能信號而具有第一邏輯電位，且組合電路120可產生與第一邏輯電位獨立的輸出信號OUT。舉例來說，組合電路120可產生僅取決於由已接收到被去啟動的使能信號的物理不可克隆功能單元輸出的單元信號的電位的輸出信號OUT。因此，控制器200可對使能信號ENA進行控制並接收與由所述多個物理不可克隆功能單元110中的期望的物理不可克隆功能單元輸出的單元信號對應的輸出信號OUT。
在至少一個實施例中，控制器200通過對使能信號ENA進行控制來接收與期望的物理不可克隆功能單元的單元信號對應的輸出信號OUT的操作可被視為對期望的物理不可克隆功能單元進行讀取。另外，如以下參照圖4A及圖4B所闡述，組合電路120可不僅用於選擇所述多個單元信號中的至少一者，而且也用於放大所述多個單元信號中的每一者。
組合電路120可包括邏輯閘。如上所述，組合電路120可產生輸出信號OUT，輸出信號OUT取決於多個單元信號中的至少一者而非取決於附加選擇信號（例如，多工器的選擇信號）。因此，組合電路120可具有比與組合電路120具有相同功能的多工器的面積小的面積（或較小的閘計數（gate count））。舉例來說，為涵蓋利用相同工藝製造的許多數目的積體電路，邏輯區塊100可包括多個物理不可克隆功能單元。因此，用於選擇由所述多個物理不可克隆功能單元輸出的單元信號的電路部分的面積在邏輯區塊100中可占主要部分。因此，面積比多工器的面積小的組合電路120可將邏輯區塊100的面積減小可觀的程度（例如，約40%或大於40%）。
如上所述，邏輯區塊100可包括數位電路，例如一個或多個邏輯閘。在一個實施例中，可從邏輯區塊100省略用於對類比信號進行處理的電路（例如，比較器、模擬多工器、電容器及/或電阻器）。因此，邏輯區塊100可易於實施且具有強健的特性。另外，由於積體電路10的面積減小，因此積體電路10可用於許多及各種應用（例如，智慧卡、物聯網（Internet of things，IoT）裝置或其他應用）中。
控制器200可將使能信號ENA提供到邏輯區塊100並基於來自邏輯區塊100的輸出信號OUT產生金鑰KEY。舉例來說，控制器200可將使能信號ENA中的至少一者啟動且可接收與由邏輯區塊100的所述多個物理不可克隆功能單元110中的至少一者輸出的單元信號對應的輸出信號OUT。控制器200可對使能信號ENA進行控制並從被接收多次的輸出信號OUT的值產生金鑰KEY。將參照圖7闡述控制器200的操作的實例。
圖2A至圖2D繪示例如可作為邏輯區塊100中的物理不可克隆功能單元的代表的物理不可克隆功能單元的實施例。具體來說，圖2A至圖2D繪示圖1所示第一物理不可克隆功能單元110_1的實例。應理解，圖2A至圖2D所示實例可應用於圖1所示其他物理不可克隆功能單元。
參照圖2A至圖2D，物理不可克隆功能單元可包括將輸入信號反相並產生輸出信號的邏輯閘。物理不可克隆功能單元可連接邏輯閘的輸入及輸出並產生具有邏輯閘的閾值電位的信號。另外，為增大單元信號的熵，可將具有邏輯閘的閾值電位的信號與具有與所述邏輯閘相同結構的另一個邏輯閘的閾值電位進行比較，且可基於比較結果產生單元信號。在圖2A至圖2D中，第一物理不可克隆功能單元110_1a、110_1b、110_1c及110_1d可接收第一使能信號ENA1並輸出第一單元信號CS1。
參照圖2A，第一物理不可克隆功能單元110_1a可包括可為相同類型的反及閘的第一反及閘G21a與第二反及閘G22a，例如，第一反及閘G21a與第二反及閘G22a可具有相同的結構。第一反及閘G21a可具有連接到輸出的輸入A及用於接收第一使能信號ENA1的輸入B，且可輸出信號Y2a。第二反及閘G22a可具有用於接收由第一反及閘G21a輸出的信號Y2a的輸入A及用於接收第一使能信號ENA1的輸入B，且可輸出第一單元信號CS1。因此，當第一使能信號ENA1處於邏輯低時，第一單元信號CS1可處於邏輯高。當第一使能信號ENA1處於邏輯高時，第一單元信號CS1可取決於由第一反及閘G21a輸出的信號Y2a。因此，在圖2A所示第一物理不可克隆功能單元110_1a中，第一使能信號ENA1可為高態有效信號（active high signal）。在一個實施例中，被啟動的第一使能信號ENA1指示選擇第一物理不可克隆功能單元110_1a且可處於邏輯高。被去啟動的第一使能信號ENA1指示不選擇第一物理不可克隆功能單元110_1a且可處於邏輯低。
當第一使能信號ENA1處於邏輯低（或被去啟動）時，由第一反及閘G21a輸出的信號Y2a可處於邏輯高。當第一使能信號ENA1處於邏輯高（或被啟動）時，第一反及閘G21a可用作反相器來輸出通過將通過輸入A接收到的信號反相而獲得的信號。由於第一反及閘G21a的輸入A連接到輸出，因此當第一使能信號ENA1處於邏輯高時，信號Y2a可具有與第一反及閘G21a的輸入A相關的閾值電位。舉例來說，在從向第一反及閘G21a供應電力或者將第一使能信號ENA1從邏輯低改變成邏輯高的時間點開始經過收斂時間之後，信號Y2a可具有與輸入A相關的閾值電位。當信號Y2a具有閾值電位時，信號Y2a可被解釋為具有亞穩態（metastable state）。
如以上參照圖1所述，即使當圖1所示所述多個物理不可克隆功能單元110中的每一者具有與圖2A所示第一物理不可克隆功能單元110_1a相同的結構時，各個物理不可克隆功能單元110中的第一反及閘也可不在物理上完全相同。因此，所述多個物理不可克隆功能單元110的第一反及閘的輸出信號可具有不同的電位。
當第一使能信號ENA1處於邏輯高時，第二反及閘G22a可用作反相器來將通過輸入A接收到的信號Y2a反相，且可輸出第一單元信號CS1。第二反及閘G22a可根據與輸入A相關的閾值電位來將信號Y2a反相，且信號Y2a可具有第一反及閘G21a的閾值電位。因此，第一單元信號CS1的電位可由第一反及閘G21a的閾值電位（與輸入A相關）及第二反及閘G22a的閾值電位（與輸入A相關）來確定。
舉例來說，當第一反及閘G21a的閾值電位高於第二反及閘G22a的閾值電位時，第一單元信號CS1可處於邏輯低。否則，第一單元信號CS1可處於邏輯高。當第一反及閘G21a的閾值電位與第二反及閘G22a的閾值電位之間的差非常微小（例如，低於預定水準）時，第一單元信號CS1可具有介於邏輯高與邏輯低之間的電位且可處於亞穩態。因此，第二反及閘G22a基於具有亞穩態的信號Y2a輸出第一單元信號CS1的操作可被解釋為對信號Y2a進行放大或傳播。
在一些實施例中，如參照圖3A所述，物理不可克隆功能單元可包括至少兩個級聯邏輯閘（cascaded logic gate）以如同第二反及閘G22a一樣傳播（或放大）信號。根據實施例，不同於圖2A所示，可使用第一反及閘G21a及第二反及閘G22a的輸入B來產生並放大具有閾值電位的信號。
在一些實施例中，用於產生及放大具有閾值電位的信號的邏輯閘的輸入可為相同類型。舉例來說，如圖2A所示，可使用第一反及閘G21a的輸入A來產生具有第一反及閘G21a的閾值電位的信號Y2a，且可使用第二反及閘G22a的輸入A來傳播信號Y2a。在一些實施例中，由於關於輸入具有非對稱結構，因此邏輯閘可根據輸入而具有不同的閾值電位。當根據輸入而定的各閾值電位之間的差非常大（例如，高於預定水準）或在一個邏輯閘中具有一致的方向時，通過將具有與另一個輸入相關的閾值電位的信號放大而獲得的信號可具有固定的電位。此可使熵減小。因此，在一些實施例中，為使單元信號的熵增大，物理不可克隆功能單元中的用於產生及傳播具有閾值電位的信號的邏輯閘的輸入（例如，圖2A所示輸入A）可為相同類型。因此，邏輯閘的接收使能信號的輸入也可為相同類型。
參照圖2B，第一物理不可克隆功能單元110_1b可包括可為反或閘類型的第一反或閘G21b及第二反或閘G22b。與圖2A所示第一物理不可克隆功能單元110_1a相似，第一物理不可克隆功能單元110_1b的第一反或閘G21b與第二反或閘G22b可連接到彼此。當第一使能信號ENA1處於邏輯高時，第一單元信號CS1可處於邏輯低。當第一使能信號ENA1處於邏輯低時，第一單元信號CS1可取決於由第一反或閘G21b輸出的信號Y2b。因此，不同於圖2A所示第一物理不可克隆功能單元110_1a，在圖2B所示的第一物理不可克隆功能單元110_1b中，第一使能信號ENA1可為低態有效信號（active low signal）。被啟動的第一使能信號ENA1可指示選擇第一物理不可克隆功能單元110_1b且可處於邏輯低。被去啟動的第一使能信號ENA1可指示不選擇第一物理不可克隆功能單元110_1b且可處於邏輯高。
當第一使能信號ENA1處於邏輯低（或被啟動）時，第一反或閘G21b及第二反或閘G22b中的每一者可用作反相器來輸出通過將通過輸入A接收到的信號反相而獲得的信號。由於第一反或閘G21b的輸入A連接到輸出，因此第一反或閘G21b可輸出具有與第一反或閘G21a的輸入A相關的閾值電位的信號Y2b。第二反或閘G22b可根據與輸入A相關的閾值電位來將信號Y2b反相並輸出第一單元信號CS1。根據實施例，不同於圖2B所示，可使用第一反或閘G21b及第二反或閘G22b的輸入B來產生及放大具有閾值電位的信號。
參照圖2C，在一些實施例中，物理不可克隆功能單元可包括具有相同的閾值電位的不同的邏輯閘。舉例來說，如圖2C所示，第一物理不可克隆功能單元110_1c可包括輸出Y2c信號的反相器G21c及反及閘G22c，且反相器G21c的閾值電位可近似等於反及閘G22c的閾值電位。當由相同的半導體工藝製造的不同的邏輯閘的所有閾值電位具有±偏差時，物理不可克隆功能單元可包括不同的邏輯閘。
在一些實施例中，反及閘G22c可為隔離（isolation，ISO）邏輯閘，所述隔離邏輯閘被配置成使得由電源被切斷的電力閘控區塊（例如圖2D所示B110）輸出的信號具有固定的邏輯電位。與圖2A所示第一物理不可克隆功能單元110_1a相似，第一使能信號ENA1在圖2C所示第一物理不可克隆功能單元110_1c中可為高態有效信號。根據實施例，不同於圖2C所示，可使用反及閘G22c的輸入B來放大具有閾值電位的信號。
參照圖2D，物理不可克隆功能單元可包括電力閘控區塊並且電力閘控區塊包括產生及放大邏輯閘的閾值電位的邏輯閘。電力可基於使能信號被供應到電力閘控區塊或者從電力閘控區塊切斷。舉例來說，如圖2D所示，第一物理不可克隆功能單元110_1d可包括電力閘控區塊B110及開關SW110。開關SW110可基於被啟動的第一使能信號ENA1來控制電源電壓VDD向電力閘控區塊B110的供應，且可基於被去啟動的第一使能信號ENA1來阻止電源電壓VDD的供應。
電力閘控區塊B110可包括第一反相器G21d及第二反相器G22d，電源電壓VDD基於第一使能信號ENA1被供應到第一反相器G21d及第二反相器G22d或者從第一反相器G21d及第二反相器G22d切斷。第一反相器G21d可輸出具有第一反相器G21d的閾值電位的信號Y21d。第二反相器G22d可基於第二反相器G22d的閾值電位來將信號Y21d反相並輸出信號Y22d。不同於圖2D所示，在一些實施例中，圖1所示第一物理不可克隆功能單元110_1可包括電力閘控區塊，地電壓GND基於第一使能信號ENA1被供應到電力閘控區塊以及從電力閘控區塊切斷。在一些實施例中，圖1所示第一物理不可克隆功能單元110_1可包括電力閘控區塊，電源電壓VDD及地電壓GND兩者基於第一使能信號ENA1被供應到電力閘控區塊或從電力閘控區塊切斷。
反及閘G23d（可為隔離邏輯閘）可用作反相器來將信號Y22d反相並基於被啟動的（例如，邏輯高）第一使能信號ENA1來輸出第一單元信號CS1。反及閘G23d可基於被去啟動的（例如，邏輯低）第一使能信號ENA1來輸出邏輯高第一單元信號CS1。因此，即使當基於被去啟動的第一使能信號ENA1切斷向第一反相器G21d及第二反相器G22d的電力供應時，第一單元信號CS1也可處於由反及閘G23d固定的電位（例如，邏輯高）。
如圖2D所示，用於產生及放大閾值電位的邏輯閘可位於電力閘控區塊中。當被供應到邏輯閘的電力基於被去啟動的使能信號而被切斷、同時未使用與電力閘控區塊對應的物理不可克隆功能單元的單元信號時，可防止偏壓溫度不穩定性（bias temperature instability，BTI）老化。第一反相器G21d的閾值電位及第二反相器G22d的閾值電位可不僅由第一反相器G21d及第二反相器G22d中的PMOS電晶體及NMOS電晶體來確定，而且也由例如（舉例來說）電源電壓VDD與地電壓GND之間的電流等各種因素來確定。因此，第一物理不可克隆功能單元110_1d的強健的特性可通過防止偏壓溫度不穩定性老化而得到改善。
圖3A繪示例如可作為圖1所示邏輯區塊100中的物理不可克隆功能單元的代表的物理不可克隆功能單元的另一個實施例。圖3B繪示圖1所示物理不可克隆功能單元的內部信號的電位的實例。具體來說，圖3A繪示圖1所示第一物理不可克隆功能單元110_1的實例，且圖3B繪示圖3A所示第一物理不可克隆功能單元110_1e的內部信號的電位的實例。圖3A所示實例可應用於圖1所示其他物理不可克隆功能單元。
參照圖3A，第一物理不可克隆功能單元110_1e可包括多個反及閘G31到G33，且可被劃分成來源區段及傳播區段。所述多個反及閘G31到G33中的每一者可具有用於接收第一使能信號ENA1的輸入B且可用作反相器來基於被啟動的（例如，邏輯高）第一使能信號ENA1將通過輸入A接收到的信號反相。
來源區段中的第一反及閘G31可輸出具有與輸入A相關的閾值電位的信號Y31。傳播區段中的第二反及閘G32可基於與輸入A相關的閾值電位來將信號Y31反相並輸出信號Y32。如圖3A所示，傳播區段可包括至少兩個級聯的反及閘，且最末反及閘G33可輸出第一單元信號CS1。
圖3B繪示圖3A所示來源區段及傳播區段中的反及閘的輸出信號的實例。圖3B所示第一情形及第二情形僅為用於例示目的的實例。圖3A所示第一物理不可克隆功能單元110_1e的內部信號可與其他實施例中的圖3B所示信號不相同。
參照圖3B所示第一情形，由來源區段中的第一反及閘G31輸出的信號Y31可由傳播區段中的反及閘逐漸放大。舉例來說，由傳播區段的反及閘輸出的輸出信號Y32到Y35可具有逐漸接近邏輯高H或邏輯低L的電位。
參照圖3B所示第二情形，由來源區段中的第一反及閘G31輸出的信號Y31可由傳播區段中的反及閘放大成邏輯高（H）信號或邏輯低（L）信號。舉例來說，當與第一反及閘G31的輸入A相關的閾值電位高於與第二反及閘G32的輸入A相關的閾值電位、且在兩個閾值電位之間存在非常大的差（例如，大於預定值）時，第二反及閘G32可輸出邏輯低（L）信號Y32，如在圖3B所示第二情形中所示。在第二反及閘G32之後的傳播區段的反及閘可輸出邏輯高（H）信號或邏輯低（L）信號Y33到Y35。
圖4A及圖4B繪示圖1所示邏輯區塊100的附加實施例。圖4A繪示包括物理不可克隆功能單元的邏輯區塊100a，物理不可克隆功能單元中的每一者包括用於輸出單元信號的反及閘。圖4B繪示包括物理不可克隆功能單元的邏輯區塊100b，物理不可克隆功能單元中的每一者包括用於輸出單元信號的反或閘。圖4A及圖4B繪示四個物理不可克隆功能單元且物理不可克隆功能單元中的每一者的僅最末邏輯閘用於輸出單元信號。在其他邏輯區塊實施例中可包括不同數目的物理不可克隆功能單元。
參照圖4A，邏輯區塊100a可包括多個物理不可克隆功能單元111a到114a及組合電路120a。所述多個物理不可克隆功能單元111a到114a可分別包括用於輸出單元信號CS1到CS4的反及閘G111a到G114a。因此，使能信號ENA可為高態有效信號，且被提供到選自所述多個物理不可克隆功能單元111a到114a中的物理不可克隆功能單元的使能信號可處於邏輯高。舉例來說，第一物理不可克隆功能單元111a可基於邏輯高第一使能信號ENA1輸出具有唯一電位的第一單元信號CS1。相似地，第二物理不可克隆功能單元112a到第四物理不可克隆功能單元114a可分別基於邏輯高第二使能信號ENA2到邏輯高第四使能信號ENA4輸出具有唯一電位的第二單元信號CS2到第四單元信號CS4。
組合電路120a可包括一系列級SG1a到SG4a，且所述一系列級SG1a到SG4a中的邏輯閘可例如通過樹結構連接到彼此。如以上參照圖1所闡述，組合電路120a可產生與由未選擇的物理不可克隆功能單元（例如，已接收到被去啟動的使能信號的物理不可克隆功能單元）輸出的單元信號獨立的輸出信號OUT。
因此，如圖4A所示，當由反及閘G111a到G114a輸出第一物理不可克隆功能單元111a到第四物理不可克隆功能單元114a的第一單元信號CS1到第四單元信號CS4時，組合電路120a的第一級SG1a可包括用於接收第一單元信號CS1到第四單元信號CS4的反及閘G121a及G122a。舉例來說，在圖4A所示實例中，由於基於被去啟動的使能信號輸出的單元信號處於邏輯高，因此第一級SG1a可包括反及閘G121a及G122a以使得輸出信號OUT可取決於與被啟動的使能信號對應的單元信號。由組合電路120a的一系列級SG1a及SG4a輸出的信號（例如，CC11a及CC12a）可被稱為組合信號。
由於第一級SG1a的反及閘G121a及G122a中的僅接收邏輯高單元信號的反及閘會輸出邏輯低信號，因此不同於第一級SG1a，第二級SG2a可包括反或閘G123a。舉例來說，當第一使能信號ENA1被啟動且第二使能信號ENA2到第四使能信號ENA4被去啟動時，第二單元信號CS2到第四單元信號CS4可處於邏輯高。因此，第一級SG1a的反及閘G122a可輸出邏輯低信號（或第一組合信號）CC12a。為將信號（或第一組合信號）CC11a（取決於第一單元信號CS1）傳送到第三級SG3a，第二級SG2a可包括與邏輯低信號CC12a獨立的反或閘G123a。相似地，第三級SG3a可包括反及閘G124a。
因此，組合電路120a的所述一系列級SG1a到SG4a可交替地包括反及閘及反或閘。因此，組合電路120a可產生輸出信號OUT，輸出信號OUT取決於由基於使能信號ENA而非基於附加選擇信號選擇的物理不可克隆功能單元輸出的單元信號。
圖4A繪示其中用於輸出輸出信號OUT的組合電路120a的最末級SG4a包括反或閘G125a的實例。然而，在一些實施例中，組合電路120a的最末級SG4a可包括反及閘。舉例來說，由於組合電路120a的所述一系列級SG1a到SG4a交替地包括反及閘及反或閘，因此最末級SG4a中的邏輯閘的種類可由單元信號的數目（或物理不可克隆功能單元的數目）來確定。圖4A繪示其中組合電路120a包括雙輸入反及閘及雙輸入反或閘的實例。然而，在一些實施例中，組合電路120a可包括及閘。在其他實施例中，組合電路120a可包括具有不同數目個（例如，至少三個）輸入的邏輯閘。
參照圖4B，邏輯區塊100b可包括多個物理不可克隆功能單元（例如，第一物理不可克隆功能單元111b到第四物理不可克隆功能單元114b）及組合電路120b。第一物理不可克隆功能單元111b到第四物理不可克隆功能單元114b可包括分別輸出單元信號CS1到CS4的反或閘G111b到G114b。因此，使能信號ENA可為低態有效信號，且被提供到選自第一物理不可克隆功能單元111b到第四物理不可克隆功能單元114b的物理不可克隆功能單元的使能信號可處於邏輯低。
組合電路120b可包括一系列級SG1b到SG4b，且所述一系列級SG1b到SG4b中的邏輯閘可例如通過樹結構連接到彼此。如圖4B所示，當由反或閘G111b到G114b輸出第一物理不可克隆功能單元111b到第四物理不可克隆功能單元114b的第一單元信號CS1到第四單元信號CS4時，組合電路120b的第一級SG1b可包括用於接收第一單元信號CS1到第四單元信號CS4的反或閘CC11b及CC12b。舉例來說，在圖4B所示實例中，由於基於被去啟動的使能信號輸出的單元信號處於邏輯低，因此第一級SG1b可包括反或閘G121b及G122b以使得輸出信號OUT可取決於與被啟動的使能信號對應的單元信號。
與圖4A所示組合電路120a相似，圖4B所示組合電路120b的所述一系列級SG1b到SG4b可交替地包括反或閘及反及閘。具體來說，第一級SG1b可包括反或閘（例如，G121b），第二級SG2b可包括反及閘（例如，G123b）、且第三級SG3b可包括反或閘（例如，G124b）。圖4B繪示其中用於輸出輸出信號OUT的組合電路120b的最末級SG4b包括反及閘G125b的實例。然而，組合電路120b的最末級SG4b可根據物理不可克隆功能單元的數目而包括反或閘。
圖5A及圖5B繪示圖1所示邏輯區塊100的附加實施例。具體來說，圖5A及圖5B分別繪示邏輯區塊100c及100d，邏輯區塊100c及100d中的每一者包括包括一個反及閘的物理不可克隆功能單元。在其他實施例中，邏輯區塊100c及100d可應用於包括與反及閘不相同的邏輯閘（例如，反或閘）的物理不可克隆功能單元。
參照圖5A，邏輯區塊100c可包括第一物理不可克隆功能單元111c及第二物理不可克隆功能單元112c以及組合電路120c。第一物理不可克隆功能單元111c與第二物理不可克隆功能單元112c可分別包括反及閘G111c及G112c，反及閘G111c及G112c可通過各自的輸入B來接收第一使能信號ENA1及第二使能信號ENA2。反及閘G111c及G112c中的每一者可具有連接到各自的輸出的輸入A。反及閘G111c及G112c可分別輸出第一單元信號CS1及第二單元信號CS2。因此，第一單元信號CS1及第二單元信號CS2可分別基於被啟動的第一使能信號ENA1及第二使能信號ENA2而具有與反及閘G111c及G112c的輸入A相關的閾值電位。圖5A繪示其中第一物理不可克隆功能單元111c及第二物理不可克隆功能單元112c中的每一者包括一個反及閘G111c或G112c的實例。然而，在其他實施例中，第一物理不可克隆功能單元111c及第二物理不可克隆功能單元112c中的每一者可包括對反及閘G111c或G112c的輸出信號進行放大的至少一個附加邏輯閘（例如，反及閘）。
組合電路120c的第一級SG1c可不僅用於對至少兩個單元信號進行組合，而且還用於傳播（或放大）所述至少兩個單元信號。舉例來說，當第一使能信號ENA1被啟動時，第一單元信號CS1可具有與反及閘G111c的輸入A相關的閾值電位。不同於圖5A所示，當第一物理不可克隆功能單元111c在傳播區段中還包括至少一個邏輯閘（例如，至少一個反及閘）時，第一物理不可克隆功能單元111c可輸出未被傳播區段中的所述至少一個邏輯閘充分放大的第一單元信號CS1。因此，第一級SG1c的反及閘G121c可根據與反及閘G121c的輸入A相關的閾值電位來對第一單元信號CS1進行處理，且可用於傳播（或放大）第一單元信號CS1。相似地，第一級SG1c的反及閘G121c可根據與反及閘G121c的輸入B相關的閾值電位對第二單元信號CS2進行處理。
因此，在一些實施例中，組合電路120c的第一級SG1c中的反及閘G121c可具有與第一物理不可克隆功能單元111c及第二物理不可克隆功能單元112c中的反及閘相同的結構。也就是說，組合電路120c的第一級SG1c中的邏輯閘與第一物理不可克隆功能單元111c及第二物理不可克隆功能單元112c中的邏輯閘可為相同類型的邏輯閘。
參照圖5B，邏輯區塊100d可包括第一物理不可克隆功能單元111d及第二物理不可克隆功能單元112d以及組合電路120d。第一物理不可克隆功能單元111d可具有連接到第一物理不可克隆功能單元111d的輸出的輸入A及用於接收第一使能信號ENA1的輸入B。第二物理不可克隆功能單元112d可具有用於接收第二使能信號ENA2的輸入A及連接到第二物理不可克隆功能單元112d的輸出的輸入B。與圖5A所示組合電路120c相似，圖5B所示組合電路120d的第一級SG1d中的反及閘G121d可用於傳播（或放大）第一單元信號CS1及第二單元信號CS2。
如以上參照圖2A所闡述，邏輯閘可關於輸入具有非對稱結構且具有根據輸入而定的不同的閾值電位。由於由第二物理不可克隆功能單元112d輸出的第二單元信號CS2被應用到第一級SG1d的反及閘G121d的輸入B，如圖5B所示，因此第二物理不可克隆功能單元112d中的反及閘G112d可具有連接到反及閘G112d的輸出的輸入B。因此，第二單元信號CS2可具有與反及閘G112d的輸入B相關的閾值電位以增大輸出信號OUT的熵。
另外，第一物理不可克隆功能單元111d（輸出將被施加到反及閘G121d的輸入A的第一單元信號CS1）可包括反及閘G111d，反及閘G111d具有連接到第一物理不可克隆功能單元111d的輸出的輸入A。在一些實施例中，反及閘G111d、G112d及G121d可具有相同的結構且可為相同類型的反及閘。
圖6繪示圖1所示邏輯區塊100的另一個實施例。如以上參照圖1所闡述，圖6所示邏輯區塊100e可從控制器200接收使能信號ENA並將輸出信號OUT輸出到控制器200。
參照圖6，邏輯區塊100e可包括至少兩個物理不可克隆功能單元，且可產生多位元輸出信號（multi-bit output signal）OUT，在所述兩個物理不可克隆功能單元之間共用使能信號ENA中的一者。舉例來說，如圖6所示，邏輯區塊100e可接收第一使能信號ENA1到第k使能信號ENAk。邏輯區塊100e可包括用於接收第一使能信號ENA1到第k使能信號ENAk的第一物理不可克隆功能單元群組110_10及第二物理不可克隆功能單元群組110_20。第一物理不可克隆功能單元群組110_10可包括k個物理不可克隆功能單元110_11到110_1k，且所述k個物理不可克隆功能單元110_11到110_1k可輸出k個單元信號CS11到CS1k。第一組合電路121可基於來自第一物理不可克隆功能單元群組110_10的所述k個單元信號CS11到CS1k產生第一輸出信號OUT1。相似地，第二物理不可克隆功能單元群組110_20也可包括k個物理不可克隆功能單元110_21到110_2k，所述k個物理不可克隆功能單元110_21到110_2k可輸出k個單元信號CS21到CS2k。第二組合電路122可基於從第二物理不可克隆功能單元群組110_20接收到的所述k個單元信號CS21到CS2k來產生第二輸出信號OUT2。
連接到相同的使能信號的第一物理不可克隆功能單元群組110_10的物理不可克隆功能單元及第二物理不可克隆功能單元群組110_20的物理不可克隆功能單元可同時被選擇或同時不被選擇。舉例來說，連接到第二使能信號ENA2的第一物理不可克隆功能單元群組110_10的物理不可克隆功能單元110_12及第二物理不可克隆功能單元群組110_20的物理不可克隆功能單元110_22可分別基於被啟動的第二使能信號ENA2同時輸出具有唯一電位的單元信號CS12及CS22，且可分別基於被去啟動的第二使能信號ENA2來同時輸出具有預定固定電位（例如，邏輯高電位）的單元信號CS12及CS22。
在一些實施例中，第一物理不可克隆功能單元群組110_10的所述k個物理不可克隆功能單元110_11到110_1k以及第二物理不可克隆功能單元群組110_20的所述k個物理不可克隆功能單元110_21到110_2k可包括相同的結構（例如，相同的邏輯閘）。在一些實施例中，當第二物理不可克隆功能單元群組110_20接收到通過將第一使能信號ENA1到第k使能信號ENAk反相而獲得的信號時，第一物理不可克隆功能單元群組110_10的所述k個物理不可克隆功能單元110_11到110_1k及第二物理不可克隆功能單元群組110_20的所述k個物理不可克隆功能單元110_21到110_2k可包括不同的邏輯閘。舉例來說，第一物理不可克隆功能單元群組110_10的所述k個物理不可克隆功能單元110_11到110_1k可包括反及閘，而第二物理不可克隆功能單元群組110_20的所述k個物理不可克隆功能單元110_21到110_2k可包括反或閘。圖6繪示包括兩個物理不可克隆功能單元群組110_10及110_20的邏輯區塊100e。在其他實施例中，邏輯區塊可包括不同數目個（例如，至少三個）物理不可克隆功能單元群組且可產生具有不同數目個（例如，至少三個）位元的輸出信號OUT。
圖7繪示圖1所示控制器200的操作的實例。如以上參照圖1所述，控制器200可控制使能信號ENA，選擇多個物理不可克隆功能單元110中的至少一者，且接收取決於所選擇的物理不可克隆功能單元110的輸出信號OUT。控制器200可基於所接收到的輸出信號OUT產生金鑰KEY。
在操作S10中，可實行用於確定將讀取的至少一個物理不可克隆功能單元的操作。舉例來說，控制器200可控制使能信號ENA來選擇所述多個物理不可克隆功能單元110中的至少一者，且可接收取決於所選擇的物理不可克隆功能單元110的輸出信號OUT。根據實施例，控制器200可使用各種方法來確定將讀取的物理不可克隆功能單元。舉例來說，控制器200可按預定次序或按相對於時間改變的次序來選擇至少一個物理不可克隆功能單元。將參照圖8A至圖9B來闡述操作S10的實例。
在操作S20中，可實行用於輸出至少一個被啟動的使能信號的操作。舉例來說，控制器200可將與在操作S10中確定的物理不可克隆功能單元（例如，將讀取的物理不可克隆功能單元）對應的使能信號啟動並將與其他物理不可克隆功能單元對應的使能信號去啟動，以使將讀取的物理不可克隆功能單元可輸出具有唯一電位的單元信號。因此，接收到被啟動的使能信號的物理不可克隆功能單元可輸出具有唯一電位的單元信號，而接收到被去啟動的使能信號的物理不可克隆功能單元可輸出具有固定電位的單元信號。
在操作S30中，可實行用於接收組合電路120的輸出信號OUT的操作。組合電路120可產生輸出信號OUT，輸出信號OUT取決於與在操作S20中輸出的被啟動的使能信號對應的單元信號。舉例來說，如以上參照圖2A所述，可能需要收斂時間來使邏輯區塊100的物理不可克隆功能單元產生具有唯一閾值電位的內部信號。因此，控制器200可在經過收斂時間之後鎖存輸出信號OUT。控制器200可儲存經鎖存的輸出信號OUT的值（例如，邏輯電位）。
在操作S40中，可實行用於判斷是否重新傳送使能信號的操作。控制器200可根據對為了產生金鑰KEY而需要的輸出信號OUT的值的收集是否已完成來判斷是否重新傳送使能信號。舉例來說，為產生金鑰KEY，控制器200可讀取所有所述多個物理不可克隆功能單元110或者所述多個物理不可克隆功能單元110中的僅一些物理不可克隆功能單元110。如果使能信號將被重新傳送，則可緊接著實行操作S10。如果使能信號不會被重新傳送，則可緊接著實行操作S50。
在操作S50中，可實行用於輸出被去啟動的使能信號的操作。舉例來說，當對用於產生金鑰KEY的輸出信號OUT的值的收集已完成時，控制器200可輸出被去啟動的使能信號來降低由邏輯區塊100消耗的功率。舉例來說，在圖2A所示第一物理不可克隆功能單元110_1a中，當第一反及閘G21a基於被啟動的第一使能信號ENA1來用作反相器時，第一反及閘G21a的輸入A可連接到輸出以在第一反及閘G21a中的正電源電壓與負電源電壓之間形成電流路徑。當對第一物理不可克隆功能單元110_1a的讀取完成時，第一使能信號ENA1可被去啟動（例如，變成邏輯低電位），從而使得第一反及閘G21a可輸出邏輯高信號Y2a，且在第一反及閘G21a中可切斷正電源電壓與負電源電壓之間的電流路徑。另外，如以上參照圖2D所述，當第一物理不可克隆功能單元110_1d包括電力閘控區塊B110時，被去啟動的第一使能信號ENA1可切斷向電力閘控區塊B110供應的電源電壓，從而降低第一物理不可克隆功能單元110_1d的功耗。
在操作S60中，可基於輸出信號OUT的值實行用於產生金鑰KEY的操作。控制器200可基於被啟動的使能信號及被去啟動的使能信號的組合來儲存通過對被接收多次的輸出信號OUT進行鎖存而獲得的值。控制器200可基於輸出信號OUT的值來產生金鑰KEY，且金鑰KEY可具有積體電路10的唯一值。
圖8A至圖8C繪示使用圖1所示控制器200來對用於讀取多個物理不可克隆功能單元110的操作進行控制的時序圖的實例。如以上參照圖7所示操作S10所闡述，控制器200可確定將讀取的至少一個物理不可克隆功能單元。在一些實施例中，如在圖8A至圖8C中所示，可按預定的順序性次序來讀取所述多個物理不可克隆功能單元110。在圖8A至圖8C中，邏輯高可由'1'表示且邏輯低可由'0'表示。將參照圖1來闡述圖8A至圖8C。
參照圖8A，可一個接一個地依序讀取第一物理不可克隆功能單元110_1到第k物理不可克隆功能單元110_k。舉例來說，第一物理不可克隆功能單元110_1到第k物理不可克隆功能單元110_k中的每一者可如圖2A的實例中所示基於邏輯高使能信號輸出具有唯一電位的單元信號。因此，如圖8A所示，使能信號ENA可因'獨熱'編碼（'one-hot' encoding）而依序變成邏輯高。輸出信號OUT（具有分別基於第一單元信號CS1到第k單元信號CSk依序產生的值V1到Vk）可基於依序變成邏輯高的使能信號ENA而輸出。
相似地，參照圖8B，可一個接一個地依序讀取第一物理不可克隆功能單元110_1到第k物理不可克隆功能單元110_k。舉例來說，第一物理不可克隆功能單元110_1到第k物理不可克隆功能單元110_k中的每一者可如圖2B的實例中所示基於邏輯低使能信號輸出具有唯一電位的單元信號。因此，如圖8B所示，使能信號ENA可因'獨冷'編碼（'one-cold' encoding）而依序變成邏輯低。具有值V1'到Vk'（分別基於第一單元信號CS1到第k單元信號CSk產生）的輸出信號OUT可基於變成邏輯低的使能信號ENA而輸出。
在一些實施例中，各個使能信號ENA可按任意次序被啟動。舉例來說，圖8A及圖8B繪示其中第一使能信號ENA1到第k使能信號ENAk依序變成邏輯高或邏輯低的實例。在一些實施例中，第一使能信號ENA1到第k使能信號ENAk可按任意預定義的次序變成邏輯高或邏輯低。另外，如以上參照圖7的操作S40所述，在一些實施例中可啟動第一使能信號ENA1到第k使能信號ENAk中的僅一些使能信號。
參照圖8C，可同時讀取第一物理不可克隆功能單元101_1到第k物理不可克隆功能單元101_k中的至少兩個物理不可克隆功能單元。舉例來說，如圖8C所示，可同時讀取第一單元110_1到第k單元110_k中的兩者。舉例來說，可產生具有如下值的輸出信號OUT：所述值取決於由接收到被啟動的使能信號的一對物理不可克隆功能單元輸出的單元信號。因此，如圖8C所示，可產生具有被產生成與多對物理不可克隆功能單元對應的順序性值V1"到V(k-1)"的輸出信號OUT。
在一些實施例中，同時接收被啟動的使能信號的多對物理不可克隆功能單元可互相排斥。舉例來說，圖8C繪示其中由第一物理不可克隆功能單元110_1到第k物理不可克隆功能單元110_k輸出的輸出信號具有'k-1'個值V1到V(k-1)的實例。然而，當多對物理不可克隆功能單元相互排斥時，輸出信號OUT可具有最多k/2個值。在一些實施例中，可按任意次序來選擇所述多對物理不可克隆功能單元。另外，在一些實施例中，可同時啟動不同數目個（例如，至少三個）使能信號以同時讀取不同數目個（例如，至少三個）物理不可克隆功能單元。
圖9A及圖9B繪示用於物理不可克隆功能的積體電路的實施例。具體來說，圖9A及圖9B分別繪示包括控制器200'及200''的積體電路10'及10"，控制器200'及200''用於改變多個物理不可克隆功能單元110'及110"的讀取順序性次序。與圖1所示積體電路10相似，圖9A及圖9B所示積體電路10'及10"可分別包括邏輯區塊100'及100"以及控制器200'及200"。邏輯區塊100'可包括用於輸出多個單元信號CS1到CSk的多個物理不可克隆功能單元110'以及組合電路120'。邏輯區塊100"可包括用於輸出多個單元信號CS1到CSk的多個物理不可克隆功能單元110"以及組合電路120"。
參照圖9A，控制器200'可包括暫存器210，且儲存在暫存器210中的資料可基於從控制器200'的外部接收的設定信號SET而改變。控制器200'可基於儲存在暫存器210中的資料來輸出使能信號ENA。當資料基於設定信號SET而改變時，（使能信號ENA中的）被啟動的使能信號的產生次序可基於發生改變的資料而改變。因此，第一物理不可克隆功能單元110_1'到第k物理不可克隆功能單元110_k'的讀取次序可基於設定信號SET來確定。在一些實施例中，設定信號SET可不僅改變第一物理不可克隆功能單元110_1'到第k物理不可克隆功能單元110_k'的讀取次序，而且也改變將同時讀取的物理不可克隆功能單元的數目。
暫存器210可包括：揮發性記憶體，例如動態隨機存取記憶體（dynamic random access memory，DRAM）及靜態隨機存取記憶體（static random access memory，SRAM）；或非揮發性記憶體，例如快閃記憶體及電可抹除可程式設計唯讀記憶體（electrically erasable and programmable read-only memory，EEPROM）。因此，舉例來說，當積體電路10'的金鑰KEY被洩露時，可將金鑰KEY改變成與先前值不同的唯一值。
參考圖9B，控制器200"可包括亂數產生器220。控制器200"可基於由亂數產生器220產生的亂數來改變（使能信號ENA中的）被啟動的使能信號的產生次序。因此，金鑰KEY的熵可進一步增大。
在一些實施例中，控制器200"可基於由亂數產生器220產生的亂數來不僅改變第一物理不可克隆功能單元110_1"、第二物理不可克隆功能單元110_2"到第k物理不可克隆功能單元110_k"的讀取次序，而且也改變將同時讀取的物理不可克隆功能單元的數目。在一些實施例中，亂數產生器220可基於從積體電路10"的外部接收到的控制信號來產生亂數。
圖10A至圖10C繪示包括根據上述實施例中的任意實施例的用於物理不可克隆功能的積體電路的裝置的實施例。用作物理不可克隆功能裝置的積體電路可包括多個物理不可克隆功能單元，所述多個物理不可克隆功能單元中的每一者基於邏輯閘的閾值電位來輸出具有唯一電位的單元信號。所述多個物理不可克隆功能單元可因此使用簡單的結構輸出多個單元信號。因此，積體電路可產生具有小的面積及低可預測性的金鑰KEY。
圖10A至圖10C所示識別裝置20、儲存裝置30及通信裝置40中的每一者的元件可分別由獨立的積體電路實施。在一個實施例中，圖10A至圖10C所示識別裝置20、儲存裝置30及通信裝置40中的每一者的元件中的至少兩者可由一個積體電路實施。
參照圖10A，識別裝置20可包括物理不可克隆功能積體電路21及通信介面22。識別裝置20可基於從外部接收的請求REQ來將包括識別裝置20的識別資訊的回應RES傳送到外部裝置。舉例來說，識別裝置20可為射頻識別（radio-frequency identification，RFID），且回應RES中的識別資訊可用於識別識別裝置20的使用者。響應RES中的識別資訊可基於由物理不可克隆功能積體電路21產生的金鑰KEY來產生。因物理不可克隆功能積體電路21面積小、結構簡單及功耗低，識別裝置20的尺寸可得到縮減且重量變輕。
參照圖10B，儲存裝置30可包括物理不可克隆功能積體電路31、加密引擎32及記憶體33。儲存裝置30可儲存從外部裝置接收的資料DATA或將所儲存的資料DATA傳送到外部裝置。對於所儲存的資料的安全性而言，儲存裝置30可使用金鑰KEY對從外部裝置接收的資料DATA進行加密並將經加密資料ENC儲存在記憶體33中。另外，加密引擎32可使用金鑰KEY對從記憶體33讀取的經加密資料ENC進行解密，並將經解密資料DATA傳送到外部裝置。儲存裝置30可為例如可攜式儲存裝置或儲存伺服器的儲存裝置。儲存在記憶體33中的經加密資料ENC的安全性可基於由物理不可克隆功能積體電路31產生的金鑰KEY的高的熵而得到提高。
參照圖10C，通信裝置40可包括物理不可克隆功能積體電路41、公開金鑰產生器42及數據機43。通信裝置40可向另一個通信裝置傳送信號RX或者向所述通信裝置傳送信號TX以與通信裝置進行通信。公開金鑰產生器42可基於由物理不可克隆功能積體電路41產生的金鑰KEY來產生公開金鑰P_KEY，且數據機43可基於公開金鑰P_KEY傳送經加密信號TX或對信號RX進行加密。也就是說，通信裝置40可基於金鑰KEY與另一個通信裝置實行安全的通信。通信裝置40可為例如可攜式無線通訊裝置，可因物理不可克隆功能積體電路31的面積小、結構簡單、及功耗低而尺寸縮減及重量變輕，且可基於金鑰KEY的高的熵來以高的安全性實行安全通信。
本文中所闡述的方法、工藝及/或操作可由碼或指令實行以由電腦、處理器、控制器或其他信號處理裝置來執行。電腦、處理器、控制器或其他信號處理裝置可為本文所闡述的，或者除本文所闡述的元件之外的元件。由於詳細闡述了作為所述方法（或電腦、處理器、控制器或其他信號處理裝置的操作）的基礎的演算法，因此用於實施所述方法實施例的操作的碼或指令可將電腦、處理器、控制器或其他信號處理裝置轉變成用於實行本文所述方法的專用處理器。
本文所公開實施例的控制器、閘、電路及其他信號產生及信號處理特徵可實施在例如可包括硬體、軟體或硬體與軟體二者的邏輯中。當至少局部地實施在硬體中時，控制器、閘、電路、及其他信號產生及信號處理特徵可為例如各種積體電路中的任一者，包括但不限於應用專用積體電路、現場可程式設計閘陣列、邏輯閘的組合、系統晶片、微處理器或另一種類型的處理或控制電路。
當至少局部地實施在軟體中時，控制器、閘、電路及其他信號產生及信號處理特徵可包括例如記憶體或其他儲存裝置，所述記憶體或其他儲存裝置用於儲存將由例如電腦、處理器、微處理器、控制器或其他信號處理裝置執行的碼或指令。電腦、處理器、微控制器、控制器或其他信號處理裝置可為本文所闡述的，或者除本文所闡述的元件之外的元件。由於詳細闡述了作為所述方法（或電腦、處理器、微處理器、控制器或其他信號處理裝置的操作）的基礎的演算法，因此用於實施所述方法實施例的操作的碼或指令可將電腦、處理器、控制器或其他信號處理裝置轉變成用於實行本文所述方法的專用處理器。
本文中已公開了示例性實施例，且儘管採用了特定用語，然而所述用語僅被用於且被解釋為一般性及說明性意義，而非用於限制目的。在一些情況下，如在本申請提交時對於所屬領域中的技術人員來說將明白易懂，除非另外指明，否則結合特定實施例闡述的特徵、特性及/或元件可單獨使用或者與結合其他實施例闡述的特徵、特性及/或元件組合使用。因此，在不背離申請專利範圍所述的實施例的精神及範圍的條件下，可作出形式及細節上的各種改變。
10、10'、10"‧‧‧積體電路20‧‧‧識別裝置21、31、41‧‧‧物理不可克隆功能積體電路22‧‧‧通信介面30‧‧‧儲存裝置32‧‧‧加密引擎33‧‧‧記憶體40‧‧‧通信裝置42‧‧‧公開金鑰產生器43‧‧‧數據機100、100'、100"、100a、100b、100c、100d、100e‧‧‧邏輯區塊110、110'、110"、110_11、110_12~110_1k、110_21、110_22、110_2k‧‧‧物理不可克隆功能單元110_1‧‧‧第一物理不可克隆功能單元/第一單元110_1'、110_1a、110_1b、110_1c、110_1d、110_1e、111b、111c、111d‧‧‧第一物理不可克隆功能單元110_2~110_k‧‧‧第二物理不可克隆功能單元/第二單元~第k物理不可克隆功能單元/第k單元110_2'~110_k'‧‧‧第二物理不可克隆功能單元~第k物理不可克隆功能單元110_10‧‧‧第一物理不可克隆功能單元群組/物理不可克隆功能單元群組110_20‧‧‧第二物理不可克隆功能單元群組/物理不可克隆功能單元群組111a‧‧‧第一物理不可克隆功能單元/物理不可克隆功能單元112a‧‧‧第二物理不可克隆功能單元/物理不可克隆功能單元112b、112c、112d‧‧‧第二物理不可克隆功能單元113a‧‧‧第三物理不可克隆功能單元/物理不可克隆功能單元113b‧‧‧第三物理不可克隆功能單元114a‧‧‧第四物理不可克隆功能單元/物理不可克隆功能單元114b‧‧‧第四物理不可克隆功能單元120、120'、120a、120b、120c、120d‧‧‧組合電路121‧‧‧第一組合電路122‧‧‧第二組合電路200、200'、200''‧‧‧控制器210‧‧‧暫存器220‧‧‧亂數產生器A、B‧‧‧輸入B110‧‧‧電力閘控區塊CC11a‧‧‧信號/第一組合信號CC11b、CC12b、G111b、G112b、G113b、G114b、G121b、G122b、G123a、G124b、G125a‧‧‧反或閘CC12a‧‧‧信號/邏輯低信號/第一組合信號CS1‧‧‧第一單元信號/單元信號CS2‧‧‧第二單元信號/單元信號CS3‧‧‧第三單元信號/單元信號CS4~CSk‧‧‧第四單元信號~第k單元信號/單元信號CS11、CS12~CS1k、CS21、CS22~CS2k‧‧‧單元信號DATA‧‧‧數據ENA‧‧‧使能信號ENA1‧‧‧第一使能信號ENA2‧‧‧第二使能信號ENA3‧‧‧第三使能信號ENA4~ENA(k-1)‧‧‧第四使能信號~第(k-1)使能信號ENAk‧‧‧第k使能信號ENC‧‧‧經加密資料G21a‧‧‧第一反及閘G21b‧‧‧第一反或閘G21c‧‧‧反相器G21d‧‧‧第一反相器G22a‧‧‧第二反及閘G22b‧‧‧第二反或閘G22c、G23d、G111a、G111c、G111d、G112a、G112c、G112d、G113a、G114a、G121a、G121c、G121d、G122a、G123b、G125b‧‧‧反及閘G22d‧‧‧第二反相器G31‧‧‧反及閘/第一反及閘G32‧‧‧反及閘/第二反及閘G33‧‧‧反及閘/最末反及閘KEY‧‧‧金鑰OUT‧‧‧輸出信號OUT1‧‧‧第一輸出信號OUT2‧‧‧第二輸出信號P_KEY‧‧‧公開金鑰REQ‧‧‧請求RES‧‧‧回應RX、Y2b、Y21d、Y22d、Y31‧‧‧信號S10、S20、S30、S40、S50、S60‧‧‧操作SET‧‧‧設定信號SG1a、SG1b‧‧‧第一級/級SG1c、SG1d‧‧‧第一級SG2a、SG2b‧‧‧第二級/級SG3a、SG3b‧‧‧第三級/級SG4a、SG4b‧‧‧最末級/級SW110‧‧‧開關TX‧‧‧信號/經加密信號V1、V1'、V2、V2'、V3、V3'、V4~Vk、V4'~Vk'‧‧‧值V1"、V2"、V3"、V4"~V(k-1)"‧‧‧順序性值VDD‧‧‧電源電壓Y2a‧‧‧信號/邏輯高信號Y32‧‧‧信號/輸出信號/邏輯低信號Y33、Y34、Y35‧‧‧邏輯高信號/邏輯低信號/輸出信號
通過參照圖式詳細闡述示例性實施例，對所屬領域中的技術人員來說本發明的特徵將變得明白易懂，在圖式中： 圖1繪示用於物理不可克隆功能（PUF）的積體電路（integrated circuit，IC）的實施例； 圖2A至圖2D繪示物理不可克隆功能單元的實例； 圖3A繪示物理不可克隆功能單元的另一個實例且圖3B繪示物理不可克隆功能單元的內部信號的電位的實例； 圖4A及圖4B繪示邏輯區塊的實例； 圖5A及圖5B繪示邏輯區塊的附加實例； 圖6繪示邏輯區塊的附加實例； 圖7繪示由控制器實行的操作的實施例； 圖8A至圖8C繪示用於控制對多個物理不可克隆功能單元的讀取操作的信號的實施例； 圖9A及圖9B繪示用於物理不可克隆功能的積體電路的實施例；以及 圖10A至圖10C繪示包括用於物理不可克隆功能的積體電路的裝置的實施例。
100a‧‧‧邏輯區塊
111a‧‧‧第一物理不可克隆功能單元/物理不可克隆功能單元
112a‧‧‧第二物理不可克隆功能單元/物理不可克隆功能單元
113a‧‧‧第三物理不可克隆功能單元/物理不可克隆功能單元
114a‧‧‧第四物理不可克隆功能單元/物理不可克隆功能單元
120a‧‧‧組合電路
A、B‧‧‧輸入
CC11a‧‧‧信號/第一組合信號
CC12a‧‧‧信號/邏輯低信號/第一組合信號
CS1‧‧‧第一單元信號/單元信號
CS2‧‧‧第二單元信號/單元信號
CS3‧‧‧第三單元信號/單元信號
CS4‧‧‧第四單元信號/單元信號
ENAs‧‧‧使能信號
ENA1‧‧‧第一使能信號
ENA2‧‧‧第二使能信號
ENA3‧‧‧第三使能信號
ENA4‧‧‧第四使能信號使能信號
G111a、G112a、G113a、G114a、G121a、G122a、G124a‧‧‧反及閘
G123a、G125a‧‧‧反或閘
SG1a‧‧‧第一級/級
SG2a‧‧‧第二級/級
SG3a‧‧‧第三級/級
SG4a‧‧‧最末級/級
OUT‧‧‧輸出信號

Claims (18)

  1. 一種用於物理不可克隆功能的積體電路，包括：第一物理不可克隆功能單元及第二物理不可克隆功能單元，基於邏輯閘的閾值電位來分別輸出具有唯一電位的第一單元信號及第二單元信號；以及組合電路，包括用於基於所述第一單元信號及所述第二單元信號來產生第一組合信號的第一級，其中所述第一物理不可克隆功能單元及所述第二物理不可克隆功能單元分別包括第一邏輯閘及第二邏輯閘，所述第一邏輯閘及所述第二邏輯閘分別輸出所述第一單元信號及所述第二單元信號，其中所述組合電路包括接收所述第一單元信號及所述第二單元信號並輸出所述第一組合信號的第三邏輯閘，且其中所述第三邏輯閘具有與所述第一邏輯閘及所述第二邏輯閘中的每一者相同的結構，其中所述第一物理不可克隆功能單元以及所述第二物理不可克隆功能單元分別包括第四邏輯閘以產生具有所述第四邏輯閘的閾值電位的信號。
  2. 如申請專利範圍第1項所述的積體電路，其中所述第一物理不可克隆功能單元及所述第二物理不可克隆功能單元分別基於被去啟動的第一使能信號及被去啟動的第二使能信號來分別輸出具有第一邏輯電位的所述第一單元信號及所述第二單元信號，且所述第三邏輯閘產生與具有所述第一邏輯電位的輸入信號 獨立的所述第一組合信號。
  3. 如申請專利範圍第2項所述的積體電路，其中所述第一邏輯閘及所述第二邏輯閘分別接收所述第一使能信號及所述第二使能信號。
  4. 如申請專利範圍第3項所述的積體電路，其中，所述第一邏輯閘到所述第三邏輯閘是反及閘，且所述被去啟動的第一使能信號及所述被去啟動的第二使能信號的電位是邏輯低。
  5. 如申請專利範圍第3項所述的積體電路，其中，所述第一邏輯閘到所述第三邏輯閘是反或閘，且所述被去啟動的第一使能信號及所述被去啟動的第二使能信號的電位是邏輯高。
  6. 如申請專利範圍第3項所述的積體電路，其中，所述第一邏輯閘到所述第三邏輯閘中的每一者包括具有第一輸入及第二輸入的雙輸入邏輯閘，所述第三邏輯閘分別通過所述第一輸入及所述第二輸入接收所述第一單元信號及所述第二單元信號，所述第一物理不可克隆功能單元的所述第一邏輯閘及所述第二邏輯閘中的每一者通過所述第二輸入接收所述第一使能信號，且所述第二物理不可克隆功能單元的所述第一邏輯閘及所述第二邏輯閘中的每一者通過所述第一輸入接收所述第二使能信 號。
  7. 如申請專利範圍第2項所述的積體電路，其中所述第一物理不可克隆功能單元包括：開關，基於被啟動的第一使能信號來允許將電力供應到所述第四邏輯閘並基於所述被去啟動的第一使能信號來阻止將電力供應到所述第四邏輯閘。
  8. 如申請專利範圍第1項所述的積體電路，其中，所述組合電路接收包括所述第一單元信號及所述第二單元信號的多個單元信號，所述組合電路的所述第一級產生與所述多個單元信號中具有第一邏輯電位的單元信號獨立的多個第一組合信號，所述組合電路包括第二級，所述第二級基於所述第一組合信號來產生與所述多個第一組合信號中具有第二邏輯電位的第一組合信號獨立的至少一個第二組合信號，且所述第二邏輯電位與所述第一邏輯電位不相同。
  9. 如申請專利範圍第8項所述的積體電路，其中，當所述第一邏輯電位是邏輯高時，所述組合電路的所述第一級包括用作所述第三邏輯閘的多個反及閘且所述組合電路的所述第二級包括至少一個反或閘，且當所述第二邏輯電位是邏輯低時，所述組合電路的所述第一級包括用作所述第三邏輯閘的多個反或閘且所述組合電路的所 述第二級包括至少一者反及閘。
  10. 一種具有物理不可克隆功能的積體電路，其中所述積體電路包括：多個物理不可克隆功能單元，所述多個物理不可克隆功能單元中的每一者產生具有唯一電位的單元信號；以及組合電路，從所述多個物理不可克隆功能單元接收多個單元信號，並產生與所述多個單元信號中的至少一者對應的輸出信號，其中所述多個物理不可克隆功能單元中的每一者包括多個邏輯閘且其中所述單元信號的所述唯一電位是基於所述多個邏輯閘的閾值電位來確定，其中所述多個邏輯閘包括：第一邏輯閘，輸出具有所述第一邏輯閘的第一閾值電位的第一信號；以及第二邏輯閘，基於所述第二邏輯閘的第二閾值電位來放大所述第一信號並輸出第二信號。
  11. 如申請專利範圍第10項所述的積體電路，其中，所述多個邏輯閘中的每一者將輸入信號反相並輸出輸出信號，所述第一邏輯閘的輸出連接到所述第一邏輯閘的輸入，且所述第二邏輯閘將所述第一信號反相並輸出所述第二信號。
  12. 如申請專利範圍第10項所述的積體電路，其中所述第一邏輯閘及所述第二邏輯閘中的每一者包括反相器、反及閘或 者反或閘。
  13. 如申請專利範圍第10項所述的積體電路，其中，所述第一邏輯閘包括反相器，且所述第二邏輯閘包括隔離邏輯閘。
  14. 如申請專利範圍第10項所述的積體電路，其中，所述多個物理不可克隆功能單元中的每一者接收多個使能信號中的一者並基於被去啟動的使能信號來產生具有第一邏輯電位的單元信號，且所述組合電路基於所述第一邏輯電位來輸出與由所述多個物理不可克隆功能單元中接收到所述被去啟動的使能信號的物理不可克隆功能單元產生的單元信號獨立的所述輸出信號。
  15. 如申請專利範圍第14項所述的積體電路，其中所述組合電路包括：第一級，產生與所述多個單元信號中具有所述第一邏輯電位的所述單元信號獨立的多個第一組合信號；以及第二級，產生與所述第一組合信號中具有第二邏輯電位的第一組合信號獨立的至少一個第二組合信號，其中所述第二邏輯電位與所述第一邏輯電位不相同。
  16. 一種用於物理不可克隆功能的積體電路，包括：邏輯區塊，包括多個物理不可克隆功能單元，以分別產生具有唯一電位的單元信號，所述唯一電位是基於多個邏輯閘的閾值電位確定的，所述邏輯區塊基於多個使能信號來輸出與多個單 元信號中的至少一者對應的輸出信號；以及控制器，產生包括用於選擇所述多個物理不可克隆功能單元中的至少一者的被啟動的使能信號的所述多個使能信號，並基於所述輸出信號來產生所述積體電路的金鑰，其中所述控制器同時產生包括僅一個被啟動的使能信號的所述多個使能信號。
  17. 如申請專利範圍第16項所述的積體電路，其中所述控制器以預定義的順序性次序或基於由亂數產生器產生的亂數來啟動所述多個使能信號。
  18. 如申請專利範圍第16項所述的積體電路，其中所述邏輯區塊包括：多個物理不可克隆功能單元群組，共同接收所述多個使能信號，所述邏輯區塊輸出分別與所述多個物理不可克隆功能單元群組對應的多個輸出信號，且所述控制器基於所述多個輸出信號來產生所述積體電路的所述金鑰。
TW107130071A 2017-08-30 2018-08-29 用於及具有物理不可克隆功能的積體電路 TWI768113B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0110350 2017-08-30
KR1020170110350A KR102341266B1 (ko) 2017-08-30 2017-08-30 물리적 복제방지 기능을 위한 집적 회로 및 이를 포함하는 장치
??10-2017-0110350 2017-08-30

Publications (2)

Publication Number Publication Date
TW201914222A TW201914222A (zh) 2019-04-01
TWI768113B true TWI768113B (zh) 2022-06-21

Family

ID=65437777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130071A TWI768113B (zh) 2017-08-30 2018-08-29 用於及具有物理不可克隆功能的積體電路

Country Status (4)

Country Link
US (1) US10439613B2 (zh)
KR (1) KR102341266B1 (zh)
CN (1) CN109428724B (zh)
TW (1) TWI768113B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005669B2 (en) * 2017-11-14 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. PUF generators based on SRAM bit cells
US10841107B2 (en) * 2017-11-20 2020-11-17 Analog Devices, Inc. Efficient delay-based PUF implementation using optimal racing strategy
US10749694B2 (en) 2018-05-01 2020-08-18 Analog Devices, Inc. Device authentication based on analog characteristics without error correction
US11044107B2 (en) 2018-05-01 2021-06-22 Analog Devices, Inc. Device authentication based on analog characteristics without error correction
KR20200082982A (ko) * 2018-12-31 2020-07-08 삼성전자주식회사 물리적 복제방지 기능의 보안을 위한 집적 회로 및 이를 포함하는 장치
US11245680B2 (en) 2019-03-01 2022-02-08 Analog Devices, Inc. Garbled circuit for device authentication
NL2022902B1 (en) * 2019-04-09 2020-10-20 Univ Delft Tech Integrated circuit device for loT applications
US11799673B2 (en) * 2019-04-22 2023-10-24 University Of Florida Research Foundation, Incorporated Hardness amplification of physical unclonable functions (PUFS)
US11301215B2 (en) * 2020-01-27 2022-04-12 International Business Machines Corporation Real time configuration of multiple true random number generator sources for optimized entropy generation
US11438180B2 (en) * 2020-02-10 2022-09-06 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for providing reliable physically unclonable functions
US11804971B2 (en) 2020-08-05 2023-10-31 Analog Devices, Inc. Correcting physical unclonable function errors based on short integers solutions to lattice problems
KR20220019156A (ko) 2020-08-06 2022-02-16 삼성전자주식회사 물리적 복제 방지 셀들을 포함하는 포함하는 보안 장치 및 그것의 동작 방법
US11671100B2 (en) * 2020-09-08 2023-06-06 University Of Florida Research Foundation, Incorporated Memory in logic physical unclonable function
US11784835B2 (en) 2021-02-24 2023-10-10 Nvidia Corp. Detection and mitigation of unstable cells in unclonable cell array
US11750192B2 (en) * 2021-02-24 2023-09-05 Nvidia Corp. Stability of bit generating cells through aging
US12131800B2 (en) 2022-11-16 2024-10-29 Nvidia Corp. Physically unclonable cell using dual-interlocking and error correction techniques

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060069706A1 (en) * 2004-09-28 2006-03-30 Dejan Lazich Random number generator and method for generating random numbers
US20100322418A1 (en) * 2009-06-17 2010-12-23 Miodrag Potkonjak Hardware Based Cryptography
US20140201851A1 (en) * 2013-01-16 2014-07-17 Qualcomm Incorporated Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification
US9184751B2 (en) * 2013-05-03 2015-11-10 Globalfoundries Inc. Physical unclonable function generation and management
CN106571924A (zh) * 2016-10-21 2017-04-19 北京智芯微电子科技有限公司 一种物理不可克隆函数电路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4353435B2 (ja) * 2004-02-12 2009-10-28 株式会社日立超エル・エス・アイ・システムズ 乱数発生方法と半導体集積回路装置及び電子装置
KR101579837B1 (ko) 2009-02-09 2015-12-24 삼성전자주식회사 난수 발생 장치 및 난수 발생 방법
KR100926214B1 (ko) 2009-04-23 2009-11-09 한양대학교 산학협력단 공정편차를 이용한 디지털 값 생성 장치 및 방법
US9032476B2 (en) 2009-05-12 2015-05-12 Empire Technology Development Llc Secure authentication
US8619979B2 (en) 2010-06-25 2013-12-31 International Business Machines Corporation Physically unclonable function implemented through threshold voltage comparison
EP2625640B1 (en) 2010-10-04 2018-08-01 Intrinsic ID B.V. Physical unclonable function with improved start-up behaviour
WO2012069545A2 (en) 2010-11-24 2012-05-31 Intrinsic Id B.V. Physical unclonable function
US9018972B1 (en) 2012-06-04 2015-04-28 Sandia Corporation Area-efficient physically unclonable function circuit architecture
KR101359783B1 (ko) 2012-07-24 2014-02-10 (주)농업전자 부정합 부하 저항 소자 기반 물리적 복제 불가 함수 시스템
KR20140108362A (ko) 2013-02-25 2014-09-11 삼성전자주식회사 난수 발생기
EP2973144A4 (en) 2013-03-14 2016-11-16 Univ New York SYSTEM, METHOD AND COMPUTER MEDIUM FOR FACILITATING LOGICAL ENCRYPTION
US9787480B2 (en) 2013-08-23 2017-10-10 Qualcomm Incorporated Applying circuit delay-based physically unclonable functions (PUFs) for masking operation of memory-based PUFs to resist invasive and clone attacks
US10044513B2 (en) 2013-09-02 2018-08-07 Samsung Electronics Co., Ltd. Security device having physical unclonable function
KR102122457B1 (ko) * 2013-09-02 2020-06-26 삼성전자주식회사 Ｐｕｆ를 갖는 보안 장치
JP6354172B2 (ja) 2014-01-20 2018-07-11 富士通株式会社 半導体集積回路及び認証システム
US9279850B1 (en) 2014-02-14 2016-03-08 Altera Corporation Physically unclonable functions with enhanced margin testing
US9202554B2 (en) 2014-03-13 2015-12-01 International Business Machines Corporation Methods and circuits for generating physically unclonable function
US9806718B2 (en) * 2014-05-05 2017-10-31 Analog Devices, Inc. Authenticatable device with reconfigurable physical unclonable functions
CN104283549B (zh) 2014-09-15 2017-05-10 宁波大学 一种基于mosfet零温度系数点的puf电路
US9584329B1 (en) 2014-11-25 2017-02-28 Xilinx, Inc. Physically unclonable function and helper data indicating unstable bits
US9489999B2 (en) 2014-11-26 2016-11-08 Qualcomm Incorporated Magnetic tunnel junction resistance comparison based physical unclonable function
US9934411B2 (en) * 2015-07-13 2018-04-03 Texas Instruments Incorporated Apparatus for physically unclonable function (PUF) for a memory array
JP2017063096A (ja) 2015-09-24 2017-03-30 ルネサスエレクトロニクス株式会社 半導体装置および認証システム
US20170132434A1 (en) 2015-11-06 2017-05-11 Mentor Graphics Corporation Measure variation tolerant physical unclonable function device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060069706A1 (en) * 2004-09-28 2006-03-30 Dejan Lazich Random number generator and method for generating random numbers
US20100322418A1 (en) * 2009-06-17 2010-12-23 Miodrag Potkonjak Hardware Based Cryptography
US20140201851A1 (en) * 2013-01-16 2014-07-17 Qualcomm Incorporated Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification
US9184751B2 (en) * 2013-05-03 2015-11-10 Globalfoundries Inc. Physical unclonable function generation and management
CN106571924A (zh) * 2016-10-21 2017-04-19 北京智芯微电子科技有限公司 一种物理不可克隆函数电路

Also Published As

Publication number Publication date
CN109428724B (zh) 2021-12-24
US10439613B2 (en) 2019-10-08
KR20190023922A (ko) 2019-03-08
CN109428724A (zh) 2019-03-05
KR102341266B1 (ko) 2021-12-20
TW201914222A (zh) 2019-04-01
US20190068190A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
TWI768113B (zh) 用於及具有物理不可克隆功能的積體電路
US11495300B2 (en) Method and apparatus for PUF generator characterization
US10498544B2 (en) Security device having physical unclonable function
Bhargava et al. An efficient reliable PUF-based cryptographic key generator in 65nm CMOS
US11055065B2 (en) PUF-based true random number generation system
KR101852115B1 (ko) 개선된 시동 작동을 갖는 물리적 복제 불가 기능부
US8854866B2 (en) Identification circuit and method for generating an identification bit
US8874632B2 (en) Apparatus for generating random number
EP2897322B1 (en) Semiconductor integrated circuit, authentication system, and authentication method
KR101359783B1 (ko) 부정합 부하 저항 소자 기반 물리적 복제 불가 함수 시스템
US20220318436A1 (en) Integrated circuit for security of a physically unclonable function and a device including the same
US11277271B2 (en) SRAM based physically unclonable function and method for generating a PUF response
US9431353B2 (en) Method for manufacturing a digital circuit and digital circuit
US10797891B2 (en) Physically unclonable function resistant to side-channel attack and method therefor
Habib et al. Implementation of efficient SR-Latch PUF on FPGA and SoC devices
CN110120874B (zh) 基于物理不可克隆函数的轻量级密钥共享方法
Alimohammadi et al. Secure hardware key based on physically unclonable functions and artificial neural network
US11303461B2 (en) Security device having physical unclonable function
Lu et al. A reliable, low-cost, low-energy physically unclonable function circuit through effective filtering
JP3728098B2 (ja) 半導体装置、論理書き換え防止方法、論理書き換え方法、符号処理方法、及び記憶媒体
Mamat et al. Systematic Review of Physically Unclonable Functions on SRAMs for Secured Authentication
Khalafalla et al. The Physical Unclonable Functions Fight: State-of-the-Art Architectures and Their Performance Against Advanced Deep Learning Modeling Attacks