KR101579837B1 - 난수 발생 장치 및 난수 발생 방법 - Google Patents

난수 발생 장치 및 난수 발생 방법 Download PDF

Info

Publication number
KR101579837B1
KR101579837B1 KR1020090010201A KR20090010201A KR101579837B1 KR 101579837 B1 KR101579837 B1 KR 101579837B1 KR 1020090010201 A KR1020090010201 A KR 1020090010201A KR 20090010201 A KR20090010201 A KR 20090010201A KR 101579837 B1 KR101579837 B1 KR 101579837B1
Authority
KR
South Korea
Prior art keywords
signal
random number
metastable state
outputting
amplified
Prior art date
Application number
KR1020090010201A
Other languages
English (en)
Other versions
KR20100090953A (ko
Inventor
이고르 바실조프
함바르드주미얀 에드워드
카핀스키 보단
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090010201A priority Critical patent/KR101579837B1/ko
Priority to US12/462,825 priority patent/US8443022B2/en
Publication of KR20100090953A publication Critical patent/KR20100090953A/ko
Priority to US13/211,648 priority patent/US8886692B2/en
Application granted granted Critical
Publication of KR101579837B1 publication Critical patent/KR101579837B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F3/00—Board games; Raffle games
    • A63F3/00003—Types of board games
    • A63F3/00075—War games
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F3/00—Board games; Raffle games
    • A63F3/02—Chess; Similar board games
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Multimedia (AREA)
  • Educational Technology (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

논리 게이트(Logic gates)를 이용하여 준안정상태(Metastable state) 신호를 발생하는 난수 발생 장치 및 난수 발생 방법이 개시된다. 상기 난수 발생 장치는, 준안정상태 신호를 생성하여 출력하는 준안정상태 생성부, 상기 준안정상태 생성부로부터 출력된 준안정상태 신호를 입력받고, 상기 입력받은 준안정상태 신호를 증폭하여, 증폭된 준안정상태 신호로서 출력하는 증폭부, 및 상기 증폭된 준안정상태 신호 및 샘플링 클록을 입력받고, 상기 샘플링 클록에 따라 상기 증폭된 준안정상태 신호를 샘플링하여 출력하는 샘플링부를 포함하는 것을 특징으로 한다.
난수 발생

Description

난수 발생 장치 및 난수 발생 방법{Apparatus and method for generating random number}
본 발명은 난수 발생 장치 및 난수 발생 방법에 관한 것으로, 특히 논리 게이트(Logic gates)를 이용하여 준안정상태(Metastable state) 신호를 발생하는 난수 발생 장치 및 난수 발생 방법에 관한 것이다.
준안정성(Metastability)은 좋은 확률적인 특성(stochastic properties)을 보이는 것으로 알려져 있기 때문에, 진성난수 발생기(TRNG; True Random Number Generator)에 널리 사용되고 있다. 종래에는 이러한 준안정 상태(Metastable state)를 이용하기 위하여, 래치 또는 플립 플롭을 주로 사용하였다. 그러나, 트랜지스터의 미스매치(mismatch), 칩 내의 온도 불균형, 전리 방사선(ionizing radiation), 또는 출력 전압의 기생 변동(parasitic fluctuation) 등 다양한 요인 때문에 물리적인 플립 플롭 회로가 준안정 영역에 머무를 확률은 매우 낮다. 따라서, 자연적인 준안정 상태가 드물게 발생하기 때문에 플립 플롭 회로의 준안정 현상을 곧바로 이용하는 것은 비효율적이다. 즉, 종래의 방법은, 자연히 일어나는 준안정 상태가 매우 드물었고, 이에 따라 축적된 엔트로피(accmulated entropy) 또는 진성난수 발생기(TRNG)의 작업처리량(Throughput)이 감소되는 단점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 논리 게이트(Logic gates)를 이용하여 준안정상태(Metastable state) 신호를 발생하는 난수 발생 장치 및 난수 발생 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 난수 발생 장치는, 준안정상태 신호를 생성하여 출력하는 준안정상태 생성부, 상기 준안정상태 생성부로부터 출력된 준안정상태 신호를 입력받고, 상기 입력받은 준안정상태 신호를 증폭하여, 증폭된 준안정상태 신호로서 출력하는 증폭부, 및 상기 증폭된 준안정상태 신호 및 샘플링 클록을 입력받고, 상기 샘플링 클록에 따라 상기 증폭된 준안정상태 신호를 샘플링하여 출력하는 샘플링부를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 준안정상태 생성부는, 입력받은 신호를 반전하여 출력하는 반전부를 포함하고, 상기 반전부의 출력 단자와 상기 반전부의 입력 단자가 서로 연결될 수 있다.
또한 바람직하게는, 상기 준안정상태 생성부는, 선택 신호를 입력받고, 상기 선택 신호에 응답하여 입력받은 신호들을 선택적으로 출력하는 멀티플렉서를 더 포함하고, 상기 멀티플렉서의 제1 입력단자는 상기 반전부의 출력 단자와 연결되고, 상기 멀티플렉서의 제2 입력단자는 제1 전원전압과 연결되며, 상기 멀티플렉서의 출력단자는 상기 반전부의 입력단자와 연결될 수 있다.
또한 바람직하게는, 상기 준안정상태 생성부는, 입력받은 신호를 반전하여 출력하는 복수 개의 반전부를 포함하고, 상기 복수 개의 반전부는 병렬로 연결되며, 상기 복수 개의 반전부 각각의 출력 단자와 상기 복수 개의 반전부 각각의 입력 단자가 서로 연결될 수 있다.
한편, 상기 증폭부는, 입력받은 신호를 증폭하여 출력하는 복수 개의 증폭 스테이지를 포함하고, 상기 복수 개의 증폭 스테이지는 서로 직렬로 연결되며, 상기 복수 개의 증폭 스테이지 각각은, 입력받은 신호를 증폭하여 출력하는 복수 개의 단위 증폭 회로를 포함하고, 상기 복수 개의 단위 증폭 회로 각각은 서로 병렬로 연결되는 것이 바람직하다.
본 발명의 다른 실시예에 따른 난수 발생 장치는, 복수 개의 난수 발생기를 구비하고, 상기 난수 발생 장치는, 상기 복수 개의 난수 발생기에 제1 제어 신호를 제공하고, 제2 제어 신호를 생성하여 출력하는 제어부, 및 상기 복수 개의 난수 발생기 각각으로부터 출력된 신호들 및 상기 제2 제어 신호를 입력받고, 상기 제2 제어 신호에 응답하여 상기 난수 발생 장치의 출력 신호를 선택적으로 출력하는 것을 특징으로 하는 선택부를 포함하고, 상기 복수 개의 난수 발생기 각각은, 준안정상태 신호를 생성하여 출력하는 준안정상태 생성부, 상기 준안정상태 생성부로부터 출력된 준안정상태 신호를 입력받고, 상기 입력받은 준안정상태 신호를 증폭하여, 증폭된 준안정상태 신호로서 출력하는 증폭부, 및 상기 증폭된 준안정상태 신호 및 샘플링 클록을 입력받고, 상기 샘플링 클록에 따라 상기 증폭된 준안정상태 신호를 샘플링하여 출력하는 샘플링부를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 선택부는, 상기 제2 제어 신호에 응답하여, 상기 복수 개의 난수 발생기 각각으로부터 출력된 신호들을 선택적으로 출력하는 멀티플렉서를 구비할 수 있다.
또한 바람직하게는, 상기 선택부는, 상기 복수 개의 난수 발생기 각각으로부터 출력된 신호들을 서로 XOR 연산하여 출력하는 XOR 게이트, 및 상기 XOR 게이트의 출력 신호를 입력받고, 상기 제2 제어 신호에 응답하여, 상기 입력받은 XOR 게이트의 출력 신호를 샘플링하여 출력하는 플립 플롭을 구비할 수 있다.
한편, 상기 제1 제어 신호는, 상기 복수 개의 난수 발생기에 입력되는 샘플링 클록을 포함하고, 상기 복수 개의 난수 발생기 각각에 입력되는 샘플링 클록은 서로 다른 지연 시간을 가지는 것이 바람직하다.
본 발명의 일실시예에 따른 난수 발생 장치는, 준안정상태 신호를 생성하여 출력하는 단계, 상기 준안정상태 신호를 입력받고, 상기 입력받은 준안정상태 신호를 증폭하여, 증폭된 준안정상태 신호로서 출력하는 단계, 및 상기 증폭된 준안정상태 신호 및 샘플링 클록을 입력받고, 상기 샘플링 클록에 따라 상기 증폭된 준안정상태 신호를 샘플링하여 출력하는 단계를 포함하는 것을 특징으로 한다.
상기와 같은 본 발명에 따른 난수 발생 장치 및 난수 발생 방법은, 논리 게이트(Logic gates)를 이용하여 준안정상태(Metastable state) 신호를 발생할 수 있는 효과가 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 난수 발생 장치를 나타내는 도면이다. 도 1을 참조하면, 상기 난수 발생 장치(100)는 준안정상태 생성부(110), 증폭부(130) 및 샘플링부(150)를 구비할 수 있다. 준안정상태 생성부(110)는 준안정상태 신호(MS)를 생성하여 출력한다. 준안정상태 신호(MS) 및 준안정상태 생성부(110)에 관한 상세한 설명은 도 2a, 도 2b 및 도 2c를 참조하여 설명하기로 한다.
증폭부(130)는 상기 준안정상태 생성부(110)로부터 출력된 준안정상태 신호(MS)를 입력받고, 상기 입력받은 준안정상태 신호(MS)를 증폭하여, 이를 증폭된 준안정상태 신호(Amp_MS)로서 출력한다. 샘플링부(150)는 상기 증폭된 준안정상태 신호(Amp_MS) 및 샘플링 클록(SP_CLK)을 입력받고, 상기 샘플링 클록(SP_CLK)에 따라 상기 증폭된 준안정상태 신호(Amp_MS)를 샘플링하여 출력한다. 상기 샘플링부(150)의 출력(OUT)은 증폭된 준안정상태 신호(Amp_MS)를 샘플링 클록(SP_CLK)에 따라 샘플링한 값으로서, 진성 난수(True random number)의 특성을 가지게 된다.
도 2a는 본 발명의 일실시예에 따른 준안정상태 생성부를 나타내는 도면이 다. 도 2a를 참조하면, 상기 준안정상태 생성부(210)는 입력받은 신호를 반전하여 출력하는 인버터(INV)를 구비할 수 있다. 상기 인버터(INV)는 입력 단자와 출력 단자가 서로 연결될 수 있고, 상기 인버터(INV)의 입력 단자와 출력 단자 사이에는 스위치(SW)가 연결될 수도 있다. 스위치(SW)는 외부로부터 입력받은 제어신호(미도시)에 응답하여 온/오프 여부가 결정되고, 스위치(SW)가 온(on)되면 상기 인버터(INV)의 입력 단자와 출력 단자가 서로 연결되게 되고, 준안정상태 신호(MS)를 출력하게 된다. 즉, 인버터의 입력 단자와 출력 단자가 스위치(SW)에 의해 루프 형태로 연결되면, 인버터의 출력 전압은 준안정 레벨(metastable level)로 수렴하게 되고, 계속해서 그 상태로 머무르게 된다. 열잡음(thermal noise)으로 인해, 인버터(INV)의 출력 전압은 준안정 레벨(metastable level)에서 확률적으로 변동하게 된다.
도 2b는 본 발명의 다른 실시예에 따른 준안정상태 생성부를 나타내는 도면이다. 도 2b를 참조하면, 상기 준안정상태 생성부(220)는 낸드 게이트(NAND)를 구비할 수 있다. 상기 낸드 게이트(NAND)의 제1 입력 단자는 낸드 게이트(NAND)의 출력 단자와 연결될 수 있고, 상기 낸드 게이트(NAND)의 제2 입력 단자에는 인에이블 신호(EN)가 입력될 수 있다.
상기 인에이블 신호(EN)가 논리 로우 상태인 경우, 낸드 게이트(NAND)의 출력은 논리 하이 상태가 되고, 상기 낸드 게이트(NAND)의 출력이 낸드 게이트(NAND)의 제1 입력 단자로 피드백되어 입력된다. 이 때, 상기 인에이블 신호(EN)가 논리 로우 상태이므로, 낸드 게이트(NAND)의 제1 입력 단자로 논리 하이 상태가 피드백 되어 입력되면, 낸드 게이트(NAND)의 출력은 논리 하이 상태가 되어 안정되게 된다.
반면에, 상기 인에이블 신호(EN)가 논리 하이 상태라면, 낸드 게이트(NAND)의 출력 단자의 논리 상태는 낸드 게이트(NAND)의 제1 입력 단자의 논리 상태를 반전시킨 것이 된다. 즉, 인에이블 신호(EN)가 논리 하이 상태인 경우에는, 상기 낸드 게이트(NAND)는 도 2a의 인버터(INV)와 유사하게 동작한다. 따라서, 인에이블 신호(EN)가 논리 하이 상태인 경우에는, 상기 낸드 게이트(NAND)는 준안정상태 신호(MS)를 출력하게 된다.
한편, 도 2a 및 도 2b에 도시된 본발명의 일실시예에 따른 준안정상태 생성부는 하나의 예시로서, 이로부터 다양한 변형이나 응용이 가능함이 당업자에게 자명하다. 일예로서, 도 2a의 인버터(INV), 도 2b의 낸드 게이트(NAND) 대신에 NOR 게이트 또는 XOR 게이트 등의 다른 논리 소자를 사용하여, 도 1에 도시된 본발명의 일실시예에 따른 준안정상태 생성부를 구현할 수 있음이 당업자에게 자명하다.
도 2c는 본 발명의 일실시예에 따른 준안정상태 생성부의 출력 파형을 나타내는 도면이다. 도 2a에서 스위치(SW)가 온된 경우의 인버터(INV)의 출력과, 도 2b에서 인에이블 신호가 논리 하이 상태인 경우의 낸드 게이트(NAND)의 출력은 도 2c와 같은 파형을 나타내게 된다. 도 2c에 도시된 바와 같이, 상기 준안정상태 생성부(110, 210, 220)의 출력 신호(MS)의 파형은, 초기에는 수렴 시간(convergence time) 동안 일정한 값으로 수렴하다가, 일정한 시간이 지나서 출력 신호가 준안정 레벨(MS Level)에 도달하면, 준안정상태 신호를 출력하게 된다. 준안정상태 신호가 출력되는 준안정 시간(metastable time) 동안, 준안정상태 생성부의 출력 신호(MS)는 준안정 레벨(MS Level) 근처에서 미세하게 변동하게 된다.
도 3은 본 발명의 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다. 도 3은 도 1에 도시된 난수 발생 장치(100)의 준안정상태 생성부(110), 증폭부(130) 및 샘플링부(150)의 구체적인 일실시예를 도시한 것이다.
도 3을 참조하면, 상기 준안정상태 생성부(310)는 인버터(INV1)를 구비할 수 있고, 상기 인버터(INV1)의 출력 단자는 피드백되어 입력 단자에 연결될 수 있다. 또한, 도 2a의 준안정상태 생성부(210)처럼, 도 3의 준안정상태 생성부(310)는 상기 인버터(INV1)의 출력 단자와 입력 단자 사이에 스위치가 연결될 수도 있다. 준안정상태 생성부(310)의 동작은 도 2a 및 도 2c를 참조하여 상술하였으므로 여기에서는 설명을 생략한다.
증폭부(330)는 상기 준안정상태 생성부(310)로부터 출력된 준안정상태 신호(MS)를 입력받고, 상기 입력받은 준안정상태 신호(MS)를 증폭하여, 이를 증폭된 준안정상태 신호(Amp_MS)로서 출력한다. 도 3에 도시된 바와 같이, 증폭부(330)는 적어도 하나의 인버터(INV2, INVn)를 구비할 수 있고, 상기 적어도 하나의 인버터(INV2, INVn)는 직렬로 연결될 수 있다. 상기 증폭부(330)로 입력된 준안정상태 신호(MS)는 하나의 인버터를 통과할 때마다 신호가 증폭되고 반전되어 출력되게 된다. 상기 증폭부(330)로 입력된 준안정상태 신호(MS)는 적어도 하나의 인버터(INV2, INVn)를 통과하면서 샘플링부(350)에서 샘플링이 가능한 레벨까지 증폭될 수 있다. 즉, 도 2c에 도시된 바와 같이, 준안정상태 생성부(310)로부터 출력된 준 안정상태 신호(MS)는 준안정 레벨(MS Level) 근처에서 미세하게 변동하므로, 상기 준안정상태 신호(MS)를 직접 샘플링하는 것보다는, 상기 준안정상태 신호(MS)를 샘플링이 가능한 레벨까지 증폭시킨 후 샘플링부(350)에서 샘플링하는 것이 바람직하다. 일예로서, 인버터들(INV1, INV2, INVn)은 모두 동일한 공정에서 생산된 소자일 수 있다.
상기 증폭부(330)는 상술한 바와 같이 상기 준안정상태 신호(MS)를 증폭시킨 후, 증폭된 준안정상태 신호(Amp_MS)를 출력한다. 도 3에 도시된 본 발명의 일실시예에 따른 증폭부(330)는 하나의 예시로서, 이로부터 다양한 변형이나 응용이 가능함이 당업자에게 자명하다.
샘플링부(350)는 상기 증폭된 준안정상태 신호(Amp_MS) 및 샘플링 클록(SP_CLK)을 입력받고, 상기 샘플링 클록(SP_CLK)에 따라 상기 증폭된 준안정상태 신호(Amp_MS)를 샘플링하여 출력한다. 상기 샘플링부(150)의 출력(OUT)은 증폭된 준안정상태 신호(Amp_MS)를 샘플링 클록(SP_CLK)에 따라 샘플링한 값으로서, 진성 난수(True random number)의 특성을 가지게 된다. 일예로서, 샘플링부(350)는 D 플립 플롭(351)을 구비할 수 있다. D 플립 플롭(351)의 구성 및 동작은 일반적으로 알려진 사실이므로 여기에서는 설명을 생략한다. 도 3에 도시된 본 발명의 일실시예에 따른 샘플링부(350)는 하나의 예시로서, 이로부터 다양한 변형이나 응용이 가능함이 당업자에게 자명하다.
도 4는 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다. 도 4는 도 1에 도시된 난수 발생 장치(100)의 준안정상태 생성부(110), 증폭 부(130) 및 샘플링부(150)의 구체적인 일실시예를 도시한 것이다.
도 4를 참조하면, 도 4에 도시된 난수 발생 장치(400)는 준안정상태 생성부(410), 증폭부(430) 및 샘플링부(450)를 구비한다. 상기 준안정상태 생성부(410)는 낸드 게이트(NAND1)를 구비하고, 상기 낸드 게이트(NAND1)의 제1 입력 단자는 낸드 게이트(NAND1)의 출력 단자와 연결될 수 있고, 상기 낸드 게이트(NAND1)의 제2 입력 단자에는 인에이블 신호(EN)가 입력될 수 있다. 인에이블 신호(EN)가 논리 로우 상태일 때는 상기 낸드 게이트(NAND1)가 안정적인 신호를 출력하는 반면에, 인에이블 신호(EN)가 논리 하이 상태일 때 상기 낸드 게이트(NAND1)가 준안정상태 신호(MS)를 출력하는 것은, 도 2b를 참조하여 상술한 바와 같다.
증폭부(430)는 상기 준안정상태 생성부(410)로부터 출력된 준안정상태 신호(MS)를 입력받고, 상기 입력받은 준안정상태 신호(MS)를 증폭하여, 이를 증폭된 준안정상태 신호(Amp_MS)로서 출력한다. 도 4에 도시된 바와 같이, 상기 증폭부(430)는 적어도 하나의 낸드 게이트(NAND2, NANDn)를 구비할 수 있고, 상기 적어도 하나의 낸드 게이트(NAND2, NANDn)는 직렬로 연결될 수 있다. 즉, 낸드 게이트(NAND2)의 제1 입력 단자는 낸드 게이트(NAND1)의 출력 단자에 연결되고, 낸드 게이트(NAND2)의 제2 입력 단자에는 인에이블 신호(EN)가 입력되며, 낸드 게이트(NAND2)의 출력 단자는 다음 낸드 게이트(미도시)의 제1 입력 단자에 연결될 수 있다.
상기 적어도 하나의 낸드 게이트(NAND2, NANDn)는 인에이블 신호(EN)가 논리 하이 상태일 때, 인버터와 유사하게 동작한다. 따라서, 도 3을 참조하여 상술한 바 와 같이, 인에이블 신호(EN)가 논리 하이 상태일 때, 상기 증폭부(430)로 입력된 준안정상태 신호(MS)는 하나의 낸드 게이트를 통과할 때마다 신호가 증폭되고 반전되어 출력되게 된다. 상기 증폭부(430)로 입력된 준안정상태 신호(MS)는 적어도 하나의 낸드 게이트(NAND2, NANDn)를 통과하면서 샘플링부(450)에서 샘플링이 가능한 레벨까지 증폭될 수 있다.
샘플링부(450)는, 도 4에 도시된 바와 같이, D 플립 플롭(451)을 구비할 수 있다. 샘플링부(450)는 도 3을 참조하여 상술하였으므로, 여기에서는 설명을 생략한다. 도 4에 도시된 본 발명의 일실시예에 따른 샘플링부(450)는 하나의 예시로서, 이로부터 다양한 변형이나 응용이 가능함이 당업자에게 자명하다.
한편, 도 3에 도시된 본 발명의 일실시예에 따른 난수 발생 장치(300)의 준안정상태 생성부(310) 및 증폭부(330)는 모두 인버터를 이용하여 구현되었고, 도 4에 도시된 본 발명의 일실시예에 따른 난수 발생 장치(400)의 준안정상태 생성부(410) 및 증폭부(430)는 모두 낸드 게이트를 이용하여 구현되었지만, 본 발명의 권리 범위는 이에 한정되는 것은 아니다. 즉, 도 3에 도시된 준안정상태 생성부(310)와 도 4에 도시된 증폭부(430)를 이용하여 본 발명의 다른 실시예에 따른 난수 발생 장치를 구현할 수도 있으며, 이로부터 다양한 변형이나 응용이 가능함이 당업자에게 자명하다고 할 것이다.
도 5는 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다. 상기 난수 발생 장치(500)는 전력 절약을 위한 모바일/포터블 장치에 사용될 수 있는 난수 발생 장치로서, 선택 신호(SEL)에 따라 준안정상태 생성부(510)의 인 에이블 여부가 결정될 수 있다.
상기 난수 발생 장치(500)는 준안정상태 생성부(510), 증폭부(530) 및 샘플링부(550)를 구비할 수 있다. 상기 증폭부(530) 및 샘플링부(550)의 구성 및 동작은 도 3을 참조하여 상술한 내용과 유사하므로 여기에서는 설명을 생략한다.
도 5를 참조하면, 상기 준안정상태 생성부(510)는 멀티플렉서(511) 및 인버터(INV1)를 구비할 수 있다. 상기 멀티플렉서(511)의 제1 입력 단자는 상기 인버터(INV1)의 출력 단자에 연결되고, 상기 멀티플렉서(511)의 제2 입력 단자에는 접지 전압(Vss)이 연결될 수 있으며, 상기 멀티플렉서의 출력 단자는 상기 인버터(INV1)의 입력 단자에 연결될 수 있다.
상기 멀티플렉서(511)는 선택 신호(SEL)를 입력받고, 상기 선택 신호(SEL)에 응답하여, 입력받은 신호들을 선택적으로 출력한다. 일예로서, 상기 선택 신호(SEL)가 논리 로우 상태인 경우에는 상기 멀티플렉서(511)는 제1 입력 단자로 입력받은 신호를 출력하고, 상기 선택 신호(SEL)가 논리 하이 상태인 경우에는 상기 멀티플렉서(511)는 제2 입력 단자로 입력받은 신호를 출력할 수 있다.
선택 신호(SEL)가 논리 로우 상태인 경우에는, 상기 멀티플렉서(511)의 제1 입력 단자로 입력된 신호가 상기 멀티플렉서(511)의 출력 단자로 출력되므로, 결과적으로 인버터(INV1)의 출력 단자와 입력 단자가 루프 형태로 연결되게 된다. 따라서, 도 2a를 참조하여 상술한 바와 같이, 선택 신호(SEL)가 논리 로우 상태인 경우에는, 인버터(INV1)는 준안정상태 신호(MS)를 출력하게 된다.
선택 신호(SEL)가 논리 하이 상태인 경우에는, 상기 멀티플렉서(511)의 제2 입력 단자로 입력된 신호가 상기 멀티플렉서(511)의 출력 단자로 출력되므로, 인버터(INV1)의 입력 단자에는 논리 로우 상태인 접지 전압(Vss)이 입력된다. 이 경우, 인버터(INV1)는 논리 하이 상태인 신호가 출력되는데, 선택 신호(SEL)가 논리 하이 상태라면 인버터(INV1)의 출력 신호가 인버터(INV1) 입력 단자로 피드백되지 않는다. 따라서, 상기 준안정상태 생성부(510)는 선택 신호(SEL)가 논리 하이 상태인 경우에는, 준안정상태가 아닌 논리 하이 상태로 일정한 레벨의 신호를 출력하게 된다.
한편, 상기 멀티플렉서(511)의 제2 입력 단자에는 접지 전압(Vss) 대신 전원 전압(Vdd)이 연결될 수도 있다. 또한, 상기 선택 신호(SEL)가 논리 로우 상태인 경우에는 상기 멀티플렉서(511)는 제2 입력 단자로 입력받은 신호를 출력하고, 상기 선택 신호(SEL)가 논리 하이 상태인 경우에는 상기 멀티플렉서(511)는 제1 입력 단자로 입력받은 신호를 출력할 수도 있다. 도 5에 도시된 멀티플렉서(511)는 선택 수단의 일예로서, 이로부터 다양한 변형이나 응용이 가능함이 당업자에게 자명하다.
도 6은 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다. 상기 난수 발생 장치(600)는 준안정상태 생성부(610), 증폭부(630) 및 샘플링부(650)를 구비할 수 있다. 상기 샘플링부(650)의 구성 및 동작은 도 3을 참조하여 상술한 내용과 유사하므로 여기에서는 설명을 생략한다.
도 6을 참조하면, 상기 준안정상태 생성부(610)는 입력받은 신호를 반전하여 출력하는 복수 개의 반전부를 구비하고, 상기 복수 개의 반전부는 병렬로 연결되 며, 상기 복수 개의 반전부 각각의 출력 단자와 상기 복수 개의 반전부 각각의 입력 단자가 서로 연결될 수 있다. 일예로서, 도 6에 도시된 바와 같이, 상기 복수 개의 반전부는 복수 개의 인버터(INV1_1, INV1_2, INV1_3)로 구현될 수 있다. 또한, 도 2b 및 도 4를 참조하여 상술한 바와 같이, 상기 복수 개의 반전부는 NAND 게이트, NOR 게이트 또는 XOR 게이트 등의 다른 논리 소자를 사용하여 구현될 수도 있다. 도 6에는 본 발명의 일실시예에 따른 준안정상태 생성부(610)가 3개의 인버터를 포함하고 있는 경우가 도시되어 있으나, 본 발명의 권리범위는 이에 한정되는 것은 아니다.
준안정상태 생성부(610)는 복수 개의 인버터(INV1_1, INV1_2, INV1_3)를 구비할 수 있다. 또한 상기 준안정상태 생성부(610)는 멀티플렉서(611)를 더 구비할 수도 있다. 상기 복수 개의 인버터(INV1_1, INV1_2, INV1_3)의 입력 단자는 멀티플렉서(611)의 출력 단자에 연결되고, 상기 복수 개의 인버터(INV1_1, INV1_2, INV1_3)의 출력 단자는 멀티플렉서(611)의 제1 입력 단자에 연결될 수 있다. 즉, 상기 복수 개의 인버터(INV1_1, INV1_2, INV1_3)는 서로 병렬로 연결될 수 있다. 멀티플렉서(611)의 제2 입력 단자에는 접지 전압(Vss)이 연결될 수 있고, 멀티플렉서(611)는 선택 신호(SEL)에 응답하여, 입력받은 신호를 선택적으로 출력한다.
도 6에 도시된 바와 같이, 준안정상태 생성부(610)가 복수 개의 인버터(INV1_1, INV1_2, INV1_3)를 구비하고, 상기 복수 개의 인버터(INV1_1, INV1_2, INV1_3)가 서로 병렬로 연결된 경우, 복수 개의 인버터(INV1_1, INV1_2, INV1_3) 사이의 미스매치(mismatch) 특성을 감소시킬 수 있다. 즉, 생산 공정 상의 변 화(process variation)로 인하여, 동일한 공정에서 생산된 트랜지스터라도 그 특성이 미세하게 다를 수 있는데, 도 6에 도시된 준안정상태 생성부(610)는 복수 개의 인버터(INV1_1, INV1_2, INV1_3)를 병렬로 연결함으로써, 상기 트랜지스터의 미스매치 특성을 감소시킬 수 있다. 즉, 상기 난수 발생 장치(600)는 생산 공정 상의 변화가 커서 난수 발생 장치 생산의 양품율(yield)이 작을 때, 유용하게 사용할 수 있는 난수 발생 장치이다.
한편, 증폭부(630)는 입력받은 신호를 증폭하여 출력하는 복수 개의 증폭 스테이지를 포함하고, 상기 복수 개의 증폭 스테이지는 서로 직렬로 연결될 수 있다. 또한, 상기 복수 개의 증폭 스테이지 각각은, 입력받은 신호를 증폭하여 출력하는 복수 개의 단위 증폭 회로를 포함하고 상기 복수 개의 단위 증폭 회로 각각은 서로 병렬로 연결될 수 있다. 일예로서, 도 6에 도시된 바와 같이, 상기 복수 개의 단위 증폭 회로는 복수 개의 인버터(INV1_1, INV1_2, INV1_3)로 구현될 수 있다. 또한, 도 4를 참조하여 상술한 바와 같이, 상기 복수 개의 단위 증폭 회로는 NAND 게이트, NOR 게이트 또는 XOR 게이트 등의 다른 논리 소자를 사용하여 구현될 수도 있다.
도 6을 참조하면, 병렬로 연결된 복수 개의 인버터(INV2_1, INV2_2, INV2_3) 각각은 단위 증폭 회로에 해당하고, 상기 복수 개의 인버터(INV2_1, INV2_2, INV2_3)들은 증폭 스테이지에 해당한다. 상기 증폭부(630)는 직렬로 연결된 복수 개의 증폭 스테이지를 구비할 수 있다. 앞서 상술한 바와 같이, 상기 복수 개의 인버터(INV2_1, INV2_2, INV2_3)가 서로 병렬로 연결된 경우, 복수 개의 인버 터(INV2_1, INV2_2, INV2_3) 사이의 미스매치(mismatch) 특성을 감소시킬 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다. 상기 난수 발생 장치(700)는 제어부(710), 복수 개의 난수 발생기(730_1, 730_2, 730_n) 및 선택부(750)를 구비할 수 있다. 상기 복수 개의 난수 발생기(730_1, 730_2, 730_n) 각각은 도 1, 도 3, 도 4, 도 5 및 도 6을 참조하여 상술한 바와 같이, 준안정상태 생성부, 증폭부 및 샘플링부를 구비할 수 있다. 상기 복수 개의 난수 발생기(730_1, 730_2, 730_n)에 관해서는, 도 1, 도 3, 도 4, 도 5 및 도 6을 참조하여 상술한 바 있으므로, 여기에서는 설명을 생략한다.
도 7을 참조하면, 상기 제어부(710)는, 복수 개의 난수 발생기(730_1, 730_2, 730_3)에 제1 제어 신호(CON1_1, CON1_2, CON1_n)를 제공하고, 제 2 제어 신호(CON2)를 생성하여 선택부(750)로 출력할 수 있다. 제1 제어 신호(CON1_1, CON1_2, CON1_n)는 복수 개의 난수 발생기(730_1, 730_2, 730_3) 각각의 샘플링부에 입력되는 샘플링 클록을 포함할 수 있고, 복수 개의 난수 발생기(730_1, 730_2, 730_3) 각각의 준안정상태 생성부에 입력되는 선택 신호(SEL)을 더 포함할 수도 있다.
선택부(750)는 복수 개의 난수 발생기(730_1, 730_2, 730_3) 각각으로부터 출력된 신호들(OUT_1, OUT_2, OUT_n) 및 상기 제2 제어 신호(CON2)를 입력받고, 상기 제2 제어 신호(CON2)에 응답하여 상기 난수 발생 장치(700)의 출력 신호(OUT)를 선택적으로 출력할 수 있다. 일예로서, 상기 선택부(750)는 상기 제2 제어 신호(CON2)에 응답하여, 상기 복수 개의 난수 발생기(730_1, 730_2, 730_3) 각각으로 부터 출력된 신호들(OUT_1, OUT_2, OUT_n)을 선택적으로 출력하는 멀티플렉서를 구비할 수 있다. 상기 제2 제어 신호(CON2)는 멀티플렉서의 출력을 선택하기 위한 선택 신호를 포함할 수 있다.
도 7에 도시된 본 발명의 일실시예에 따른 난수 발생 장치(700)는 복수 개의 난수 발생기(730_1, 730_2, 730_3)를 병렬로 연결하여 난수 발생 장치(700)의 작업 처리량(throughput)을 증가시킬 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다. 상기 난수 발생 장치(800)는 제어부(810), 복수 개의 난수 발생기(830_1, 830_2, 830_n) 및 선택부(850)를 구비할 수 있다. 상기 제어부(810) 및 복수 개의 난수 발생기(830_1, 830_2, 830_n)에 관해서는 도 7을 참조하여 상술한 바 있으므로 여기에서는 설명을 생략한다.
도 8을 참조하면, 선택부(850)는 XOR 게이트(XOR) 및 플립 플롭(851)을 구비할 수 있다. 상기 XOR 게이트(XOR)는 상기 복수 개의 난수 발생기(830_1, 830_2, 830_n) 각각으로부터 출력된 신호들(OUT_1, OUT_2, OUT_n)을 서로 XOR 연산하여 출력한다. 상기 플립 플롭(851)은 상기 XOR 게이트(XOR)의 출력 신호를 입력받고, 상기 제2 제어 신호(CON2)에 응답하여, 상기 입력받은 XOR 게이트(XOR)의 출력 신호를 샘플링하여 출력한다. 상기 제2 제어 신호(CON2)는 샘플링 클록을 포함할 수 있다.
도 8에 도시된 본 발명의 일실시예에 따른 난수 발생 장치(800)는, 복수 개의 난수 발생기(830_1, 830_2, 830_n) 각각으로부터 출력된 신호들(OUT_1, OUT_2, OUT_n)이 XOR 연산되기 때문에, 난수 발생 장치(800)의 확률적인 특성은 복수 개의 난수 발생기(830_1, 830_2, 830_n) 중에서 가장 확률적인 특성이 좋은 난수 발생기의 확률적인 특성에 따라 정의되는 장점이 있다. 예를 들면, XOR 연산의 특징 때문에, 하나의 난수 발생기라도 좋은 확률적인 특성을 가지고 있다면, 전체 난수 발생기의 출력도 좋은 확률적인 특성을 가지게 된다. 여기에서 좋은 확률적인 특성을 갖는다는 것은 진성 난수(True random number)에 가까운 특성을 가지는 것을 의미한다.
도 9는 본 발명의 일실시예에 따른 복수 개의 난수 발생기에 입력되는 샘플링 클록을 나타내는 타이밍도(timing diagram)이다. 도 7 또는 도 8에 도시된 본 발명의 일실시예에 따른 난수 발생 장치에서, 복수 개의 난수 발생기 각각에 입력되는 제1 제어 신호(CON1_1, CON1_2, CON1_n)는 도 9에 도시된 것과 유사한 파형을 가질 수 있다.
도 8 및 도 9를 참조하면, 복수 개의 난수 발생기(830_1, 830_2, 830_n) 각각에 입력되는 제1 제어 신호(CON1_1, CON1_2, CON1_n)는 시간 축에서 서로 다른 지연 시간을 가질 수 있다. 따라서, 복수 개의 난수 발생기(830_1, 830_2, 830_n) 각각에 입력되는 제1 제어 신호(CON1_1, CON1_2, CON1_n)의 샘플링 시간이 서로 다르므로, 복수 개의 난수 발생기(830_1, 830_2, 830_n) 각각은 서로 다른 시간에 샘플링이 이루어지게 된다. 일예로서, 제1 제어 신호(CON1_1)가 입력되는 제1 난수 발생기(830_1)의 경우에는 t1에서 샘플링이 이루어지고, 제1 제어 신호(CON1_2)가 입력되는 제2 난수 발생기(830_2)의 경우에는 t2에서 샘플링이 이루어지며, 제1 제 어 신호(CON1_n)가 입력되는 제n 난수 발생기(830_n)의 경우에는 t3에서 샘플링이 이루어질 수 있다. 한편, 도 9에 도시된 바와 같이, 제2 제어 신호(CON2)가 입력되는 샘플링부(850)의 경우에는 t4에서 샘플링이 이루어질 수 있다.
복수 개의 난수 발생기를 구비하는 난수 발생 장치의 경우에는, 각각의 난수 발생기 간에 간섭(cross-talking) 현상이 생길 수 있고, 이로 인해 난수 발생 장치의 출력 결과가 불량해질 수 있다. 즉, 간섭과 같은 기생 효과를 감소시키기 위해서, 각각의 난수 발생기에 각기 다른 지연 시간을 갖는 샘플링 클록을 제공할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다. 상기 난수 발생 장치(1000)는 각기 다른 지연 시간을 갖는 샘플링 클록을 생성하기 위하여, 적어도 하나의 지연부(1041, 1042, 1043, 1044)를 구비할 수 있다. 도 10에 도시된 바와 같이, 플립 플롭(1019)에는 샘플링 클록(SP_CLK)이 입력되고, 플립 플롭(1029)에는 샘플링 클록(SP_CLK)이 지연부(1042)에 의해 지연된 신호가 입력되며, 플립 플롭(1039)에는 샘플링 클록(SP_CLK)이 복수 개의 지연부(1042, 1044)에 의해 지연된 신호가 입력된다. 또한 멀티플렉서(1011, 1021, 1031)의 선택 신호(SEL)도 샘플링 클록(SP_CLK)과 유사하게 각기 다른 지연 시간을 갖는 신호가 각각의 멀티플렉서(1011, 1021, 1031)로 입력된다. 도 10에 도시된 난수 발생 장치(1000)의 구체적인 동작은 도 8 및 도 9를 참조하여 상술한 바 있으므로, 여기에서는 설명을 생략한다.
도 11은 본 발명의 일실시예에 따른 난수 발생 방법을 나타내는 순서 도(flowchart)이다. 도 11을 참조하면, 상기 난수 발생 방법(1100)은, 준안정상태 신호를 생성하여 출력하는 단계(S101), 상기 준안정상태 신호를 입력받고, 상기 입력받은 준안정상태 신호를 증폭하여, 증폭된 준안정상태 신호로서 출력하는 단계(S102) 및 상기 증폭된 준안정상태 신호 및 샘플링 클록을 입력받고, 상기 샘플링 클록에 따라 상기 증폭된 준안정상태 신호를 샘플링하여 출력하는 단계(S103)를 포함할 수 있다. 상기 난수 발생 방법(1100)은 앞서 도면을 참조하여 충분히 상술하였으므로 여기에서는 설명을 생략한다.
본 발명의 일실시예에 따른 난수 발생 장치 및 난수 발생 방법은 준안정성(Metastability)을 이용하여 진성 난수 발생기의 작업처리량(Throughput)을 증가시킬 수 있다. 또한, 본 발명의 일실시예에 따른 난수 발생 장치 및 난수 발생 방법은 특별한 레이아웃(Layout) 디자인을 필요로 하지 않고, 일반적인 디지털 구성요소로 구현될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.
도 1은 본 발명의 일실시예에 따른 난수 발생 장치를 나타내는 도면이다.
도 2a는 본 발명의 일실시예에 따른 준안정상태 생성부를 나타내는 도면이다.
도 2b는 본 발명의 다른 실시예에 따른 준안정상태 생성부를 나타내는 도면이다.
도 2c는 본 발명의 일실시예에 따른 준안정상태 생성부의 출력 파형을 나타내는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다.
도 4는 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다.
도 5는 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다.
도 7은 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다.
도 8은 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다.
도 9는 본 발명의 일실시예에 따른 복수 개의 난수 발생기에 입력되는 샘플 링 클록을 나타내는 타이밍도(timing diagram)이다.
도 10은 본 발명의 또 다른 실시예에 따른 난수 발생 장치를 나타내는 도면이다.
도 11은 본 발명의 일실시예에 따른 난수 발생 방법을 나타내는 순서도(flowchart)이다.
*도면의 주요 부분에 대한 부호의 설명*
110, 310, 410, 510, 610: 준안정상태 생성부
130, 330, 430, 530, 630: 증폭부
150, 350, 450, 550, 650: 샘플링부
710, 810: 제어부 750, 860: 선택부
730_1, 730_2, 730_n, 830_1, 830_2, 830_n: 난수 발생기

Claims (10)

  1. 준안정상태 신호를 생성하여 출력하는 준안정상태 생성부;
    상기 준안정상태 생성부로부터 출력된 준안정상태 신호를 입력받고, 상기 입력받은 준안정상태 신호를 증폭하여, 증폭된 준안정상태 신호로서 출력하는 증폭부; 및
    상기 증폭된 준안정상태 신호 및 샘플링 클록을 입력받고, 상기 샘플링 클록에 따라 상기 증폭된 준안정상태 신호를 샘플링하여 출력하는 샘플링부를 포함하는 것을 특징으로 하는 난수 발생 장치.
  2. 제 1항에 있어서, 상기 준안정상태 생성부는,
    입력받은 신호를 반전하여 출력하는 반전부를 포함하고,
    상기 반전부의 출력 단자와 상기 반전부의 입력 단자가 서로 연결되는 것을 특징으로 하는 난수 발생 장치.
  3. 제 2항에 있어서, 상기 준안정상태 생성부는,
    선택 신호를 입력받고, 상기 선택 신호에 응답하여 입력받은 신호들을 선택적으로 출력하는 멀티플렉서를 더 포함하고,
    상기 멀티플렉서의 제1 입력단자는 상기 반전부의 출력 단자와 연결되고, 상기 멀티플렉서의 제2 입력단자는 제1 전원전압과 연결되며, 상기 멀티플렉서의 출 력단자는 상기 반전부의 입력단자와 연결되는 것을 특징으로 하는 난수 발생 장치.
  4. 제 1항에 있어서, 상기 준안정상태 생성부는,
    입력받은 신호를 반전하여 출력하는 복수 개의 반전부를 포함하고,
    상기 복수 개의 반전부는 병렬로 연결되며,
    상기 복수 개의 반전부 각각의 출력 단자와 상기 복수 개의 반전부 각각의 입력 단자가 서로 연결되는 것을 특징으로 하는 난수 발생 장치.
  5. 제 4항에 있어서, 상기 증폭부는,
    입력받은 신호를 증폭하여 출력하는 복수 개의 증폭 스테이지를 포함하고,
    상기 복수 개의 증폭 스테이지는 서로 직렬로 연결되며,
    상기 복수 개의 증폭 스테이지 각각은,
    입력받은 신호를 증폭하여 출력하는 복수 개의 단위 증폭 회로를 포함하고,
    상기 복수 개의 단위 증폭 회로 각각은 서로 병렬로 연결되는 것을 특징으로 하는 난수 발생 장치.
  6. 복수 개의 난수 발생기를 구비하는 난수 발생 장치에 있어서,
    상기 난수 발생 장치는,
    상기 복수 개의 난수 발생기에 제1 제어 신호를 제공하고, 제2 제어 신호를 생성하여 출력하는 제어부; 및
    상기 복수 개의 난수 발생기 각각으로부터 출력된 신호들 및 상기 제2 제어 신호를 입력받고, 상기 제2 제어 신호에 응답하여 상기 난수 발생 장치의 출력 신호를 선택적으로 출력하는 것을 특징으로 하는 선택부를 포함하고,
    상기 복수 개의 난수 발생기 각각은,
    준안정상태 신호를 생성하여 출력하는 준안정상태 생성부;
    상기 준안정상태 생성부로부터 출력된 준안정상태 신호를 입력받고, 상기 입력받은 준안정상태 신호를 증폭하여, 증폭된 준안정상태 신호로서 출력하는 증폭부; 및
    상기 증폭된 준안정상태 신호 및 샘플링 클록을 입력받고, 상기 샘플링 클록에 따라 상기 증폭된 준안정상태 신호를 샘플링하여 출력하는 샘플링부를 포함하는 것을 특징으로 하는 난수 발생 장치.
  7. 제 6항에 있어서, 상기 선택부는,
    상기 제2 제어 신호에 응답하여, 상기 복수 개의 난수 발생기 각각으로부터 출력된 신호들을 선택적으로 출력하는 멀티플렉서를 구비하는 것을 특징으로 하는 난수 발생 장치.
  8. 제 6항에 있어서, 상기 선택부는,
    상기 복수 개의 난수 발생기 각각으로부터 출력된 신호들을 서로 XOR 연산하여 출력하는 XOR 게이트; 및
    상기 XOR 게이트의 출력 신호를 입력받고, 상기 제2 제어 신호에 응답하여, 상기 입력받은 XOR 게이트의 출력 신호를 샘플링하여 출력하는 플립 플롭을 구비하는 것을 특징으로 하는 난수 발생 장치.
  9. 제 6항에 있어서, 상기 제1 제어 신호는,
    상기 복수 개의 난수 발생기에 입력되는 샘플링 클록을 포함하고,
    상기 복수 개의 난수 발생기 각각에 입력되는 샘플링 클록은 서로 다른 지연 시간을 가지는 것을 특징으로 하는 난수 발생 장치.
  10. 난수 발생 장치에서의 난수 발생 방법에 있어서,
    상기 난수 발생 장치의 준안정상태 생성부가, 준안정상태 신호를 생성하여 출력하는 단계;
    상기 난수 발생 장치의 증폭부가, 준안정상태 신호를 입력받고, 상기 입력받은 준안정상태 신호를 증폭하여, 증폭된 준안정상태 신호로서 출력하는 단계; 및
    상기 난수 발생 장치의 샘플링부가, 상기 증폭된 준안정상태 신호 및 샘플링 클록을 입력받고, 상기 샘플링 클록에 따라 상기 증폭된 준안정상태 신호를 샘플링하여 출력하는 단계를 포함하는 것을 특징으로 하는 난수 발생 방법.
KR1020090010201A 2009-02-09 2009-02-09 난수 발생 장치 및 난수 발생 방법 KR101579837B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090010201A KR101579837B1 (ko) 2009-02-09 2009-02-09 난수 발생 장치 및 난수 발생 방법
US12/462,825 US8443022B2 (en) 2009-02-09 2009-08-10 Apparatus and method for generating random number
US13/211,648 US8886692B2 (en) 2009-02-09 2011-08-17 Apparatus for generating random number

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090010201A KR101579837B1 (ko) 2009-02-09 2009-02-09 난수 발생 장치 및 난수 발생 방법

Publications (2)

Publication Number Publication Date
KR20100090953A KR20100090953A (ko) 2010-08-18
KR101579837B1 true KR101579837B1 (ko) 2015-12-24

Family

ID=42539928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090010201A KR101579837B1 (ko) 2009-02-09 2009-02-09 난수 발생 장치 및 난수 발생 방법

Country Status (2)

Country Link
US (1) US8443022B2 (ko)
KR (1) KR101579837B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110060033A (ko) * 2009-11-30 2011-06-08 박옥희 해상 구조물용 커플링
KR20120101837A (ko) * 2011-03-07 2012-09-17 삼성전자주식회사 난수 발생 장치
KR20140108362A (ko) 2013-02-25 2014-09-11 삼성전자주식회사 난수 발생기
US9477443B1 (en) 2013-06-06 2016-10-25 Tectrolabs L.L.C. Method and apparatus of entropy source with multiple hardware random noise sources and continuous self-diagnostic logic
US9891888B2 (en) * 2015-06-17 2018-02-13 Nxp B.V. Digital true random number generator based on S-boxes
DE102016119750B4 (de) * 2015-10-26 2022-01-13 Infineon Technologies Ag Vorrichtungen und Verfahren zur Mehrkanalabtastung
KR102652735B1 (ko) * 2016-11-24 2024-04-02 삼성전자주식회사 조절 가능한 메타-스테이블 전압을 이용하는 난수 생성기 및 난수 생성 방법
KR102341266B1 (ko) 2017-08-30 2021-12-20 삼성전자주식회사 물리적 복제방지 기능을 위한 집적 회로 및 이를 포함하는 장치
CN109656514B (zh) 2017-10-11 2023-08-15 华邦电子股份有限公司 随机数产生系统及其随机数产生方法
TWI634479B (zh) * 2017-10-11 2018-09-01 華邦電子股份有限公司 隨機數產生系統及其隨機數產生方法
CN109558111B (zh) * 2018-10-16 2023-09-29 北京理工雷科空天信息技术有限公司 基于d触发器亚稳态特性的真随机数生成装置
US11561769B2 (en) * 2018-11-20 2023-01-24 Samsung Electronics Co., Ltd. Random number generator including a plurality of ring oscillators

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003296101A (ja) 2002-03-29 2003-10-17 Toshiba Corp 乱数発生装置
JP2005534249A (ja) 2002-07-25 2005-11-10 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 乱数生成用の切換え式電子回路
JP2008048411A (ja) 2006-08-14 2008-02-28 Samsung Electronics Co Ltd ランダム信号を発生する回路及び方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315874B2 (en) * 2003-03-14 2008-01-01 Nxp B.V. Electronic circuit for random number generation
JP4248950B2 (ja) * 2003-06-24 2009-04-02 株式会社ルネサステクノロジ 乱数発生装置
EP1715409B1 (en) 2004-02-12 2010-06-09 Hitachi ULSI Systems Co.,Ltd. Random number generating method and semiconductor integrated circuit device
US8150900B2 (en) 2004-08-09 2012-04-03 Telecom Italia S.P.A. Random number generation based on logic circuits with feedback
US8346832B2 (en) 2006-10-12 2013-01-01 The Regents Of The University Of Michigan Random number generator
US9135962B2 (en) * 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
KR101481572B1 (ko) * 2007-10-19 2015-01-26 삼성전자주식회사 난수 발생 장치
US20090327381A1 (en) * 2008-06-30 2009-12-31 Horizon Semiconductors Ltd. True random number generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003296101A (ja) 2002-03-29 2003-10-17 Toshiba Corp 乱数発生装置
JP2005534249A (ja) 2002-07-25 2005-11-10 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 乱数生成用の切換え式電子回路
JP2008048411A (ja) 2006-08-14 2008-02-28 Samsung Electronics Co Ltd ランダム信号を発生する回路及び方法

Also Published As

Publication number Publication date
KR20100090953A (ko) 2010-08-18
US20100201419A1 (en) 2010-08-12
US8443022B2 (en) 2013-05-14

Similar Documents

Publication Publication Date Title
KR101579837B1 (ko) 난수 발생 장치 및 난수 발생 방법
US8886692B2 (en) Apparatus for generating random number
US10498544B2 (en) Security device having physical unclonable function
US7702705B2 (en) Random number generation circuit
US9047152B2 (en) Delay device, method, and random number generator using the same
JP4353435B2 (ja) 乱数発生方法と半導体集積回路装置及び電子装置
CN111694545B (zh) 随机数产生器
US20140324934A1 (en) Random number generator
JP2012186809A (ja) 乱数を発生させるための装置および方法
KR20140110142A (ko) 난수 발생기
US11201610B2 (en) Selectable delay buffers and logic cells for dynamic voltage scaling in ultra low voltage designs
US11200348B2 (en) Low overhead random pre-charge countermeasure for side-channel attacks
KR101535224B1 (ko) 듀티 제어회로 및 이를 구비하는 반도체 장치
US11303461B2 (en) Security device having physical unclonable function
JP5119417B2 (ja) 擬似乱数生成装置
US7953998B2 (en) Clock generation circuit and semiconductor memory apparatus having the same
Stefanou et al. High speed array of oscillator-based truly binary random number generators
US7342430B1 (en) Write strategy with multi-stage delay cell for providing stable delays on EFM clock
US10170166B1 (en) Data transmission apparatus for memory and data transmission method thereof
KR20100129058A (ko) 반도체 메모리 소자의 캠 셀 독출 제어 회로 및 독출 방법
TWI552528B (zh) 時脈產生裝置
KR20110012421A (ko) 반도체 메모리 장치
KR100732766B1 (ko) 출력인에이블 신호 생성회로
KR100656444B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR20110012468A (ko) 반도체 집적 회로의 데이터 변환 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090209

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20140210

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20090209

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150323

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150925

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20151217

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20151218

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190928