TWI634479B - 隨機數產生系統及其隨機數產生方法 - Google Patents

Abstract

隨機數產生系統及其隨機數產生方法。隨機數產生系統包括隨機數產生器、隨機數選擇電路、及隨機數邏輯電路。隨機數產生器接收隨機數要求信號，以提供具有n個位元的第一隨機數列，其中n為一正整數。隨機數選擇電路接收隨機數要求信號，以提供具有n個位元的位元選擇信號，其中位元選擇信號為時變信號且決定於所接收的隨機數要求信號。隨機數邏輯電路接收隨機數要求信號、第一隨機數列及位元選擇信號，反應該隨機數要求信號利用位元選擇信號調整第一隨機數列，以提供第二隨機數列。

Description

隨機數產生系統及其隨機數產生方法

本發明是有關於一種隨機數產生方式，且特別是有關於一種隨機數產生系統及其隨機數產生方法。

近年來，隨著電腦資訊科技的蓬勃發展，記憶體產品的使用越來越頻繁，而記憶體產品的資料安全問題也越來越受到重視。一般而言，記憶體產品會需要金鑰來對資料進行加解密，或者利用金鑰來確保外部的存取（如讀取、寫入、抹除）是否被准許。其中，上述金鑰可以是隨機數產生器所產生隨機數，而隨機數的重覆性則影響了資料的安全性。如何降低隨機數的重覆性（亦即提高非重覆順序的次數），已是隨機數產生器在設計上的一重要課題。

本發明提供一種隨機數產生系統及其隨機數產生方法，可將隨機數產生器所產生的隨機數進行二次處理，並且輸出經處理後的隨機數，以提高隨機數的不可預測性。

本發明的隨機數產生系統，包括：隨機數產生器、隨機數選擇電路、及隨機數邏輯電路。隨機數產生器接收隨機數要求信號，以反應於隨機數要求信號提供具有n個位元的一第一隨機數列，其中n為一正整數。隨機數選擇電路接收隨機數要求信號，以反應於隨機數要求信號提供具有n個位元的位元選擇信號，其中位元選擇信號為時變信號且決定於所接收的隨機數要求信號。隨機數邏輯電路耦接隨機數產生器及隨機數選擇電路，且接收隨機數要求信號、第一隨機數列及位元選擇信號，反應該隨機數要求信號利用位元選擇信號調整第一隨機數列，以提供第二隨機數列。

本發明的隨機數產生方法，包括下列步驟。透過隨機數產生器反應於隨機數要求信號提供具有n個位元的第一隨機數列，其中n為正整數。透過隨機數選擇電路反應於隨機數要求信號提供具有n個位元的位元選擇信號，其中位元選擇信號為時變信號且決定於隨機數要求信號。透過隨機數邏輯電路反應於隨機數要求信號利用位元選擇信號調整第一隨機數列，以提供第二隨機數列。

基於上述，本發明實施例的隨機數產生系統及其隨機數產生方法，隨機數邏輯電路可反應於為時變信號的位元選擇信號中各個位元的邏輯準位，決定是否對第一隨機數列中各個位元的邏輯準位進行調整，以產生第二隨機數列。藉此，可提高第二隨機數的不可預測性。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A為依據本發明一實施例的隨機數產生系統的系統示意圖。請參照圖1A，在本實施例中，隨機數產生系統100接收來自系統電路10所供的隨機數要求信號QRS，以反應於隨機數要求信號QRS提供一組隨機數列（如RN2），並且隨機數產生系統100包括隨機數產生器110、隨機數選擇電路120及隨機數邏輯電路130。

隨機數產生器110接收隨機數要求信號QRS，以反應於隨機數要求信號QRS提供具有n個位元的第一隨機數列RN1，其中n為一正整數，並且隨機數產生器110可以是現有的任何類型及結構的隨機數產生器，本發明實施例並不限制。

隨機數選擇電路120接收隨機數要求信號QRS，以反應於隨機數要求信號QRS提供具有n個位元的位元選擇信號RS，其中位元選擇信號RS為時變信號且決定於所接收的隨機數要求信號QRS。隨機數邏輯電路130耦接隨機數產生器110及隨機數選擇電路120，且接收隨機數要求信號QRS、第一隨機數列RN1及位元選擇信號RS。隨機數邏輯電路130反應於隨機數要求信號QRS利用位元選擇信號RS調整第一隨機數列RN1，以提供第二隨機數列RN2。

進一步來說，位元選擇信號RS的第k個位元對應於第一隨機數列RN1的第k個位元，其中k為小於等於n的正整數。當位元選擇信號RS的第k個位元的邏輯準位為第一邏輯準位（如“0”）時，第一隨機數列RN1中的第k個位元的邏輯準位會被調整，例如設定為反相邏輯準位或預定邏輯準位；當位元選擇信號RS的第k個位元的邏輯準位為第二邏輯準位（如“1”）時，第一隨機數列RN1中的第k個位元的邏輯準位不會被調整，亦即維持為原始邏輯準位。此外，在其他實施例中，亦可以”1”為第一邏輯準位及以“0”為第二邏輯準位。更進一步來說，其他彼此可區別的任意邏輯準位亦可用於分別設置為第一邏輯準位和第二邏輯準位。

依據上述，由於隨機數邏輯電路會反應於為時變信號的位元選擇信號中各個位元的邏輯準位，決定是否對第一隨機數列中各個位元的邏輯準位進行調整，以產生第二隨機數列。藉此，可提高第二隨機數的不可預測性。

圖1B為依據本發明一實施例的隨機數產生系統的波形示意圖。請參照圖1A及圖1B，在此n以3為例，當隨機數要求信號QRS禁能（在此以低電壓準位為例）時，隨機數產生系統100不會運作；當隨機數要求信號QRS致能（在此以高電壓準位為例）時，隨機數產生系統100反應於致能的隨機數要求信號QRS產生隨機數列。進一步來說，隨機數產生器110反應於致能的隨機數要求信號QRS提供數值為“001”的第一隨機數列RN1，隨機數選擇電路120反應於致能的隨機數要求信號QRS提供數值為“101”的位元選擇信號RS。

當位元選擇信號RS的位元為邏輯準位“0”時，隨機數邏輯電路130會將第一隨機數列RN1中對應的位元的邏輯準位進行反相；當位元選擇信號RS的位元為邏輯準位“1”時，隨機數邏輯電路130不會處理第一隨機數列RN1中對應的位元（亦即邏輯準位維持不變）。依據上述，數值為“001”的第一隨機數列RN1經隨機數邏輯電路130處理後，會提供數值為“011”的第二隨機數列RN2。

圖2A為依據本發明一實施例的隨機數選擇電路的系統示意圖。請參照圖1A及圖2A，在本實施例中，隨機數選擇電路120包括第一時脈產生器310及第一計數器320。第一時脈產生器310用以產生第一時脈信號CLK1，其中第一時脈產生器310的運作與系統電路10及隨機數產生器110的運作無關。第一計數器320接收第一時脈信號CLK1及隨機數要求信號QRS，以依據第一時脈信號CLK1進行循環計數，並且反應於隨機數要求信號QRS提供位元選擇信號RS。

換言之，當隨機數產生系統100接收到電源時，第一時脈產生器310立即提供第一時脈信號CLK1，以驅動第一計數器320不斷的計數。並且，當隨機數要求信號QRS致能時，則將當下的計數結果提供以作為位元選擇信號RS。

圖2B為依據本發明一實施例的隨機數選擇電路的波形示意圖。請參照圖2A及圖2B，在本實施例中，第一計數器320是以3位元的計數器為例，亦即第一計數器320的計數值CT1可由“000”計數到“111”並且不斷的重覆。接著，當隨機數要求信號QRS禁能（在此以低電壓準位為例）時，第一計數器320則不輸出計數值CT1；當隨機數要求信號QRS致能（在此以高電壓準位為例）時，第一計數器320則當下的計數結果CT1的數值“110”提供以作為位元選擇信號RS。

圖3為依據本發明一實施例的隨機數邏輯電路的系統示意圖。請參照圖1A及圖3，在本實施例中，隨機數邏輯電路130包括反相器INT1及第一多工器MX1。反相器INT1具有接收第一隨機數列RN1的輸入端、以及輸出端。第一多工器MX1具有接收第一隨機數列RN1的第一輸入端、耦接收反相器INT1的輸出端的第二輸入端、以及接收位元選擇信號RS的控制端。進一步來說，當位元選擇信號RS的位元為邏輯準位“0”時，第一多工器MX1會提供反相器INT1的輸出端的邏輯準位；當位元選擇信號RS的位元為邏輯準位“1”時，第一多工器MX1會提供第一隨機數列RN1中對應的位元的邏輯準位。

圖4A為依據本發明另一實施例的隨機數產生系統的系統示意圖。請參照圖1A及圖4A，在本實施例中，相對於隨機數產生系統100，隨機數產生系統200的不同之處在於隨機數取代電路210及隨機數邏輯電路220。隨機數取代電路210接收隨機數要求信號QRS，以反應於隨機數要求信號QRS提供具有n位元的位元取代信號RR，其中位元取代信號RR為時變信號且決定於所接收的隨機數要求信號QRS。隨機數邏輯電路220耦接隨機數產生器110、隨機數選擇電路120及隨機數取代電路210，且接收隨機數要求信號QRS、第一隨機數列RN1、位元選擇信號RS及位元取代信號RR。隨機數選擇電路220反應於隨機數要求信號QRS利用位元選擇信號RS及位元取代信號RR調整第一隨機數列RN1，以提供第二隨機數列RN2。

進一步來說，位元選擇信號RS的第k個位元及位元取代信號RR的第k個位元對應於第一隨機數列RN1的第k個位元，其中k為小於等於n的正整數。當位元選擇信號RS的第k個位元的邏輯準位為第一邏輯準位（如“0”）時，第一隨機數列RN1中的第k個位元的邏輯準位設定（或取代）為位元取代信號RR的第k個位元的邏輯準位；當位元選擇信號RS的第k個位元的邏輯準位為第二邏輯準位（如“1”）時，第一隨機數列RN1中的第k個位元的邏輯準位不會被調整，亦即維持為原始邏輯準位。此外，在其他實施例中，亦可以”1”為第一邏輯準位及以“0”為第二邏輯準位。更進一步來說，其他彼此可區別的任意邏輯準位亦可用於分別設置為第一邏輯準位和第二邏輯準位。

依據上述，由於隨機數邏輯電路會反應於為時變信號的位元選擇信號中各個位元的邏輯準位及為時變信號的位元取代信號中各個位元的邏輯準位，決定第一隨機數列中各個位元的邏輯準位的調整方式，以產生第二隨機數列。藉此，可進一步提高第二隨機數的不可預測性。

圖4B為依據本發明另一實施例的隨機數產生系統的波形示意圖。請參照圖4A及圖4B，在此n以3為例，當隨機數要求信號QRS禁能（在此以低電壓準位為例）時，隨機數產生系統200不會運作；當隨機數要求信號QRS致能（在此以高電壓準位為例）時，隨機數產生系統200反應於致能的隨機數要求信號QRS產生隨機數列。進一步來說，隨機數產生器110反應於致能的隨機數要求信號QRS提供數值為“001”的第一隨機數列RN1，隨機數選擇電路120反應於致能的隨機數要求信號QRS提供數值為“101”的位元選擇信號RS，並且隨機數取代電路210反應於致能的隨機數要求信號QRS提供數值為“111”的位元取代信RR。

當位元選擇信號RS的位元為邏輯準位“0”時，隨機數邏輯電路220會將第一隨機數列RN1中對應的位元的邏輯準位設定為位元取代信RR中對應的位元的邏輯準位；當位元選擇信號RS的位元為邏輯準位“1”時，隨機數邏輯電路130不會處理第一隨機數列RN1中的對應的位元（亦即邏輯準位維持不變）。依據上述，數值為“001”的第一隨機數列RN1經隨機數邏輯電路130處理後，會提供數值為“011”的第二隨機數列RN2。

圖5A為依據本發明一實施例的隨機數取代電路的系統示意圖。請參照圖4A及圖5A，在本實施例中，隨機數取代電路210包括第二時脈產生器810及第二計數器820。第二時脈產生器810用以產生第二時脈信號CLK2，其中第二時脈產生器810的運作與系統電路10、隨機數產生器110及隨機數選擇電路120的運作無關。第二計數器820接收第二時脈信號CLK2及隨機數要求信號QRS，以依據第二時脈信號CLK2進行循環計數，並且反應於隨機數要求信號QRS提供位元取代信號RR。

換言之，當隨機數產生系統100接收到電源時，第二時脈產生器810立即提供第二時脈信號CLK2，以驅動第二計數器820不斷的計數。並且，當隨機數要求信號QRS致能時，則將當下的計數結果提供以作為位元取代信號RR。

圖5B為依據本發明一實施例的隨機數取代電路的波形示意圖。請參照圖5A及圖5B，在本實施例中，第二計數器820是以3位元的計數器為例，亦即第二計數器820的計數值CT2可由“000”計數到“111”並且不斷的重覆。接著，當隨機數要求信號QRS禁能（在此以低電壓準位為例）時，第二計數器820則不輸出計數值CT2；當隨機數要求信號QRS致能（在此以高電壓準位為例）時，第二計數器820則當下的計數結果CT2的數值“110”提供以作為位元取代信號RR。

圖6為依據本發明另一實施例的隨機數邏輯電路的系統示意圖。請參照圖4A及圖6，在本實施例中，隨機數邏輯電路220包括第二多工器MX2。第二多工器MX2具有接收第一隨機數列RN1的第一輸入端、接收位元取代信號RR的第二輸入端、以及接收位元選擇信號RS的控制端。進一步來說，當位元選擇信號RS的位元為邏輯準位“0”時，第二多工器MX2會提供位元取代信號RR中對應的位元的邏輯準位；當位元選擇信號RS的位元為邏輯準位“1”時，第二多工器2MX1會提供第一隨機數列RN1中對應的位元的邏輯準位。

此外，在某些實施例中，隨機數邏輯電路（如130、220）可記載第一隨機數列RN1的重覆次數m。重覆次數m的意義為每提供m次第一隨機數列RN1後，會產生重覆出現的第一隨機數列RN1。例如，第1次產生的第一隨機數列RN1和第m+1次產生的第一隨機數列RN1是相同數列。並且在第二隨機數列RN2提供的次數達到上述重覆次數m時，隨機數邏輯電路（如130、220）比對在重覆次數m後第1個提供的第二隨機數列RN2與在重覆次數m中第1個提供的第二隨機數列RN2，以判斷是否重新提供重覆次數m後的第1個第二隨機數列RN2。換言之，當在重覆次數m後第1個提供的第二隨機數列RN2與在重覆次數m中第1個提供的第二隨機數列RN2為不同時，隨機數邏輯電路（如130、220）則不重新提供；當在重覆次數m後第1個提供的第二隨機數列RN2與在重覆次數m中第1個提供的第二隨機數列RN2為相同時，隨機數邏輯電路（如130、220）可透過位移、丟棄、或執行任意的邏輯運算於在重覆次數後第1個提供的第二隨機數列RN2，則以提供新的第二隨機數列RN2。

圖7為依據本發明一實施例的隨機數產生方法的流程圖。請參照圖7，在本實施例中，隨機數產生方法包括下列步驟。在步驟S110中，透過隨機數產生器反應於隨機數要求信號提供具有n個位元的第一隨機數列，其中n為一正整數。在步驟S120中， 透過隨機數選擇電路反應於隨機數要求信號提供具有n個位元的位元選擇信號，其中位元選擇信號為時變信號且決定於隨機數要求信號。在步驟S130中，透過隨機數邏輯電路反應於隨機數要求信號利用位元選擇信號調整第一隨機數列，以提供第二隨機數列。其中，步驟S110、S120及S130的順序為用以說明，本發明實施例不以此為限。並且，步驟S110、S120及S130的細節可參照圖1A、圖1B、圖2A、圖2B、圖3、圖4A、圖4B、圖5A、圖5B至圖6的實施例所述，在此則不再贅述。

綜上所述，本發明實施例的隨機數產生系統及其隨機數產生方法，隨機數邏輯電路可反應於為時變信號的位元選擇信號中各個位元的邏輯準位，決定是否對第一隨機數列中各個位元的邏輯準位進行調整，以產生第二隨機數列。藉此，可提高第二隨機數的不可預測性。並且，隨機數邏輯電路可反應於為時變信號的位元選擇信號中各個位元的邏輯準位及為時變信號的位元取代信號中各個位元的邏輯準位，決定第一隨機數列中各個位元的邏輯準位的調整方式，以產生第二隨機數列。藉此，可進一步提高第二隨機數的不可預測性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧系統電路
100、200‧‧‧隨機數產生系統
110‧‧‧隨機數產生器
120‧‧‧隨機數選擇電路
130、220‧‧‧隨機數邏輯電路
210‧‧‧隨機數取代電路
310‧‧‧第一時脈產生器
320‧‧‧第一計數器
810‧‧‧第二時脈產生器
820‧‧‧第二計數器
CLK1‧‧‧第一時脈信號
CLK2‧‧‧第二時脈信號
CT1、CT2‧‧‧計數值
INT1‧‧‧反相器
MX1‧‧‧第一多工器
MX2‧‧‧第二多工器
QRS‧‧‧隨機數要求信號
RN1‧‧‧第一隨機數列
RN2‧‧‧第二隨機數列
RR‧‧‧位元取代信號
RS‧‧‧位元選擇信號
S110、S120、S130‧‧‧步驟

圖1A為本發明一實施例的隨機數產生系統的系統示意圖。 圖1B為本發明一實施例的隨機數產生系統的波形示意圖。 圖2A為本發明一實施例的隨機數選擇電路的系統示意圖。 圖2B為本發明一實施例的隨機數選擇電路的波形示意圖。 圖3為本發明一實施例的隨機數邏輯電路的系統示意圖。 圖4A為本發明另一實施例的隨機數產生系統的系統示意圖。 圖4B為本發明另一實施例的隨機數產生系統的波形示意圖。 圖5A為本發明一實施例的隨機數取代電路的系統示意圖。 圖5B為本發明一實施例的隨機數取代電路的波形示意圖。 圖6為本發明另一實施例的隨機數邏輯電路的系統示意圖。 圖7為本發明一實施例的隨機數產生方法的流程圖。

Claims (14)

1. 一種隨機數產生系統，包括： 一隨機數產生器，接收一隨機數要求信號，以反應於該隨機數要求信號提供具有n個位元的一第一隨機數列，其中n為一正整數； 一隨機數選擇電路，接收該隨機數要求信號，以反應於該隨機數要求信號提供具有n個位元的一位元選擇信號，其中該位元選擇信號為時變信號且決定於所接收的該隨機數要求信號；以及 一隨機數邏輯電路，耦接該隨機數產生器及該隨機數選擇電路，且接收該隨機數要求信號、該第一隨機數列及該位元選擇信號，反應於該隨機數要求信號利用該位元選擇信號調整該第一隨機數列，以提供一第二隨機數列。
2. 如申請專利範圍第1項所述的隨機數產生系統，其中當該位元選擇信號的第k個位元的邏輯準位為一第一邏輯準位時，該第一隨機數列中的第k個位元的邏輯準位設定為一反相邏輯準位，當該位元選擇信號的第k個位元的邏輯準位為一第二邏輯準位時，該第一隨機數列中的第k個位元的邏輯準位維持為一原始邏輯準位，其中k小於等於n的正整數。
3. 如申請專利範圍第2項所述的隨機數產生系統，其中該隨機數邏輯電路包括： 一反相器，具有接收該第一隨機數列的一輸入端及一輸出端；以及 一第一多工器，具有接收該第一隨機數列的一第一輸入端、耦接收該反相器的該輸出端的一第二輸入端、以及接收該位元選擇信號的一控制端。
4. 如申請專利範圍第1項所述的隨機數產生系統，其中該隨機數選擇電路包括： 一第一時脈產生器，用以產生一第一時脈信號，其中該第一時脈產生器的運作與該隨機數產生器的運作無關；以及 一第一計數器，接收該第一時脈信號及該隨機數要求信號，以進行循環計數，並且反應於該隨機數要求信號提供該位元選擇信號。
5. 如申請專利範圍第1項所述的隨機數產生系統，更包括： 一隨機數取代電路，耦接該隨機數邏輯電路，且接收該隨機數要求信號，以反應於該隨機數要求信號提供具有n位元的一位元取代信號，其中該位元取代信號為時變信號且決定於所接收的該隨機數要求信號，該隨機數邏輯電路反應於該隨機數要求信號利用該位元選擇信號及該位元取代信號調整該第一隨機數列，以提供該第二隨機數列。
6. 如申請專利範圍第5項所述的隨機數產生系統，其中當該位元選擇信號的第k個位元為一第一邏輯準位時，該第一隨機數列中的第k個位元設定為該位元取代信號的第k個位元的邏輯準位，當該位元選擇信號的第k個位元為一第二邏輯準位時，該第一隨機數列中的第k個位元維持為一原始邏輯準位，其中k為小於等於n的正整數。
7. 如申請專利範圍第6項所述的隨機數產生系統，其中該隨機數邏輯電路包括： 一第二多工器，具有接收該第一隨機數列的一第一輸入端、接收該位元取代信號的一第二輸入端、以及接收該位元選擇信號的一控制端。
8. 如申請專利範圍第5項所述的隨機數產生系統，其中該隨機數取代電路包括： 一第二時脈產生器，用以產生一第二時脈信號，其中該第二時脈產生器的運作與該隨機數產生器的運作無關；以及 一第二計數器，接收該第二時脈信號及該隨機數要求信號，以進行循環計數，並且反應於該隨機數要求信號提供該位元取代信號。
9. 如申請專利範圍第1項所述的隨機數產生系統，其中在提供該第二隨機數列達一重覆次數時，該隨機數邏輯電路比對在該重覆次數後第1個提供的該第二隨機數列與在該重覆次數中第1個提供的該第二隨機數列，以判斷是否重新提供該重覆次數後的第1個該第二隨機數列。
10. 一種隨機數產生方法，包括： 透過一隨機數產生器反應於一隨機數要求信號提供具有n個位元的一第一隨機數列，其中n為一正整數； 透過一隨機數選擇電路反應於該隨機數要求信號提供具有n個位元的一位元選擇信號，其中該位元選擇信號為時變信號且決定於該隨機數要求信號；以及 透過一隨機數邏輯電路反應於該隨機數要求信號利用該位元選擇信號調整該第一隨機數列，以提供一第二隨機數列。
11. 如申請專利範圍第10項所述的隨機數產生方法，其中利用該位元選擇信號調整該第一隨機數列的步驟包括： 當該位元選擇信號的第k個位元的邏輯準位為一第一邏輯準位時，該第一隨機數列中的第k個位元的邏輯準位設定為一反相邏輯準位，其中k為小於等於n的正整數；以及 當該位元選擇信號的第k個位元的邏輯準位為一第二邏輯準位時，該第一隨機數列中的第k個位元的邏輯準位維持為一原始邏輯準位。
12. 如申請專利範圍第10項所述的隨機數產生方法，更包括： 透過一隨機數取代電路反應於該隨機數要求信號提供具有n位元的一位元取代信號，其中該位元取代信號為時變信號且決定於該隨機數要求信號；以及 透過該隨機數邏輯電路反應於該隨機數要求信號利用該位元選擇信號及該位元取代信號調整該第一隨機數列，以提供該第二隨機數列。
13. 如申請專利範圍第12項所述的隨機數產生方法，其中利用該位元選擇信號及該位元取代信號調整該第一隨機數列的步驟包括： 當該位元選擇信號的第k個位元為一第一邏輯準位時，該第一隨機數列中的第k個位元設定為該位元取代信號的邏輯準位，其中k為小於等於n的正整數；以及 當該位元選擇信號的第k個位元為一第二邏輯準位時，該第一隨機數列中的第k個位元維持為一原始邏輯準位。
14. 如申請專利範圍第10項所述的隨機數產生方法，更包括： 在提供該第二隨機數列達一重覆次數時，比對在該重覆次數後第1個提供的該第二隨機數列與在該重覆次數中第1個提供的該第二隨機數列，以判斷是否重新提供該重覆次數後的該第二隨機數列。