CN109656514B - 随机数产生系统及其随机数产生方法 - Google Patents

随机数产生系统及其随机数产生方法 Download PDF

Info

Publication number
CN109656514B
CN109656514B CN201710941000.5A CN201710941000A CN109656514B CN 109656514 B CN109656514 B CN 109656514B CN 201710941000 A CN201710941000 A CN 201710941000A CN 109656514 B CN109656514 B CN 109656514B
Authority
CN
China
Prior art keywords
random number
bit
signal
logic level
request signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710941000.5A
Other languages
English (en)
Other versions
CN109656514A (zh
Inventor
何文乔
柳弼相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710941000.5A priority Critical patent/CN109656514B/zh
Priority to US15/844,643 priority patent/US10613832B2/en
Publication of CN109656514A publication Critical patent/CN109656514A/zh
Application granted granted Critical
Publication of CN109656514B publication Critical patent/CN109656514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/62—Performing operations exclusively by counting total number of pulses ; Multiplication, division or derived operations using combined denominational and incremental processing by counters, i.e. without column shift

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Pinball Game Machines (AREA)

Abstract

本发明提供一种随机数产生系统及其随机数产生方法。随机数产生系统包括随机数产生器、随机数选择电路及随机数逻辑电路。随机数产生器接收随机数要求信号，以提供具有n个比特的第一随机数列，其中n为一正整数。随机数选择电路接收随机数要求信号，以提供具有n个比特的比特选择信号，其中比特选择信号为时变信号且决定于所接收的随机数要求信号。随机数逻辑电路接收随机数要求信号、第一随机数列及比特选择信号，反应该随机数要求信号利用比特选择信号调整第一随机数列，以提供第二随机数列。本发明可将随机数产生器所产生的随机数进行二次处理，并且输出经处理后的随机数，以提高随机数的不可预测性。

Description

随机数产生系统及其随机数产生方法
技术领域
本发明涉及一种随机数产生方式，尤其涉及一种随机数产生系统及其随机数产生方法。
背景技术
近年来，随着电脑信息科技的蓬勃发展，存储器产品的使用越来越频繁，而存储器产品的资料安全问题也越来越受到重视。一般而言，存储器产品会需要金钥来对数据进行加解密，或者利用金钥来确保外部的存取(如读取、写入、抹除)是否被准许。其中，上述金钥可以是随机数产生器所产生随机数，而随机数的重复性则影响了数据的安全性。如何降低随机数的重复性(即提高非重复顺序的次数)，已是随机数产生器在设计上的一重要课题。
发明内容
本发明提供一种随机数产生系统及其随机数产生方法，可将随机数产生器所产生的随机数进行二次处理，并且输出经处理后的随机数，以提高随机数的不可预测性。
本发明的随机数产生系统，包括：随机数产生器、随机数选择电路及随机数逻辑电路。随机数产生器接收随机数要求信号，以反应于随机数要求信号提供具有n个比特的一第一随机数列，其中n为一正整数。随机数选择电路接收随机数要求信号，以反应于随机数要求信号提供具有n个比特的比特选择信号，其中比特选择信号为时变信号且决定于所接收的随机数要求信号。随机数逻辑电路耦接随机数产生器及随机数选择电路，且接收随机数要求信号、第一随机数列及比特选择信号，反应该随机数要求信号利用比特选择信号调整第一随机数列，以提供第二随机数列。
本发明的随机数产生方法，包括下列步骤。通过随机数产生器反应于随机数要求信号提供具有n个比特的第一随机数列，其中n为正整数。通过随机数选择电路反应于随机数要求信号提供具有n个比特的比特选择信号，其中比特选择信号为时变信号且决定于随机数要求信号。通过随机数逻辑电路反应于随机数要求信号利用比特选择信号调整第一随机数列，以提供第二随机数列。
基于上述，本发明实施例的随机数产生系统及其随机数产生方法，随机数逻辑电路可反应于为时变信号的比特选择信号中各个比特的逻辑准位，决定是否对第一随机数列中各个比特的逻辑准位进行调整，以产生第二随机数列。藉此，可提高第二随机数的不可预测性。
为让本发明的上述特点和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A为本发明一实施例的随机数产生系统的系统示意图；
图1B为本发明一实施例的随机数产生系统的波形示意图；
图2A为本发明一实施例的随机数选择电路的系统示意图；
图2B为本发明一实施例的随机数选择电路的波形示意图；
图3为本发明一实施例的随机数逻辑电路的系统示意图；
图4A为本发明另一实施例的随机数产生系统的系统示意图；
图4B为本发明另一实施例的随机数产生系统的波形示意图；
图5A为本发明一实施例的随机数取代电路的系统示意图；
图5B为本发明一实施例的随机数取代电路的波形示意图；
图6为本发明另一实施例的随机数逻辑电路的系统示意图；
图7为本发明一实施例的随机数产生方法的流程图。
附图标记说明：
10：系统电路；
100、200：随机数产生系统；
110：随机数产生器；
120：随机数选择电路；
130、220：随机数逻辑电路；
210：随机数取代电路；
310：第一时脉产生器；
320：第一计数器；
810：第二时脉产生器；
820：第二计数器；
CLK1：第一时脉信号；
CLK2：第二时脉信号；
CT1、CT2：计数值；
INT1：反相器；
MX1：第一多工器；
MX2：第二多工器；
QRS：随机数要求信号；
RN1：第一随机数列；
RN2：第二随机数列；
RR：比特取代信号；
RS：比特选择信号；
S110、S120、S130：步骤。
具体实施方式
图1A为本发明一实施例的随机数产生系统的系统示意图。请参照图1A，在本实施例中，随机数产生系统100接收来自系统电路10所供的随机数要求信号QRS，以反应于随机数要求信号QRS提供一组随机数列(如RN2)，并且随机数产生系统100包括随机数产生器110、随机数选择电路120及随机数逻辑电路130。
随机数产生器110接收随机数要求信号QRS，以反应于随机数要求信号QRS提供具有n个比特的第一随机数列RN1，其中n为一正整数，并且随机数产生器110可以是现有的任何类型及结构的随机数产生器，本发明实施例并不限制。
随机数选择电路120接收随机数要求信号QRS，以反应于随机数要求信号QRS提供具有n个比特的比特选择信号RS，其中比特选择信号RS为时变信号且决定于所接收的随机数要求信号QRS。随机数逻辑电路130耦接随机数产生器110及随机数选择电路120，且接收随机数要求信号QRS、第一随机数列RN1及比特选择信号RS。随机数逻辑电路130反应于随机数要求信号QRS利用比特选择信号RS调整第一随机数列RN1，以提供第二随机数列RN2。
进一步来说，比特选择信号RS的第k个比特对应于第一随机数列RN1的第k个比特，其中k为小于等于n的正整数。当比特选择信号RS的第k个比特的逻辑准位为第一逻辑准位(如“0”)时，第一随机数列RN1中的第k个比特的逻辑准位会被调整，例如设定为反相逻辑准位或预定逻辑准位；当比特选择信号RS的第k个比特的逻辑准位为第二逻辑准位(如“1”)时，第一随机数列RN1中的第k个比特的逻辑准位不会被调整，即维持为原始逻辑准位。此外，在其他实施例中，也可以”1”为第一逻辑准位及以“0”为第二逻辑准位。更进一步来说，其他彼此可区别的任意逻辑准位也可用于分别设置为第一逻辑准位和第二逻辑准位。
依据上述，由于随机数逻辑电路会反应于为时变信号的比特选择信号中各个比特的逻辑准位，决定是否对第一随机数列中各个比特的逻辑准位进行调整，以产生第二随机数列。藉此，可提高第二随机数的不可预测性。
图1B为本发明一实施例的随机数产生系统的波形示意图。请参照图1A及图1B，在此n以3为例，当随机数要求信号QRS禁能(在此以低电压准位为例)时，随机数产生系统100不会运作；当随机数要求信号QRS致能(在此以高电压准位为例)时，随机数产生系统100反应于致能的随机数要求信号QRS产生随机数列。进一步来说，随机数产生器110反应于致能的随机数要求信号QRS提供数值为“001”的第一随机数列RN1，随机数选择电路120反应于致能的随机数要求信号QRS提供数值为“101”的比特选择信号RS。
当比特选择信号RS的比特为逻辑准位“0”时，随机数逻辑电路130会将第一随机数列RN1中对应的比特的逻辑准位进行反相；当比特选择信号RS的比特为逻辑准位“1”时，随机数逻辑电路130不会处理第一随机数列RN1中对应的比特(即逻辑准位维持不变)。依据上述，数值为“001”的第一随机数列RN1经随机数逻辑电路130处理后，会提供数值为“011”的第二随机数列RN2。
图2A为本发明一实施例的随机数选择电路的系统示意图。请参照图1A及图2A，在本实施例中，随机数选择电路120包括第一时脉产生器310及第一计数器320。第一时脉产生器310用以产生第一时脉信号CLK1，其中第一时脉产生器310的运作与系统电路10及随机数产生器110的运作无关。第一计数器320接收第一时脉信号CLK1及随机数要求信号QRS，以依据第一时脉信号CLK1进行循环计数，并且反应于随机数要求信号QRS提供比特选择信号RS。
换言之，当随机数产生系统100接收到电源时，第一时脉产生器310立即提供第一时脉信号CLK1，以驱动第一计数器320不断的计数。并且，当随机数要求信号QRS致能时，则将当下的计数结果提供以作为比特选择信号RS。
图2B为本发明一实施例的随机数选择电路的波形示意图。请参照图2A及图2B，在本实施例中，第一计数器320是以3比特的计数器为例，即第一计数器320的计数值CT1可由“000”计数到“111”并且不断的重复。接着，当随机数要求信号QRS禁能(在此以低电压准位为例)时，第一计数器320则不输出计数值CT1；当随机数要求信号QRS致能(在此以高电压准位为例)时，第一计数器320则当下的计数结果CT1的数值“110”提供以作为比特选择信号RS。
图3为本发明一实施例的随机数逻辑电路的系统示意图。请参照图1A及图3，在本实施例中，随机数逻辑电路130包括反相器INT1及第一多工器MX1。反相器INT1具有接收第一随机数列RN1的输入端以及输出端。第一多工器MX1具有接收第一随机数列RN1的第一输入端、耦接收反相器INT1的输出端的第二输入端以及接收比特选择信号RS的控制端。进一步来说，当比特选择信号RS的比特为逻辑准位“0”时，第一多工器MX1会提供反相器INT1的输出端的逻辑准位；当比特选择信号RS的比特为逻辑准位“1”时，第一多工器MX1会提供第一随机数列RN1中对应的比特的逻辑准位。
图4A为本发明另一实施例的随机数产生系统的系统示意图。请参照图1A及图4A，在本实施例中，相对于随机数产生系统100，随机数产生系统200的不同之处在于随机数取代电路210及随机数逻辑电路220。随机数取代电路210接收随机数要求信号QRS，以反应于随机数要求信号QRS提供具有n比特的比特取代信号RR，其中比特取代信号RR为时变信号且决定于所接收的随机数要求信号QRS。随机数逻辑电路220耦接随机数产生器110、随机数选择电路120及随机数取代电路210，且接收随机数要求信号QRS、第一随机数列RN1、比特选择信号RS及比特取代信号RR。随机数逻辑电路220反应于随机数要求信号QRS利用比特选择信号RS及比特取代信号RR调整第一随机数列RN1，以提供第二随机数列RN2。
进一步来说，比特选择信号RS的第k个比特及比特取代信号RR的第k个比特对应于第一随机数列RN1的第k个比特，其中k为小于等于n的正整数。当比特选择信号RS的第k个比特的逻辑准位为第一逻辑准位(如“0”)时，第一随机数列RN1中的第k个比特的逻辑准位设定(或取代)为比特取代信号RR的第k个比特的逻辑准位；当比特选择信号RS的第k个比特的逻辑准位为第二逻辑准位(如“1”)时，第一随机数列RN1中的第k个比特的逻辑准位不会被调整，即维持为原始逻辑准位。此外，在其他实施例中，也可以”1”为第一逻辑准位及以“0”为第二逻辑准位。更进一步来说，其他彼此可区别的任意逻辑准位也可用于分别设置为第一逻辑准位和第二逻辑准位。
依据上述，由于随机数逻辑电路会反应于为时变信号的比特选择信号中各个比特的逻辑准位及为时变信号的比特取代信号中各个比特的逻辑准位，决定第一随机数列中各个比特的逻辑准位的调整方式，以产生第二随机数列。藉此，可进一步提高第二随机数的不可预测性。
图4B为本发明另一实施例的随机数产生系统的波形示意图。请参照图4A及图4B，在此n以3为例，当随机数要求信号QRS禁能(在此以低电压准位为例)时，随机数产生系统200不会运作；当随机数要求信号QRS致能(在此以高电压准位为例)时，随机数产生系统200反应于致能的随机数要求信号QRS产生随机数列。进一步来说，随机数产生器110反应于致能的随机数要求信号QRS提供数值为“001”的第一随机数列RN1，随机数选择电路120反应于致能的随机数要求信号QRS提供数值为“101”的比特选择信号RS，并且随机数取代电路210反应于致能的随机数要求信号QRS提供数值为“111”的比特取代信RR。
当比特选择信号RS的比特为逻辑准位“0”时，随机数逻辑电路220会将第一随机数列RN1中对应的比特的逻辑准位设定为比特取代信RR中对应的比特的逻辑准位；当比特选择信号RS的比特为逻辑准位“1”时，随机数逻辑电路130不会处理第一随机数列RN1中的对应的比特(即逻辑准位维持不变)。依据上述，数值为“001”的第一随机数列RN1经随机数逻辑电路130处理后，会提供数值为“011”的第二随机数列RN2。
图5A为本发明一实施例的随机数取代电路的系统示意图。请参照图4A及图5A，在本实施例中，随机数取代电路210包括第二时脉产生器810及第二计数器820。第二时脉产生器810用以产生第二时脉信号CLK2，其中第二时脉产生器810的运作与系统电路10、随机数产生器110及随机数选择电路120的运作无关。第二计数器820接收第二时脉信号CLK2及随机数要求信号QRS，以依据第二时脉信号CLK2进行循环计数，并且反应于随机数要求信号QRS提供比特取代信号RR。
换言之，当随机数产生系统100接收到电源时，第二时脉产生器810立即提供第二时脉信号CLK2，以驱动第二计数器820不断的计数。并且，当随机数要求信号QRS致能时，则将当下的计数结果提供以作为比特取代信号RR。
图5B为本发明一实施例的随机数取代电路的波形示意图。请参照图5A及图5B，在本实施例中，第二计数器820是以3比特的计数器为例，即第二计数器820的计数值CT2可由“000”计数到“111”并且不断的重复。接着，当随机数要求信号QRS禁能(在此以低电压准位为例)时，第二计数器820则不输出计数值CT2；当随机数要求信号QRS致能(在此以高电压准位为例)时，第二计数器820则当下的计数结果CT2的数值“110”提供以作为比特取代信号RR。
图6为本发明另一实施例的随机数逻辑电路的系统示意图。请参照图4A及图6，在本实施例中，随机数逻辑电路220包括第二多工器MX2。第二多工器MX2具有接收第一随机数列RN1的第一输入端、接收比特取代信号RR的第二输入端以及接收比特选择信号RS的控制端。进一步来说，当比特选择信号RS的比特为逻辑准位“0”时，第二多工器MX2会提供比特取代信号RR中对应的比特的逻辑准位；当比特选择信号RS的比特为逻辑准位“1”时，第二多工器2MX1会提供第一随机数列RN1中对应的比特的逻辑准位。
此外，在某些实施例中，随机数逻辑电路(如130、220)可记载第一随机数列RN1的重复次数m。重复次数m的意义为每提供m次第一随机数列RN1后，会产生重复出现的第一随机数列RN1。例如，第1次产生的第一随机数列RN1和第m+1次产生的第一随机数列RN1是相同数列。并且在第二随机数列RN2提供的次数达到上述重复次数m时，随机数逻辑电路(如130、220)比对在重复次数m后第1个提供的第二随机数列RN2与在重复次数m中第1个提供的第二随机数列RN2，以判断是否重新提供重复次数m后的第1个第二随机数列RN2。换言之，当在重复次数m后第1个提供的第二随机数列RN2与在重复次数m中第1个提供的第二随机数列RN2为不同时，随机数逻辑电路(如130、220)则不重新提供；当在重复次数m后第1个提供的第二随机数列RN2与在重复次数m中第1个提供的第二随机数列RN2为相同时，随机数逻辑电路(如130、220)可通过位移、丢弃、或执行任意的逻辑运算于在重复次数后第1个提供的第二随机数列RN2，则以提供新的第二随机数列RN2。
图7为本发明一实施例的随机数产生方法的流程图。请参照图7，在本实施例中，随机数产生方法包括下列步骤。在步骤S110中，通过随机数产生器反应于随机数要求信号提供具有n个比特的第一随机数列，其中n为一正整数。在步骤S120中，通过随机数选择电路反应于随机数要求信号提供具有n个比特的比特选择信号，其中比特选择信号为时变信号且决定于随机数要求信号。在步骤S130中，通过随机数逻辑电路反应于随机数要求信号利用比特选择信号调整第一随机数列，以提供第二随机数列。其中，步骤S110、S120及S130的顺序为用以说明，本发明实施例不以此为限。并且，步骤S110、S120及S130的细节可参照图1A、图1B、图2A、图2B、图3、图4A、图4B、图5A、图5B至图6的实施例所述，在此则不再赘述。
综上所述，本发明实施例的随机数产生系统及其随机数产生方法，随机数逻辑电路可反应于为时变信号的比特选择信号中各个比特的逻辑准位，决定是否对第一随机数列中各个比特的逻辑准位进行调整，以产生第二随机数列。藉此，可提高第二随机数的不可预测性。并且，随机数逻辑电路可反应于为时变信号的比特选择信号中各个比特的逻辑准位及为时变信号的比特取代信号中各个比特的逻辑准位，决定第一随机数列中各个比特的逻辑准位的调整方式，以产生第二随机数列。藉此，可进一步提高第二随机数的不可预测性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种随机数产生系统，其特征在于，包括：
一随机数产生器，接收一随机数要求信号，以反应于所述随机数要求信号提供具有n个比特的一第一随机数列，其中n为一正整数；
一随机数选择电路，接收所述随机数要求信号，以反应于所述随机数要求信号提供具有n个比特的一比特选择信号，其中所述比特选择信号为时变信号且决定于所接收的所述随机数要求信号；以及
一随机数逻辑电路，耦接所述随机数产生器及所述随机数选择电路，且接收所述随机数要求信号、所述第一随机数列及所述比特选择信号，反应于所述随机数要求信号利用所述比特选择信号调整所述第一随机数列，以提供一第二随机数列，
其中当所述比特选择信号的第k个比特的逻辑准位为一第一逻辑准位时，所述第一随机数列中的第k个比特的逻辑准位设定为一反相逻辑准位，当所述比特选择信号的第k个比特的逻辑准位为一第二逻辑准位时，所述第一随机数列中的第k个比特的逻辑准位维持为一原始逻辑准位，其中k为小于等于n的正整数。
2.根据权利要求1所述的随机数产生系统，其特征在于，所述随机数逻辑电路包括：
一反相器，具有接收所述第一随机数列的一输入端及一输出端；以及
一第一多工器，具有接收所述第一随机数列的一第一输入端、耦接收所述反相器的所述输出端的一第二输入端以及接收所述比特选择信号的一控制端。
3.根据权利要求1所述的随机数产生系统，其特征在于，所述随机数选择电路包括：
一第一时脉产生器，用以产生一第一时脉信号，其中所述第一时脉产生器的运作与所述随机数产生器的运作无关；以及
一第一计数器，接收所述第一时脉信号及所述随机数要求信号，以进行循环计数，并且反应于所述随机数要求信号提供所述比特选择信号。
4.根据权利要求1所述的随机数产生系统，其特征在于，还包括：
一随机数取代电路，耦接所述随机数逻辑电路，且接收所述随机数要求信号，以反应于所述随机数要求信号提供具有n比特的一比特取代信号，其中所述比特取代信号为时变信号且决定于所接收的所述随机数要求信号，所述随机数逻辑电路反应于所述随机数要求信号利用所述比特选择信号及所述比特取代信号调整所述第一随机数列，以提供所述第二随机数列。
5.根据权利要求4所述的随机数产生系统，其特征在于，当所述比特选择信号的第k个比特为一第一逻辑准位时，所述第一随机数列中的第k个比特设定为所述比特取代信号的第k个比特的逻辑准位，当所述比特选择信号的第k个比特为一第二逻辑准位时，所述第一随机数列中的第k个比特维持为一原始逻辑准位，其中k为小于等于n的正整数。
6.根据权利要求5所述的随机数产生系统，其特征在于，所述随机数逻辑电路包括：
一第二多工器，具有接收所述第一随机数列的一第一输入端、接收所述比特取代信号的一第二输入端以及接收所述比特选择信号的一控制端。
7.根据权利要求4所述的随机数产生系统，其特征在于，所述随机数取代电路包括：
一第二时脉产生器，用以产生一第二时脉信号，其中所述第二时脉产生器的运作与所述随机数产生器的运作无关；以及
一第二计数器，接收所述第二时脉信号及所述随机数要求信号，以进行循环计数，并且反应于所述随机数要求信号提供所述比特取代信号。
8.根据权利要求1所述的随机数产生系统，其特征在于，在提供所述第二随机数列达一重复次数时，所述随机数逻辑电路比对在所述重复次数后第1个提供的所述第二随机数列与在所述重复次数中第1个提供的所述第二随机数列，以判断是否重新提供所述重复次数后的第1个所述第二随机数列。
9.一种随机数产生方法，其特征在于，包括：
通过一随机数产生器反应于一随机数要求信号提供具有n个比特的一第一随机数列，其中n为一正整数；
通过一随机数选择电路反应于所述随机数要求信号提供具有n个比特的一比特选择信号，其中所述比特选择信号为时变信号且决定于所述随机数要求信号；以及
通过一随机数逻辑电路反应于所述随机数要求信号利用所述比特选择信号调整所述第一随机数列，以提供一第二随机数列，
其中利用所述比特选择信号调整所述第一随机数列的步骤包括：
当所述比特选择信号的第k个比特的逻辑准位为一第一逻辑准位时，所述第一随机数列中的第k个比特的逻辑准位设定为一反相逻辑准位，其中k为小于等于n的正整数；以及
当所述比特选择信号的第k个比特的逻辑准位为一第二逻辑准位时，所述第一随机数列中的第k个比特的逻辑准位维持为一原始逻辑准位。
10.根据权利要求9所述的随机数产生方法，其特征在于，还包括：
通过一随机数取代电路反应于所述随机数要求信号提供具有n比特的一比特取代信号，其中所述比特取代信号为时变信号且决定于所述随机数要求信号；以及
通过所述随机数逻辑电路反应于所述随机数要求信号利用所述比特选择信号及所述比特取代信号调整所述第一随机数列，以提供所述第二随机数列。
11.根据权利要求10所述的随机数产生方法，其特征在于，利用所述比特选择信号及所述比特取代信号调整所述第一随机数列的步骤包括：
当所述比特选择信号的第k个比特为一第一逻辑准位时，所述第一随机数列中的第k个比特设定为所述比特取代信号的逻辑准位，其中k为小于等于n的正整数；以及
当所述比特选择信号的第k个比特为一第二逻辑准位时，所述第一随机数列中的第k个比特维持为一原始逻辑准位。
12.根据权利要求9所述的随机数产生方法，其特征在于，还包括：
在提供所述第二随机数列达一重复次数时，比对在所述重复次数后第1个提供的所述第二随机数列与在所述重复次数中第1个提供的所述第二随机数列，以判断是否重新提供所述重复次数后的所述第二随机数列。
CN201710941000.5A 2017-10-11 2017-10-11 随机数产生系统及其随机数产生方法 Active CN109656514B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710941000.5A CN109656514B (zh) 2017-10-11 2017-10-11 随机数产生系统及其随机数产生方法
US15/844,643 US10613832B2 (en) 2017-10-11 2017-12-18 Random number generating system and random number generating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710941000.5A CN109656514B (zh) 2017-10-11 2017-10-11 随机数产生系统及其随机数产生方法

Publications (2)

Publication Number Publication Date
CN109656514A CN109656514A (zh) 2019-04-19
CN109656514B true CN109656514B (zh) 2023-08-15

Family

ID=65993939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710941000.5A Active CN109656514B (zh) 2017-10-11 2017-10-11 随机数产生系统及其随机数产生方法

Country Status (2)

Country Link
US (1) US10613832B2 (zh)
CN (1) CN109656514B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7253470B2 (ja) * 2019-07-31 2023-04-06 株式会社デンソーテン 情報処理装置
US11049555B1 (en) * 2020-05-08 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM power-up random number generator
CN114201142A (zh) * 2020-09-02 2022-03-18 长鑫存储技术有限公司 随机数产生电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946215A (en) * 1974-09-30 1976-03-23 The Boeing Company Pseudo-random code generator
CN1503121A (zh) * 2002-11-20 2004-06-09 智慧第一公司 具随机数产生器及用于存储随机数数据的指令的微处理器
CN1757212A (zh) * 2003-03-03 2006-04-05 松下电器产业株式会社 用于减少在宽带通信系统中传送的信号的离散功率谱密度分量的方法和装置
JP2007215166A (ja) * 2006-01-11 2007-08-23 Matsushita Electric Ind Co Ltd データ送信装置、及びデータ受信装置
CN103036215A (zh) * 2011-09-28 2013-04-10 登丰微电子股份有限公司 具有输出保护的驱动电路及其驱动保护电路
TWI497409B (zh) * 2014-07-18 2015-08-21 Winbond Electronics Corp 亂數產生器及其亂數產生方法
CN105247471A (zh) * 2013-05-23 2016-01-13 新思公司 用于动态调谐对于随机数生成器的反馈控制的系统和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771104B2 (en) 2002-07-25 2004-08-03 Koninklijke Philips Electronics N.V. Switching electronic circuit for random number generation
KR100575182B1 (ko) 2002-09-13 2006-05-02 가부시끼가이샤 도시바 난수 발생 회로
EP1450250B1 (en) 2003-02-11 2006-08-23 IP-First LLC Random number generator with selectable dual random bit string engines
JP4094570B2 (ja) * 2004-03-02 2008-06-04 株式会社東芝 乱数検査回路、乱数生成回路、半導体集積装置、ｉｃカードおよび情報端末機器
JP4546339B2 (ja) * 2005-06-29 2010-09-15 キヤノン株式会社 乱数生成装置及び乱数生成方法
KR101579837B1 (ko) * 2009-02-09 2015-12-24 삼성전자주식회사 난수 발생 장치 및 난수 발생 방법
CN102375722B (zh) 2010-08-09 2014-07-09 中国科学技术大学 一种真随机数生成方法及发生器
US8671261B2 (en) 2011-04-14 2014-03-11 Microsoft Corporation Lightweight random memory allocation
US9037624B1 (en) 2012-08-03 2015-05-19 Seagate Technology Llc Using memory access times for random number generation
TWI601063B (zh) 2012-09-19 2017-10-01 聯想企業解決方案（新加坡）有限公司 使用亂數產生器的電腦系統與資料處理方法
CN106293617B (zh) 2016-08-12 2018-11-09 上海坚芯电子科技有限公司 真随机数发生器
CN106528049B (zh) 2016-11-17 2019-06-11 上海兆芯集成电路有限公司 在多存储体条件分支预测器中用于更新事件的随机数产生

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946215A (en) * 1974-09-30 1976-03-23 The Boeing Company Pseudo-random code generator
CN1503121A (zh) * 2002-11-20 2004-06-09 智慧第一公司 具随机数产生器及用于存储随机数数据的指令的微处理器
CN1757212A (zh) * 2003-03-03 2006-04-05 松下电器产业株式会社 用于减少在宽带通信系统中传送的信号的离散功率谱密度分量的方法和装置
JP2007215166A (ja) * 2006-01-11 2007-08-23 Matsushita Electric Ind Co Ltd データ送信装置、及びデータ受信装置
CN103036215A (zh) * 2011-09-28 2013-04-10 登丰微电子股份有限公司 具有输出保护的驱动电路及其驱动保护电路
CN105247471A (zh) * 2013-05-23 2016-01-13 新思公司 用于动态调谐对于随机数生成器的反馈控制的系统和方法
TWI497409B (zh) * 2014-07-18 2015-08-21 Winbond Electronics Corp 亂數產生器及其亂數產生方法

Also Published As

Publication number Publication date
US10613832B2 (en) 2020-04-07
US20190107999A1 (en) 2019-04-11
CN109656514A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
CN109656514B (zh) 随机数产生系统及其随机数产生方法
EP3709157B1 (en) Random number generator
US20120303690A1 (en) Random number generator with ring oscillation circuit
KR101579837B1 (ko) 난수 발생 장치 및 난수 발생 방법
CN107025092B (zh) 一种基于latch结构真随机数发生器的随机数提取方法
CN111385091A (zh) 用于物理上不可克隆的功能的安全性的集成电路及设备
KR20180032091A (ko) 리프레시 제어 장치
US9203415B2 (en) Modulated clock synchronizer
CN109284637B (zh) 一种基于逻辑加密的集成电路及其加密方法
EP2772861A1 (en) Semiconductor test device and semiconductor test method
JP2006318475A (ja) 処理及び記憶能力に制限のある装置における乱数分布発生システム及び方法
TWI634479B (zh) 隨機數產生系統及其隨機數產生方法
WO2022048245A1 (zh) 随机数产生电路
Moghadam et al. Designing a random number generator with novel parallel LFSR substructure for key stream ciphers
CN109670343B (zh) 随机数产生系统及其随机数产生方法
US8594148B2 (en) Pseudo random signal generating apparatus, communications system, and image forming system
EP4047473A1 (en) Random number generator and random number generating method
KR20170059271A (ko) 비교기를 이용한 실 난수 발생기 및 발생 방법
US20190369964A1 (en) True random number generation device and generation method thereof
JP2006318002A (ja) クロック分周回路
KR20140023559A (ko) 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
JP2008193516A (ja) ランダムエラー信号発生装置
JP2024035405A (ja) 信号発生装置及びそれを用いたエンファシス切り替え方法
JP3328229B2 (ja) クロック・ツリー回路
US20040037367A1 (en) Method and digital circuit for transmitting a plurality of bit sequences to be transmitted via several bus lines

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant