KR102019843B1 - 전하 트랩 소자들을 소거하는 방법 - Google Patents

전하 트랩 소자들을 소거하는 방법 Download PDF

Info

Publication number
KR102019843B1
KR102019843B1 KR1020120139018A KR20120139018A KR102019843B1 KR 102019843 B1 KR102019843 B1 KR 102019843B1 KR 1020120139018 A KR1020120139018 A KR 1020120139018A KR 20120139018 A KR20120139018 A KR 20120139018A KR 102019843 B1 KR102019843 B1 KR 102019843B1
Authority
KR
South Korea
Prior art keywords
erase
voltage
charge trap
loop
fail
Prior art date
Application number
KR1020120139018A
Other languages
English (en)
Other versions
KR20140072366A (ko
Inventor
백광호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120139018A priority Critical patent/KR102019843B1/ko
Priority to US13/777,930 priority patent/US9001589B2/en
Priority to CN201310183279.7A priority patent/CN103854701B/zh
Publication of KR20140072366A publication Critical patent/KR20140072366A/ko
Application granted granted Critical
Publication of KR102019843B1 publication Critical patent/KR102019843B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 전하 트랩 소자들을 포함하는 불휘발성 메모리 장치의 소거 방법에 관한 것이다. 반복되는 소거 루프들을 통해서 상기 전하 트랩 소자들을 소거하는 방법은, 제1 소거 전압을 상기 전하 트랩 소자들에 인가하는 단계; 상기 제1 소거 전압이 인가된 전하 트랩 소자들의 소거 상태를 판별하기 위한 소거 검증 전압을 상기 전하 트랩 소자들에 인가하는 단계; 상기 소거 검증 전압에 따라 소거 페일로 판별된 전하 트랩 소자들의 수와 제1 기준 값을 비교하고, 비교 결과에 따라 패스 또는 페일을 판단하기 위한 제1 페일 비트 검사 동작을 수행하는 단계; 상기 제1 페일 비트 검사 동작이 페일로 판단된 경우, 이전 소거 루프에서 수행된 제1 페일 비트 검사 동작이 패스인지의 여부를 판단하는 단계; 및 상기 이전 소거 루프에서 수행된 제1 페일 비트 검사 동작이 패스된 경우, 상기 이전 소거 루프에서 사용된 제2 소거 전압의 레벨과 동일한 레벨로 제3 소거 전압의 레벨을 설정하는 단계를 포함한다.

Description

전하 트랩 소자들을 소거하는 방법{ERASING METHOD FOR CHARGE TRAP DEVICE}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 상세하게는 전하 트랩 소자들을 포함하는 불휘발성 메모리 장치의 소거 방법에 관한 것이다.
반도체 메모리 장치는 일반적으로 휘발성 메모리 장치와 불휘발성 메모리 장치로 분류된다. 휘발성 메모리 장치는 전원이 차단될 때 저장된 데이터를 잃지만, 불휘발성 메모리 장치는 전원이 차단되더라도 저장된 데이터를 보존할 수 있다. 불휘발성 메모리 장치는 다양한 형태의 메모리 셀을 포함한다.
불휘발성 메모리 장치는 메모리 셀의 구조에 따라 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(Tunneling Magneto-Resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 그리고 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device), 전이 금속 산화물(transition metal oxide)을 이용한 저항 메모리 장치(resistive memory device: RERAM) 등으로 구분될 수 있다.
불휘발성 메모리 장치 중 하나인 플래시 메모리 장치는 적층된 게이트(stacked gate) 구조의 메모리 소자를 포함한다. 적층된 게이트 구조는 메모리 소자의 채널 영역 상에 터널 산화막, 플로팅 게이트 전극, 게이트 절연막 및 컨트롤 게이트 전극이 순차적으로 적층되어 형성된다. 적층된 게이트 구조의 메모리 소자는 메모리 소자의 기억 수명을 보장하기 위해서 터널 산화막이 두껍게 형성된다. 그러나 불휘발성 메모리 장치의 집적도가 증가됨에 따라 터널 산화막의 두께가 점점 얇아지고 있다. 이와 같은 경향은 터널 산화막을 통해 저장된 전하가 누설되는 문제와 같이 메모리 소자의 신뢰성을 떨어트리는 문제를 발생시킬 수 있다.
이와 같은 문제를 해결하기 위해서 새로운 개념의 메모리 소자에 대한 연구와 개발이 활발하게 진행되고 있다. 그 중 하나로서 소노스(Silicon-Oxide-Nitride-Oxide-Silicon: SONOS) 구조의 전하 트랩 소자(charge trap device: CTD)를 단위 셀로 갖는 불휘발성 메모리 장치에 대한 관심이 증대되고 있다.
소노스(SONOS) 구조의 전하 트랩 소자는 내부에 채널 영역이 형성되는 실리콘 기판, 터널링층(tunneling layer), 전하 트랩층(charge trap layer), 차폐층(blocking layer) 및 컨트롤 게이트 전극이 순차적으로 적층되어 형성된다. 전하 트랩층은 일반적으로 질화(Nitride)막을 사용한다. 이러한 질화막에 전자를 주입시키거나, 전자를 제거시키는 메커니즘을 이용하여 전하 트랩 소자가 프로그램되거나 소거된다.
전하 트랩 소자를 소거하기 위해서 반도체 기판과 컨트롤 게이트 전극 사이에 높은 전계가 형성될 때, 컨트롤 게이트 전극의 전자들이 전하 트랩층과 컨트롤 게이트 전극을 전기적으로 분리하기 위한 차폐층을 관통하여 전하 트랩층으로 유입되는 역 터널링(back tunneling) 현상이 발생될 수 있다. 역 터널링 현상이 발생되면, 소거 전압이 인가되더라도 전하 트랩 소자는 소거되지 않고 오히려 프로그램되는 현상이 발생될 수 있다. 이러한 현상은 전하 트랩 소자의 소거 특성을 저하시키는 문제를 발생시킬 수 있다.
본 발명의 실시 예는 역방향 터널링 현상에 의한 소거 특성의 저하를 방지할 수 있는 전하 트랩 소자들을 포함하는 불휘발성 메모리 장치의 소거 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 반복되는 소거 루프들을 통해서 전하 트랩 소자들을 소거하는 방법은, 제1 소거 전압을 상기 전하 트랩 소자들에 인가하는 단계; 상기 제1 소거 전압이 인가된 전하 트랩 소자들의 소거 상태를 판별하기 위한 소거 검증 전압을 상기 전하 트랩 소자들에 인가하는 단계; 상기 소거 검증 전압에 따라 소거 페일로 판별된 전하 트랩 소자들의 수와 제1 기준 값을 비교하고, 비교 결과에 따라 패스 또는 페일을 판단하기 위한 제1 페일 비트 검사 동작을 수행하는 단계; 상기 제1 페일 비트 검사 동작이 페일로 판단된 경우, 이전 소거 루프에서 수행된 제1 페일 비트 검사 동작이 패스인지의 여부를 판단하는 단계; 및 상기 이전 소거 루프에서 수행된 제1 페일 비트 검사 동작이 패스된 경우, 상기 이전 소거 루프에서 사용된 제2 소거 전압의 레벨과 동일한 레벨로 제3 소거 전압의 레벨을 설정하는 단계를 포함한다.
본 발명의 다른 실시 예에 따른 반복되는 소거 루프들을 통해서 전하 트랩 소자들을 소거하는 방법은, 제1 소거 전압을 상기 전하 트랩 소자들에 인가하는 단계; 상기 제1 소거 전압이 인가된 전하 트랩 소자들의 소거 상태를 판별하기 위한 제1 소거 검증 전압을 상기 전하 트랩 소자들에 인가하고, 상기 제1 소거 검증 전압에 따라 소거 페일로 판별된 전하 트랩 소자들의 수에 따라 패스 또는 페일을 판단하기 위한 제1 소거 검증 동작을 수행하는 단계; 상기 제1 소거 검증 동작이 페일로 판단된 경우, 이전 소거 루프에서 수행된 제1 소거 검증 동작이 패스인지의 여부를 판단하는 단계; 및 상기 이전 소거 루프에서 수행된 제1 소거 검증 동작이 패스로 판단된 경우, 상기 이전 소거 루프에서 사용된 제2 소거 전압의 레벨과 동일한 레벨로 제3 소거 전압의 레벨을 설정하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 전하 트랩 소자들을 포함하는 불휘발성 메모리 장치의 소거 특성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 전하 트랩 소자를 예시적으로 보여주는 단면도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 역 터널링 현상을 검출하기 위한 방법을 예시적으로 설명하기 위한 문턱 전압 분포도이다.
도 3은 본 발명의 제1 실시 예에 따른 소거 루프를 예시적으로 설명하기 위한 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 소거 방법에 따라 인가되는 소거 전압을 예시적으로 설명하기 위한 도면이다.
도 5는 본 발명의 제1 실시 예에 따른 소거 방법을 예시적으로 설명하기 위한 순서도이다.
도 6은 본 발명의 제2 실시 예에 따른 소거 루프를 예시적으로 설명하기 위한 도면이다.
도 7은 본 발명의 제2 실시 예에 따른 소거 방법에 따라 인가되는 소거 전압을 예시적으로 설명하기 위한 도면이다.
도 8은 본 발명의 제2 실시 예에 따른 소거 방법을 예시적으로 설명하기 위한 순서도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 전하 트랩 소자를 예시적으로 보여주는 단면도이다.
도 1을 참조하면, P형 웰(101)은 N형 기판(100) 상부에 형성된다. 3중 웰(tripple well) 구조를 사용하는 경우, N형 기판(100)은 P형 기판으로 변경될 수 있다. 그리고 N형 웰이 그러한 P형 기판 상부에 형성되고, P형 웰(101) 그러한 N형 웰 상부에 형성될 수 있다.
n+형 소스/드레인 불순물 영역들(102 및 103)은 P형 웰(101) 상부에 형성된다. n+형 소스/드레인 불순물 영역들(102 및 103)은 P형 웰(101) 내에 형성되는 채널 영역에 의해 이격되도록 형성된다.
터널링층(110)은 n+형 소스/드레인 불순물 영역들(102 및 103) 사이에 형성되는 채널 영역 상부에 형성된다. 터널링층(110)은 실리콘 산화막(SiO2)을 포함하는 절연막으로, 단일층 또는 다층으로 형성될 수 있다.
전하 트랩층(120)은 터널링층(110) 상부에 형성된다. 전하 트랩층(120)은 실리콘 질화막으로 형성될 수 있다. 전하 트랩층(120)은 채널 영역으로부터 터널링층(110)을 관통하여 주입되는 전하를 트랩한다.
차폐층(130)은 전하 트랩층(120) 상부에 형성된다. 차폐층(130)은 실리콘 산화막(SiO2), ONO(Oxide-Nitride-Oxide) 구조의 막, 또는 알루미늄 산화막(AL2O3)과 같은 절연막으로, 이러한 물질을 이용한 단일층 또는 다층으로 형성될 수 있다.
컨트롤 게이트 전극(140)은 차폐층(130) 상부에 형성된다. 컨트롤 게이트 전극(140)은 배리어 메탈(141), 폴리 실리콘막(142) 및 금속 전극막(143)이 적층된 구조로 형성될 수 있다. 컨트롤 게이트 전극(140)이 폴리 실리콘 막으로 형성되는 경우, 소노스(Silicon-Oxide-Nitride-Oxide-Silicon: SONOS, 이하, "SONOS"라 칭함) 구조의 전하 트랩 소자가 형성될 수 있다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치의 역 터널링 현상을 검출하기 위한 방법을 예시적으로 설명하기 위한 문턱 전압 분포도이다. 전하 트랩 소자를 소거하기 위해서 반도체 기판(도 1의 100)과 컨트롤 게이트 전극(도 1의 140) 사이에 높은 전계가 형성될 때, 컨트롤 게이트 전극(140)의 전자들이, 차폐층(도 1의 130)을 관통하여 전하 트랩층(도 1의 120)으로 유입되는 역 터널링(back tunneling) 현상이 발생될 수 있다.
전하 트랩 소자가 정상적으로 소거되면, 전하 트랩 소자는 소거 검증 전압(Vvrf_e)보다 낮은 문턱 전압을 갖는다. 예를 들면, 소거된 전하 트랩 소자는 문턱 전압 분포(E_TG)에 포함되는 문턱 전압을 갖는다. 소거 동작이 진행되고 있는 전하 트랩 소자는, 소거 검증 전압(Vvrf_e)보다 낮은 또는 높은 문턱 전압을 갖는다. 예를 들면, 소거 동작이 진행되고 있는 전하 트랩 소자는 문턱 전압 분포(E_ING)에 포함되는 문턱 전압을 갖는다. 소거 검증 전압(Vvrf_e)보다 높은 문턱 전압을 갖는 전하 트랩 소자, 즉, ING 영역에 포함되는 문턱 전압을 갖는 전하 트랩 소자는 소거 검증 동작 시 페일로 판별된다.
역 터널링 현상이 발생되면, 소거 전압이 인가되더라도 전하 트랩 소자의 문턱 전압 분포가 소거 검증 전압(Vvrf_e) 이하로 내려가지 않고 오히려 상승하는 현상이 발생될 수 있다. 다시 말해서, 역 터널링 현상이 발생되면, 전하 트랩 소자는 소거되지 않고 오히려 프로그램되는 현상이 발생될 수 있다. 예를 들면, 역 터널링 현상이 발생되면, 전하 트랩 소자는 문턱 전압 분포(E_BT)에 포함되는 문턱 전압을 갖는다. 이는, 소거 검증 전압(Vvrf_e)보다 높은 문턱 전압을 갖는 전하 트랩 소자의 수가 증가되는 현상이 발생될 수 있음을 의미한다(ING 영역보다 넓은 BT 영역 참조). BT 영역에 포함되는 문턱 전압을 갖는 전하 트랩 소자 역시 소거 검증 동작 시 페일로 판별된다.
본 발명의 실시 예에 따르면, 이전 소거 루프에서 검출된 소거 페일 비트의 수보다 현재 소거 루프에서 검출된 소거 페일 비트의 수가 많은 경우에, 역 터널링 현상이 전하 트랩 소자에 발생된 것으로 판단한다. 이러한 방법으로 역 터널링 현상이 검출되면, 역 터널링 현상이 발생되지 않은 소거 전압 레벨(예를 들면, 이전 소거 루프에서 사용된 소거 전압 레벨)로 소거 전압 레벨을 재설정한다. 그리고 재설정된 소거 전압 레벨에 따라 다음의 소거 루프를 수행한다.
이전 소거 루프에서 검출된 소거 페일 비트의 수와 현재 소거 루프에서 검출된 소거 페일 비트의 수에 따라 소거 패스 또는 페일을 판정하기 위한 다양한 방법이 존재할 수 있다. 소거 패스 또는 페일을 판정하기 위한 방법에 따라 변형된 실시 예들이 이하에서 상세히 설명될 것이다.
도 3은 본 발명의 제1 실시 예에 따른 소거 루프를 예시적으로 설명하기 위한 도면이다. 그리고 도 4는 본 발명의 제1 실시 예에 따른 소거 방법에 따라 인가되는 소거 전압을 예시적으로 설명하기 위한 도면이다.
본 발명의 제1 실시 예에 따르면, 전하 트랩 소자는 스텝 펄스 소거(step pulse erase) 방식을 이용하여 소거된다. 스텝 펄스 소거 방식에 따르면, 전하 트랩 소자에 한 펄스의 소거 전압을 인가하고, 그 후에 전하 트랩 소자가 소거되었는지의 여부를 확인하기 위한 소거 검증 동작이 수행된다. 소거 전압 인가 동작(AEV)과 소거 검증(EV) 동작은 하나의 소거 루프(EL)를 구성한다. 전하 트랩 소자가 소거될 때까지 소거 루프(EL)가 반복된다. 즉, 전하 트랩 소자가 소거될 때까지 복수의 소거 루프들(EL1~ELk)이 수행될 수 있다. 소거 루프(EL)가 반복될 때마다 소거 전압은 증가분(또는 스텝 전압, 또는 스텝 펄스, ΔV)만큼 증가된다. 만약, 전하 트랩 소자에 역 터널링 현상이 검출된 경우, 다음의 소거 루프(EL)에서 사용될 소거 전압은 이전 소거 루프에서 사용된 소거 전압 레벨로 설정된다.
도 3을 참조하면, 소거 루프(EL)를 구성하는 소거 검증 동작(EV)은 적어도 2회의 페일 비트 검사 동작(FBC)을 포함한다. 예를 들면, 소거 검증 동작(EV)은, 한 번의 소거 검증 전압이 인가된 이후에, 전하 트랩 소자들의 페일 비트 수를 판별하는 제1 페일 비트 검사 동작(FBC1)과 제2 페일 비트 검사 동작(FBC2)을 포함한다.
제1 페일 비트 검사 동작(FBC1)과 제2 페일 비트 검사 동작(FBC2)의 페일 비트 검출 기준은 서로 다르다. 예를 들면, 제1 페일 비트 검사 동작(FBC1)의 페일 비트 검출 기준(A)은 제2 페일 비트 검사 동작(FBC2)의 페일 비트 검출 기준(B)보다 클 수 있다. 제1 페일 비트 검사 동작(FBC1)은 역 터널링 현상이 발생되었는지의 여부를 판단하기 위해서 수행된다. 그리고 제2 페일 비트 검사 동작(FBC2)은 소거 동작이 패스 또는 페일되었는지를 판단하기 위해서 수행된다.
소거 검증 전압에 따라 판별된 전하 트랩 소자들의 페일 비트의 수가 제1 페일 비트 검사 동작(FBC1)의 페일 비트 검출 기준(A)보다 많은 경우, 제1 페일 비트 검사 동작(FBC1)은 페일로 판단된다. 반대로, 소거 검증 전압에 따라 판별된 전하 트랩 소자들의 페일 비트의 수가 제1 페일 비트 검사 동작(FBC1)의 페일 비트 검출 기준(A)보다 적은 경우, 제1 페일 비트 검사 동작(FBC1)은 패스로 판단된다. 소거 검증 전압에 따라 판별된 전하 트랩 소자들의 페일 비트의 수가 제2 페일 비트 검사 동작(FBC2)의 페일 비트 검출 기준(B)보다 많은 경우, 제2 페일 비트 검사 동작(FBC2)은 페일로 판단된다. 반대로, 소거 검증 전압에 따라 판별된 전하 트랩 소자들의 페일 비트의 수가 제2 페일 비트 검사 동작(FBC2)의 페일 비트 검출 기준(B)보다 적은 경우, 제2 페일 비트 검사 동작(FBC2)은 패스로 판단된다.
본 발명의 제1 실시 예에 따르면, 현재 소거 루프에서 수행된 제1 페일 비트 검사 동작(FBC1)의 결과와 이전 소거 루프에서 수행된 제1 페일 비트 검사 동작(FBC1)의 결과에 따라 역 터널링 현상이 검출된다. 예를 들면, 현재 소거 루프에서 수행된 제1 페일 비트 검사 동작(FBC1)의 결과가 페일되고, 이전 소거 루프에서 수행된 제1 페일 비트 검사 동작(FBC1)의 결과가 패스된 경우, 역 터널링 현상이 발생된 것으로 판단된다.
도 4를 참조하여 예를 들면, 제2 소거 루프(EL2)에서 수행된 제1 페일 비트 검사 동작(FBC1)의 결과는 패스되었지만 제3 소거 루프(EL3)에서 수행된 제1 페일 비트 검사 동작(FBC1)의 결과가 페일된 경우, 역 터널링 현상이 발생된 것으로 판단된다. 이는, 제3 소거 루프(EL3)에서 인가된 소거 전압에 따라 전하 트랩 소자들의 문턱 전압이 높아지는 이유로, 제3 소거 루프(EL3)에서 페일된 전하 트랩 소자들의 수가 제2 소거 루프(EL2)에서 페일된 전하 트랩 소자들의 수보다 증가하였음을 의미한다.
역 터널링 현상이 검출되면, 이전 소거 루프에서 인가된 소거 전압 레벨과 동일한 소거 전압이 다음 소거 루프에서 인가된다. 이때, 다음 소거 루프에서 소거 전압이 인가되는 시간은 이전 소거 루프에서 소거 전압이 인가된 시간보다 길 수 있다. 즉, 다음 소거 루프에서는 이전 소거 루프에서 소거 전압이 인가된 시간보다 더 오랜 시간 동안 소거 전압이 인가된다.
도 4를 참조하여 예를 들면, 현재 소거 루프(EL3)에서 역 터널링 현상이 검출된 경우, 이전 소거 루프(EL2)에서 인가된 소거 전압(Vera2)과 동일한 레벨의 소거 전압(Vera2)이 다음 소거 루프(EL4)에서 인가된다. 그리고, 다음 소거 루프(EL4)에서는 이전 소거 루프(EL2)에서 소거 전압이 인가된 시간(t1)보다 더 오랜 시간(t2)동안 소거 전압이 인가된다.
역 터널링 현상이 검출된 이후의 모든 소거 루프들에서는 동일한 소거 전압이 인가된다. 예를 들면, 역 터널링 현상이 검출된 이후의 모든 소거 루프들(EL4~ELk)에서는 동일한 소거 전압(Vera2)이 인가된다. 그리고 역 터널링 현상이 검출된 이후의 모든 소거 루프들(EL4~ELk)에서는 소거 전압이 인가되는 시간(t2)이 동일할 수 있다. 또는 역 터널링 현상이 검출된 이후의 소거 루프들(EL4~ELk)이 반복될 때마다 소거 전압이 인가되는 시간은 점차 증가될 수 있다.
도 5는 본 발명의 제1 실시 예에 따른 소거 방법을 예시적으로 설명하기 위한 순서도이다. 도 5를 설명함에 있어서, 이전 소거 루프가 이미 수행된 것을 가정한다. 즉, 이전 소거 루프의 제2 페일 비트 검사 동작이 페일되고, 그러한 이유로 소거 루프가 다시 수행되는 것을 가정한다. 또한, 이전 소거 루프의 제1 페일 비트 검사 결과를 참조할 수 있는 상태를 가정한다.
S110 단계에서, 전하 트랩 소자들을 소거하기 위해서 소거 전압을 인가한다. 도 5의 설명에 앞서 이전 소거 루프의 제2 페일 비트 검사 동작이 페일된 이유로 소거 루프가 다시 수행되는 것을 가정하였기 때문에, 이전 소거 루프에서 인가된 소거 전압보다 증가분만큼 증가된 소거 전압이 S110 단계에서 인가될 것이다.
S120 단계에서, 소거 전압이 인가된 전하 트랩 소자들에 소거 검증 전압을 인가한다. 인가된 소거 검증 전압에 따라 전하 트랩 소자들의 각각의 상태(예를 들면, 문턱 전압)가 판별된다.
S130 단계에서, 소거 검증 전압이 인가된 전하 트랩 소자들 각각의 상태에 근거하여 제1 페일 비트 검사 동작을 수행한다. 예를 들면, 소거 검증 전압의 인가에 의해서 소거 페일로 판별된 전하 트랩 소자들의 수, 즉, 소거 페일 비트의 수와, 제1 페일 비트 검사 동작의 검출 기준을 비교한다.
S140 단계에서, 현재 소거 루프의 제1 페일 비트 검사 동작이 페일되었는지를 판단한다. 앞서 설명된 바와 같이, 소거 페일 비트의 수가 제1 페일 비트 검사 동작의 검출 기준보다 많은 경우, 제1 페일 비트 검사 동작은 페일로 판단된다. 제1 페일 비트 검사 동작이 페일로 판단되면(Yes), 절차는 S150 단계로 진행된다. 반대로, 소거 페일 비트의 수가 제1 페일 비트 검사 동작의 검출 기준보다 적은 경우, 제1 페일 비트 검사 동작은 패스로 판단된다. 제1 페일 비트 검사 동작이 패스로 판단되면(No), 절차는 S170 단계로 진행된다.
S150 단계에서, 이전 소거 루프의 제1 페일 비트 검사 동작이 패스되었는지를 판단한다. 도 5의 설명에 앞서 이전 소거 루프가 이미 수행된 것을 가정하였기 때문에, 이전 소거 루프의 제1 페일 비트 검사 결과를 참조할 수 있음은 잘 이해될 것이다. 이전 소거 루프의 제1 페일 비트 검사 동작이 패스로 판단되면(Yes), 절차는 S160 단계로 진행된다. 이전 소거 루프의 제1 페일 비트 검사는 패스되었지만 현재 소거 루프의 제1 페일 비트 검사가 페일된 경우는, 페일 비트의 수가 증가된 것을 의미한다. 즉, 이전 소거 루프의 제1 페일 비트 검사는 패스되었지만 현재 소거 루프의 제1 페일 비트 검사가 페일된 경우는, 현재 소거 루프의 소거 전압에 의해서 전하 트랩 소자가 프로그램된 것, 다시 말해서 역 터널링 현상이 발생된 것을 의미한다. 따라서, 절차는 S160 단계로 진행된다. 반면, 이전 소거 루프의 제1 페일 비트 검사 동작이 페일로 판단되면(No), 절차는 S190 단계로 진행된다. 즉, 이전 소거 루프의 제1 페일 비트 검사도 페일되었고 현재 소거 루프의 제1 페일 비트 검사도 페일된 경우는, 역 터널링 현상이 발생되지 않은 것으로 판단하고, 절차는 S190 단계로 진행된다.
S160 단계에서, 소거 전압 레벨을 이전 소거 루프의 소거 전압 레벨과 동일하게 설정한다. 설정된 소거 전압은 이후의 소거 루프에서 계속 사용된다. 그리고 앞서 설명된 바와 같이, 이후의 소거 루프에서 설정된 소거 전압이 인가되는 시간은 소거 루프가 반복될 때마다 증가될 수 있다. 다른 예로서, 이후의 소거 루프에서 설정된 소거 전압이 인가되는 시간은 이후의 소거 루프가 반복될 때마다 동일할 수 있다.
S140 단계와 S150 단계를 통해서 역 터널링 현상이 발생되지 않은 것으로 판단되면, 절차는 S190 단계로 진행된다. S190 단계에서, 다음의 소거 루프에 사용될 소거 전압을 증가한다. 그리고 절차는 S110 단계로 돌아가, 다음의 소거 루프가 수행된다.
S140 단계에서, 현재 소거 루프의 제1 페일 비트 검사 동작이 패스로 판단되면(No), 절차는 S170 단계로 진행된다. S170 단계에서, 소거 검증 전압이 인가된 전하 트랩 소자들 각각의 상태에 근거하여 제2 페일 비트 검사 동작을 수행한다. 예를 들면, 소거 검증 전압의 인가에 의해서 소거 페일로 판별된 전하 트랩 소자들의 수, 즉, 소거 페일 비트의 수와, 제2 페일 비트 검사 동작의 검출 기준을 비교한다.
S180 단계에서, 현재 소거 루프의 제2 페일 비트 검사 동작이 페일되었는지를 판단한다. 앞서 설명된 바와 같이, 소거 페일 비트의 수가 제2 페일 비트 검사 동작의 검출 기준보다 많은 경우, 제2 페일 비트 검사 동작은 페일로 판단된다. 앞서 설명된 바와 같이 제2 페일 비트 검사 동작은 소거 동작이 패스되었는지 또는 페일되었는지를 판단하기 위해서 수행된다. 제2 페일 비트 검사 동작이 페일로 판단되면(Yes), 절차는 S190 단계로 진행된다. S190 단계에서, 다음의 소거 루프에 사용될 소거 전압을 증가한다. 그리고 절차는 S110 단계로 돌아가, 다음의 소거 루프가 수행된다. 반대로, 소거 페일 비트의 수가 제2 페일 비트 검사 동작의 검출 기준보다 적은 경우, 제2 페일 비트 검사 동작은 패스로 판단된다. 제2 페일 비트 검사 동작이 패스로 판단되면(No), 소거 동작의 절차는 종료된다.
본 발명의 제1 실시 예에 따른 소거 방법에 따르면, 소거 검증 전압을 인가한 이후에 역 터널링 현상을 검출하기 위한 제1 페일 비트 검사 동작을 수행한다. 그리고 현재 소거 루프의 제1 페일 비트 검사 동작의 결과와 이전 소거 루프의 제1 페일 비트 검사 동작의 결과에 따라 역 터널링 현상을 검출한다.
도 6은 본 발명의 제2 실시 예에 따른 소거 루프를 예시적으로 설명하기 위한 도면이다. 그리고 도 7은 본 발명의 제2 실시 예에 따른 소거 방법에 따라 인가되는 소거 전압을 예시적으로 설명하기 위한 도면이다.
본 발명의 제2 실시 예에 따르면, 전하 트랩 소자는 스텝 펄스 소거(step pulse erase) 방식을 이용하여 소거된다. 스텝 펄스 소거 방식에 따르면, 전하 트랩 소자에 한 펄스의 소거 전압을 인가하고, 그 후에 전하 트랩 소자가 소거되었는지의 여부를 확인하기 위한 소거 검증 동작이 수행된다. 소거 전압 인가 동작(AEB)과 소거 검증 동작(EV)은 하나의 소거 루프(EL)를 구성한다. 전하 트랩 소자가 소거될 때까지 소거 루프(EL)가 반복된다. 즉, 전하 트랩 소자가 소거될 때까지 복수의 소거 루프들(EL1~ELk)이 수행될 수 있다. 소거 루프(EL)가 반복될 때마다 소거 전압은 증가분(또는 스텝 전압, 또는 스텝 펄스, ΔV)만큼 증가된다. 만약, 전하 트랩 소자에 역 터널링 현상이 검출된 경우, 다음의 소거 루프(EL)에서 사용될 소거 전압은 이전 소거 루프에서 사용된 소거 전압 레벨로 설정된다.
도 6을 참조하면, 소거 루프(EL)를 구성하는 소거 검증 동작(EV)은 제1 소거 검증 동작(EV1)과 제2 소거 검증 동작(EV2)을 포함한다. 제1 소거 검증 동작(EV1)과 제2 소거 검증 동작(EV2)의 소거 검증 전압(Vvrf_e)은 서로 다르다. 예를 들면, 제1 소거 검증 동작(EV1) 동안 전하 트랩 소자에 인가되는 소거 검증 전압(V1)의 레벨은 제2 소거 검증 동작(EV2) 동안 전하 트랩 소자에 인가되는 소거 검증 전압(V2)의 레벨보다 높을 수 있다. 제1 소거 검증 동작(EV1)은 역 터널링 현상이 발생되었는지의 여부를 판단하기 위해서 수행된다. 그리고 제2 소거 검증 동작(EV2)은 소거 동작이 패스 또는 페일되었는지를 판단하기 위해서 수행된다.
하나 또는 그 이상의(또는 기준 값 이상의) 전하 트랩 소자들이 소거 검증 전압(V1)보다 높은 문턱 전압을 갖는 것으로 판별되면 제1 소거 검증 동작(EV1)은 페일로 판단된다. 반대로, 모든 전하 트랩 소자들이 소거 검증 전압(V1)보다 낮은 문턱 전압을 갖는 것으로 판별되면 제1 소거 검증 동작(EV1)은 패스로 판단된다. 하나 또는 그 이상의(또는 기준 값 이상의) 전하 트랩 소자들이 소거 검증 전압(V2)보다 높은 문턱 전압을 갖는 것으로 판별되면 제2 소거 검증 동작(EV2)은 페일로 판단된다. 반대로, 모든 전하 트랩 소자들이 소거 검증 전압(V2)보다 낮은 문턱 전압을 갖는 것으로 판별되면 제2 소거 검증 동작(EV2)은 패스로 판단된다.
본 발명의 제2 실시 예에 따르면, 현재 소거 루프에서 수행된 제1 소거 검증 동작(EV1)의 결과와 이전 소거 루프에서 수행된 제1 소거 검증 동작(EV1)의 결과에 따라 역 터널링 현상이 검출된다. 예를 들면, 현재 소거 루프에서 수행된 제1 소거 검증 동작(EV1)의 결과가 페일되고, 이전 소거 루프에서 수행된 제1 소거 검증 동작(EV1)의 결과가 패스된 경우, 역 터널링 현상이 발생된 것으로 판단된다.
도 7을 참조하여 예를 들면, 제2 소거 루프(EL2)에서 수행된 제1 소거 검증 동작(EV1)의 결과는 패스되었지만 제3 소거 루프(EL3)에서 수행된 제1 소거 검증 동작(EV1)의 결과가 페일된 경우, 역 터널링 현상이 발생된 것으로 판단된다. 이는, 제2 소거 루프(EL2)에서는 모든 전하 트랩 소자들의 문턱 전압이 소거 검증 전압(V1)보다 낮았지만, 제3 소거 루프(EL3)에서 인가된 소거 전압에 따라 전하 트랩 소자들의 문턱 전압이 소거 검증 전압(V1)보다 높아진 것을 의미한다.
역 터널링 현상이 검출되면, 이전 소거 루프에서 인가된 소거 전압 레벨과 동일한 소거 전압이 다음 소거 루프에서 인가된다. 이때, 다음 소거 루프에서 소거 전압이 인가되는 시간은 이전 소거 루프에서 소거 전압이 인가되는 시간보다 길 수 있다. 즉, 다음 소거 루프에서는 이전 소거 루프에서 소거 전압이 인가된 시간보다 더 오랜 시간 동안 소거 전압이 인가된다.
도 7을 참조하여 예를 들면, 현재 소거 루프(EL3)에서 역 터널링 현상이 검출된 경우, 이전 소거 루프(EL2)에서 인가된 소거 전압(Vera2)과 동일한 레벨의 소거 전압(Vera2)이 다음 소거 루프(EL4)에서 인가된다. 그리고, 다음 소거 루프(EL4)에서는 이전 소거 루프(EL2)에서 소거 전압이 인가된 시간(t1)보다 더 오랜 시간(t2)동안 소거 전압이 인가된다.
역 터널링 현상이 검출된 이후의 모든 소거 루프들에서는 동일한 소거 전압이 인가된다. 예를 들면, 역 터널링 현상이 검출된 이후의 모든 소거 루프들(EL4~ELk)에서는 동일한 소거 전압(Vera2)이 인가된다. 그리고 역 터널링 현상이 검출된 이후의 모든 소거 루프들(EL4~ELk)에서는 소거 전압이 인가되는 시간(t2)이 동일할 수 있다. 또는 역 터널링 현상이 검출된 이후의 소거 루프들(EL4~ELk)이 반복될 때마다 소거 전압이 인가되는 시간은 점차 증가될 수 있다.
도 8은 본 발명의 제2 실시 예에 따른 소거 방법을 예시적으로 설명하기 위한 순서도이다. 도 8을 설명함에 있어서, 이전 소거 루프가 이미 수행된 것을 가정한다. 즉, 이전 소거 루프의 제2 소거 검증 동작이 페일되고, 그러한 이유로 소거 루프가 다시 수행되는 것을 가정한다. 또한, 이전 소거 루프의 제1 소거 검증 동작의 결과를 참조할 수 있는 상태를 가정한다.
S210 단계에서, 전하 트랩 소자들을 소거하기 위해서 소거 전압을 인가한다. 도 8의 설명에 앞서 이전 소거 루프의 제2 소거 검증 동작이 페일된 이유로 소거 루프가 다시 수행되는 것을 가정하였기 때문에, 이전 소거 루프에서 인가된 소거 전압보다 증가분만큼 증가된 소거 전압이 S210 단계에서 인가될 것이다.
S220 단계에서, 제1 소거 검증 전압을 이용하여 제1 소거 검증 동작을 수행한다. 앞서 설명된 바와 같이, 제1 소거 검증 동작은 역 터널링 현상이 발생되었는지의 여부를 판단하기 위해서 수행된다.
S230 단계에서, 현재 소거 루프의 제1 소거 검증 동작이 페일되었는지를 판단한다. 앞서 설명된 바와 같이, 하나 또는 그 이상의(또는 기준 값 이상의) 전하 트랩 소자들이 제1 소거 검증 전압보다 높은 문턱 전압을 갖는 것으로 판별되면 제1 소거 검증 동작은 페일로 판단된다. 제1 소거 검증 동작이 페일로 판단되면(Yes), 절차는 S240 단계로 진행된다. 반대로, 모든 전하 트랩 소자들이 제1 소거 검증 전압보다 낮은 문턱 전압을 갖는 것으로 판별되면 제1 소거 검증 동작은 패스로 판단된다. 제1 소거 검증 동작이 패스로 판단되면(No), 절차는 S260 단계로 진행된다.
S240 단계에서, 이전 소거 루프의 제1 소거 검증 동작이 패스되었는지를 판단한다. 도 8의 설명에 앞서 이전 소거 루프가 이미 수행된 것을 가정하였기 때문에, 이전 소거 루프의 제1 소거 검증 동작의 결과를 참조할 수 있음은 잘 이해될 것이다.이전 소거 루프의 제1 소거 검증 동작이 패스로 판단되면(Yes), 절차는 S250 단계로 진행된다. 이전 소거 루프의 제1 소거 검증 동작은 패스되었지만 현재 소거 루프의 제1 소거 검증 동작이 페일된 경우는, 제1 소거 검증 전압보다 높은 문턱 전압을 갖는 전하 트랩 소자가 발생된 것을 의미한다. 즉, 이전 소거 루프의 제1 소거 검증 동작은 패스되었지만 현재 소거 루프의 제1 소거 검증 도작이 페일된 경우는, 현재 소거 루프의 소거 전압에 의해서 전하 트랩 소자가 프로그램된 것, 다시 말해서 역 터널링 현상이 발생된 것을 의미한다. 따라서 절차는 S250 단계로 진행된다. 반면, 이전 소거 루프의 제1 소거 검증 동작이 페일로 판단되면(No), 절차는 S280 단계로 진행된다. 즉, 이전 소거 루프의 제1 소거 검증 동작도 페일되었고 현재 소거 루프의 제1 소거 검증 동작도 페일된 경우는, 역 터널링 현상이 발생되지 않은 것으로 판단하고, 절차는 S280 단계로 진행된다.
S250 단계에서, 소거 전압 레벨을 이전 소거 루프의 소거 전압 레벨과 동일하게 설정한다. 설정된 소거 전압은 이후의 소거 루프에서 계속 사용된다. 그리고 앞서 설명된 바와 같이, 이후의 소거 루프에서 설정된 소거 전압이 인가되는 시간은 소거 루프가 반복될 때마다 증가될 수 있다. 다른 예로서, 이후의 소거 루프에서 설정된 소거 전압이 인가되는 시간은 이후의 소거 루프가 반복될 때마다 동일할 수 있다.
S230 단계와 S240 단계를 통해서 역 터널링 현상이 발생되지 않은 것으로 판단되면, 절차는 S280 단계로 진행된다. S280 단계에서, 다음의 소거 루프에 사용될 소거 전압을 증가한다. 그리고 절차는 S210 단계로 돌아가, 다음의 소거 루프가 수행된다.
S230 단계에서, 현재 소거 루프의 제1 소거 검증 동작이 패스로 판단되면(No), 절차는 S260 단계로 진행된다. S260 단계에서, 제2 소거 검증 전압을 이용하여 제2 소거 검증 동작을 수행한다. 제2 소거 검증 동작은 소거 동작이 패스 또는 페일되었는지를 판단하기 위해서 수행된다. 따라서, 제2 소거 검증 동작에서 사용되는 제2 소거 검증 전압은 제1 소거 검증 동작(S220 단계의 동작)에서 사용되는 제1 소거 검증 전압보다 낮은 레벨을 갖는다.
S270 단계에서, 현재 소거 루프의 제2 소거 검증 동작이 페일되었는지를 판단한다. 앞서 설명된 바와 같이, 하나 또는 그 이상의(또는 기준 값 이상의) 전하 트랩 소자들이 제2 소거 검증 전압보다 높은 문턱 전압을 갖는 것으로 판별되면 제2 소거 검증 동작은 페일로 판단된다. 제2 소거 검증 동작이 페일로 판단되면(Yes), 절차는 S280 단계로 진행된다. S280 단계에서, 다음의 소거 루프에 사용될 소거 전압을 증가한다. 그리고 절차는 S210 단계로 돌아가, 다음의 소거 루프가 수행된다. 반대로, 모든 전하 트랩 소자들이 제2 소거 검증 전압보다 낮은 문턱 전압을 갖는 것으로 판별되면 제2 소거 검증 동작은 패스로 판단된다. 제2 소거 검증 동작이 패스로 판단되면(No), 소거 동작의 절차는 종료된다.
본 발명의 제2 실시 예에 따른 소거 방법에 따르면, 소거 검증 동작 동안 역 터널링 현상을 검출하기 위한 제1 소거 검증 동작을 수행한다. 그리고, 현재 소거 루프의 제1 소거 검증 도작의 결과와 이전 소거 루프의 제1 소거 검증 도작의 결과에 따라 역 터널링 현상을 검출한다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : N형 기판
101 : P형 웰
102 및 103 : n+형 소스/드레인 불순물 영역
110 : 터널링층
120 : 전하 트랩층
130 : 차폐층
140 : 컨트롤 게이트 전극

Claims (29)

  1. 반복되는 소거 루프들을 통해서 전하 트랩 소자들을 소거하는 방법에 있어서:
    제1 소거 전압을 상기 전하 트랩 소자들에 인가하는 단계;
    상기 제1 소거 전압이 인가된 전하 트랩 소자들의 소거 상태를 판별하기 위한 소거 검증 전압을 상기 전하 트랩 소자들에 인가하는 단계;
    상기 소거 검증 전압에 따라 소거 페일로 판별된 전하 트랩 소자들의 수와 제1 기준 값을 비교하고, 비교 결과에 따라 패스 또는 페일을 판단하기 위한 제1 페일 비트 검사 동작을 수행하는 단계;
    상기 제1 페일 비트 검사 동작이 페일로 판단된 경우, 이전 소거 루프에서 수행된 제1 페일 비트 검사 동작이 패스인지의 여부를 판단하는 단계; 및
    상기 이전 소거 루프에서 수행된 제1 페일 비트 검사 동작이 패스된 경우, 상기 이전 소거 루프에서 사용된 제2 소거 전압의 레벨과 동일한 레벨로 제3 소거 전압의 레벨을 설정하는 단계를 포함하는 소거 방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제3 소거 전압은 다음의 모든 소거 루프들의 소거 전압을 인가하는 단계에서 사용되는 소거 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 다음의 모든 소거 루프들이 수행될 때 상기 제3 소거 전압이 인가되는 시간은 상기 이전 소거 루프가 수행될 때 상기 제2 소거 전압이 인가된 시간보다 긴 것을 특징으로 하는 소거 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 다음의 모든 소거 루프들이 수행될 때마다 상기 제3 소거 전압이 인가되는 시간은 증가되는 소거 방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    상기 다음의 모든 소거 루프들이 수행될 때 상기 제3 소거 전압이 인가되는 시간은 동일한 것을 특징으로 하는 소거 방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 이전 소거 루프에서 수행된 제1 페일 비트 검사 동작이 페일로 판단된 경우, 상기 제1 소거 전압의 레벨보다 높은 레벨로 상기 제3 소거 전압의 레벨을 설정하는 단계를 더 포함하는 소거 방법.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제6항에 있어서,
    상기 제3 소거 전압은 다음의 소거 루프의 소거 전압을 인가하는 단계에서 사용되는 소거 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 페일 비트 검사 동작이 패스로 판단된 경우, 상기 소거 검증 전압에 따라 소거 페일로 판별된 전하 트랩 소자들의 수와 제2 기준 값을 비교하고, 비교 결과에 따라 패스 또는 페일을 판단하기 위한 제2 페일 비트 검사 동작을 수행하는 단계를 더 포함하는 소거 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2 페일 비트 검사 동작이 페일로 판단된 경우, 상기 제1 소거 전압의 레벨보다 높은 레벨로 상기 제3 소거 전압의 레벨을 설정하는 단계를 더 포함하는 소거 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 제3 소거 전압은 다음의 소거 루프의 소거 전압을 인가하는 단계에서 사용되는 소거 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2 페일 비트 검사 동작이 패스로 판단된 경우, 소거 동작을 종료하는 소거 방법.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 제2 기준 값은 상기 제1 기준 값보다 작은 것을 특징으로 하는 소거 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    소거 검증하는 단계는, 상기 소거 검증 전압을 상기 전하 트랩 소자들에 인가하는 단계, 상기 제1 페일 비트 검사 동작을 수행하는 단계, 그리고 상기 제2 페일 비트 검사 동작을 수행하는 단계를 포함하는 소거 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제1 소거 전압을 상기 전하 트랩 소자들에 인가하는 단계와 상기 소거 검증하는 단계는 하나의 소거 루프로 구성되는 소거 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제1 소거 전압의 레벨은 상기 제2 소거 전압의 레벨보다 높은 것을 특징으로 하는 소거 방법.
  16. 반복되는 소거 루프들을 통해서 전하 트랩 소자들을 소거하는 방법에 있어서:
    제1 소거 전압을 상기 전하 트랩 소자들에 인가하는 단계;
    상기 제1 소거 전압이 인가된 전하 트랩 소자들의 소거 상태를 판별하기 위한 제1 소거 검증 전압을 상기 전하 트랩 소자들에 인가하고, 상기 제1 소거 검증 전압에 따라 소거 페일로 판별된 전하 트랩 소자들의 수에 따라 패스 또는 페일을 판단하기 위한 제1 소거 검증 동작을 수행하는 단계;
    상기 제1 소거 검증 동작이 페일로 판단된 경우, 이전 소거 루프에서 수행된 제1 소거 검증 동작이 패스인지의 여부를 판단하는 단계; 및
    상기 이전 소거 루프에서 수행된 제1 소거 검증 동작이 패스로 판단된 경우, 상기 이전 소거 루프에서 사용된 제2 소거 전압의 레벨과 동일한 레벨로 제3 소거 전압의 레벨을 설정하는 단계를 포함하는 소거 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제3 소거 전압은 다음의 모든 소거 루프들의 소거 전압을 인가하는 단계에서 사용되는 소거 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 다음의 모든 소거 루프들이 수행될 때 상기 제3 소거 전압이 인가되는 시간은 상기 이전 소거 루프가 수행될 때 상기 제2 소거 전압이 인가된 시간보다 긴 것을 특징으로 하는 소거 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 다음의 모든 소거 루프들이 수행될 때마다 상기 제3 소거 전압이 인가되는 시간은 증가되는 소거 방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 다음의 모든 소거 루프들이 수행될 때 상기 제3 소거 전압이 인가되는 시간은 동일한 것을 특징으로 하는 소거 방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 이전 소거 루프에서 수행된 제1 소거 검증 동작이 페일로 판단된 경우, 상기 제1 소거 전압의 레벨보다 높은 레벨로 상기 제3 소거 전압의 레벨을 설정하는 단계를 더 포함하는 소거 방법.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제21항에 있어서,
    상기 제3 소거 전압은 다음의 소거 루프의 소거 전압을 인가하는 단계에서 사용되는 소거 방법.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제1 소거 검증 동작이 패스로 판단된 경우, 상기 제1 소거 전압이 인가된 전하 트랩 소자들의 소거 상태를 판별하기 위한 제2 소거 검증 전압을 상기 전하 트랩 소자들에 인가하고, 상기 제2 소거 검증 전압에 따라 소거 페일로 판별된 전하 트랩 소자들의 수에 따라 패스 또는 페일을 판단하기 위한 제2 소거 검증 동작을 수행하는 단계를 더 포함하는 소거 방법.
  24. ◈청구항 24은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 제2 소거 검증 동작이 페일로 판단된 경우, 상기 제1 소거 전압의 레벨보다 높은 레벨로 상기 제3 소거 전압의 레벨을 설정하는 단계를 더 포함하는 소거 방법.
  25. ◈청구항 25은(는) 설정등록료 납부시 포기되었습니다.◈
    제24항에 있어서,
    상기 제3 소거 전압은 다음의 소거 루프의 소거 전압을 인가하는 단계에서 사용되는 소거 방법.
  26. ◈청구항 26은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 제2 소거 검증 동작이 패스로 판단된 경우, 소거 동작을 종료하는 소거 방법.
  27. ◈청구항 27은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 제2 소거 검증 전압의 레벨은 상기 제1 소거 검증 전압의 레벨보다 낮은 것을 특징으로 하는 소거 방법.
  28. ◈청구항 28은(는) 설정등록료 납부시 포기되었습니다.◈
    제23항에 있어서,
    상기 제1 소거 전압을 상기 전하 트랩 소자들에 인가하는 단계, 상기 제1 소거 검증 동작을 수행하는 단계, 그리고 상기 제2 소거 검증 동작을 수행하는 단계는 하나의 소거 루프로 구성되는 소거 방법.
  29. ◈청구항 29은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서,
    상기 제2 소거 전압의 레벨은 상기 제1 소거 전압의 레벨보다 높은 것을 특징으로 하는 소거 방법.
KR1020120139018A 2012-12-03 2012-12-03 전하 트랩 소자들을 소거하는 방법 KR102019843B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120139018A KR102019843B1 (ko) 2012-12-03 2012-12-03 전하 트랩 소자들을 소거하는 방법
US13/777,930 US9001589B2 (en) 2012-12-03 2013-02-26 Method for erasing charge trap devices
CN201310183279.7A CN103854701B (zh) 2012-12-03 2013-05-17 电荷陷阱器件的擦除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120139018A KR102019843B1 (ko) 2012-12-03 2012-12-03 전하 트랩 소자들을 소거하는 방법

Publications (2)

Publication Number Publication Date
KR20140072366A KR20140072366A (ko) 2014-06-13
KR102019843B1 true KR102019843B1 (ko) 2019-09-11

Family

ID=50825327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120139018A KR102019843B1 (ko) 2012-12-03 2012-12-03 전하 트랩 소자들을 소거하는 방법

Country Status (3)

Country Link
US (1) US9001589B2 (ko)
KR (1) KR102019843B1 (ko)
CN (1) CN103854701B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324439B1 (en) 2014-10-20 2016-04-26 Sandisk Technologies Inc. Weak erase after programming to improve data retention in charge-trapping memory
KR102358463B1 (ko) * 2014-10-20 2022-02-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
CN106486169B (zh) * 2015-08-24 2019-10-18 北京兆易创新科技股份有限公司 一种Nand Flash的擦除方法
US9927987B2 (en) * 2015-08-28 2018-03-27 Sandisk Technologies Llc Adaptive multi-phase erase
US9734912B2 (en) 2015-11-25 2017-08-15 Macronix International Co., Ltd. Reprogramming single bit memory cells without intervening erasure
KR20170065969A (ko) * 2015-12-04 2017-06-14 에스케이하이닉스 주식회사 메모리 장치 및 그의 동작방법
US10482986B2 (en) * 2017-10-25 2019-11-19 Western Digital Technologies, Inc. Adaptive erase fail bit criteria
KR102578816B1 (ko) * 2018-03-16 2023-09-15 에스케이하이닉스 주식회사 강유전성 메모리 장치
KR102606826B1 (ko) * 2018-06-08 2023-11-27 삼성전자주식회사 비휘발성 메모리 장치 및 그 소거 방법
US11513879B2 (en) 2019-02-20 2022-11-29 Seagate Technologies Llc Detection and mitigation for solid-state storage device read failures due to weak erase
US11295788B2 (en) * 2019-08-13 2022-04-05 Ememory Technology Inc. Offset cancellation voltage latch sense amplifier for non-volatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811274B1 (ko) 2006-12-28 2008-03-07 주식회사 하이닉스반도체 낸드형 플래쉬 메모리소자의 데이터 소거방법
US7457168B2 (en) 2004-12-01 2008-11-25 Samsung Electronics Co., Ltd. Non-volatile memory device and associated method of erasure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064596A (en) * 1997-12-26 2000-05-16 Samsung Electronics Co., Ltd. Nonvolatile integrated circuit memory devices and methods of operating same
US6643181B2 (en) * 2001-10-24 2003-11-04 Saifun Semiconductors Ltd. Method for erasing a memory cell
WO2006025089A1 (ja) * 2004-08-30 2006-03-09 Spansion Llc 不揮発性記憶装置の消去方法、および不揮発性記憶装置
KR20090106897A (ko) * 2008-04-07 2009-10-12 주식회사 하이닉스반도체 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의소거방법
KR20100117903A (ko) * 2009-04-27 2010-11-04 주식회사 하이닉스반도체 비휘발성 메모리 소자의 소거 방법
KR20110065759A (ko) * 2009-12-10 2011-06-16 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR20120069115A (ko) * 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457168B2 (en) 2004-12-01 2008-11-25 Samsung Electronics Co., Ltd. Non-volatile memory device and associated method of erasure
KR100811274B1 (ko) 2006-12-28 2008-03-07 주식회사 하이닉스반도체 낸드형 플래쉬 메모리소자의 데이터 소거방법

Also Published As

Publication number Publication date
US20140153340A1 (en) 2014-06-05
KR20140072366A (ko) 2014-06-13
CN103854701B (zh) 2019-08-06
CN103854701A (zh) 2014-06-11
US9001589B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
KR102019843B1 (ko) 전하 트랩 소자들을 소거하는 방법
TWI328882B (en) Methods to resolve hard-to-erase condition in charge trapping non-volatile memory
US7149125B1 (en) Location-specific NAND (LS NAND) memory technology and cells
US7382654B2 (en) Trapping storage flash memory cell structure with inversion source and drain regions
US8446778B2 (en) Method for operating a flash memory device
US7400538B2 (en) NROM memory device with enhanced endurance
US20050285184A1 (en) Flash memory device and method for programming/erasing the same
JP2008217972A (ja) 不揮発性メモリ素子の作動方法
WO2007114955A2 (en) Methods for erasing and programming memory devices
KR100937669B1 (ko) 양자 트랩 비휘발성 메모리 소자
TWI297499B (en) Method of identifying logical information in a programming and erasing cell by on-side reading scheme
KR20090006174A (ko) 메모리 디바이스들을 소거하고 메모리 디바이스를 멀티 레벨로 프로그램하기 위한 방법들
Grossi et al. Reliability of 3D NAND flash memories
US7688642B2 (en) Non-volatile memory device and method for programming/erasing the same
US8659071B2 (en) Method and structure to improve the erasing speed operation of SONOS memory device having a graded silicon nitride layer
US20150200307A1 (en) Semiconductor storage device
US20140071760A1 (en) Systems and methods for erasing charge-trap flash memory
JP2008217971A (ja) 不揮発性メモリ素子の作動方法
US7483299B2 (en) Devices and operation methods for reducing second bit effect in memory device
JP2008536315A (ja) スプリットゲート型マルチビットメモリセル
KR101243861B1 (ko) 전하 트랩형 플래시 메모리 소자의 작동 방법
Cho et al. Simultaneous hot-hole injection at drain and source for efficient erase and excellent endurance in SONOS flash EEPROM cells
WO2008041536A1 (fr) Dispositif de stockage à semi-conducteurs non volatile et son procédé de fonctionnement
WO2007145031A1 (ja) 半導体装置の駆動方法及び半導体装置
US20100259984A1 (en) Erase method of nonvolatile semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant