KR20090106897A - 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의소거방법 - Google Patents

전하트랩소자를 단위셀로 갖는 플래시 메모리소자의소거방법 Download PDF

Info

Publication number
KR20090106897A
KR20090106897A KR1020080032291A KR20080032291A KR20090106897A KR 20090106897 A KR20090106897 A KR 20090106897A KR 1020080032291 A KR1020080032291 A KR 1020080032291A KR 20080032291 A KR20080032291 A KR 20080032291A KR 20090106897 A KR20090106897 A KR 20090106897A
Authority
KR
South Korea
Prior art keywords
unit cell
erase
bias
unit
charge trap
Prior art date
Application number
KR1020080032291A
Other languages
English (en)
Inventor
박경환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080032291A priority Critical patent/KR20090106897A/ko
Publication of KR20090106897A publication Critical patent/KR20090106897A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명의 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의 소거방법은, 단위셀들을 소거속도가 빠른 단위셀 및 소거속도가 느린 단위셀로 구분하는 단계와, 소거속도가 빠른 단위셀에 대해 제1 시작바이어스로 소거동작을 수행하고, 소거속도가 느린 단위셀에 대해 제1 시작바이어스보다 높은 제2 시작바이어스로 소거동작을 수행하는 단계와, 제1 시작바이어스 및 제2 시작바이어스에 스텝 바이어스만큼 더해진 증분바이어스를 사용한 소거동작과 확인동작을 반복적으로 수행하는 단계와, 그리고 확인동작 결과 페일이 난 단위셀에 대하여 페일을 유발한 증분바이어스 직전의 증분바이어스를 사용하여 소거동작을 수행하는 단계를 포함한다.
전하트랩소자, 플래시 메모리소자, 소거동작, 역방향 터널링(backward tunneling)

Description

전하트랩소자를 단위셀로 갖는 플래시 메모리소자의 소거방법{Method of erasing flash memory device having charge trap device as unit cell}
본 발명은 플래시 메모리소자에 관한 것으로서, 특히 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의 소거방법에 관한 것이다.
불휘발성 메모리소자는 전원공급이 중단되더라도 데이터를 유지할 수 있는 특성으로 인하여 휴대용 기기 등의 메모리로 널리 사용되고 있다. 불휘발성 메모리소자 중 대표적인 것으로 플래시 메모리소자가 있으며, 이 플래시 메모리소자는 플로팅게이트 구조의 단위셀을 채용하고 있다. 플로팅게이트 구조의 단위셀은 소자의 기억 수명도를 보장하기 위하여 터널산화막을 두껍게 형성하는데, 이와 같이 두꺼운 터널산화막은 그 형성이 용이함에 따라 플로팅게이트 구조의 단위셀을 채용한 플래시 메모리소자의 상용화를 가능하게 하였다.
그러나 소자의 집적도 증가에 따라 터널산화막의 두께도 점점 얇아지고 있으며, 이와 같은 경향은 터널산화막을 통해 저장된 전하가 누설되는 등 소자의 신뢰성을 유지하는데 많은 문제를 야기시키고 있다. 따라서 최근에는 이와 같은 문제를 해결하기 위하여 새로운 개념의 단위셀들에 대한 연구와 개발이 활발하게 진행되고 있으며, 그 중 하나로서 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)와 같은 전하트랩소자(CTD; Charge Trap Device)를 단위셀로 갖는 플래시 메모리소자가 최근 각광받고 있다.
도 1은 일반적인 전하트랩소자의 단위셀을 나타내 보인 단면도이다. 도 1을 참조하면, 전하트랩소자의 단위셀(100)은, 불순물영역(112)을 갖는 반도체기판(110) 위에 터널절연층(120), 전하트랩층(130), 차폐층(140) 및 컨트롤게이트층(150)이 순차적으로 적층되는 구조를 갖는다. 전하트랩층(130)으로서 일반적으로 나이트라이드막을 사용하고 있으며, 이 나이트라이드막 내의 트랩 사이트(trap site)에 전하를 주입하거나, 또는 트랩 사이트로부터 전하를 제거시키는 메커니즘을 이용하여 프로그램 동작 또는 소거 동작을 구현하고 있다.
이와 같은 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의 경우, 그 소거동작은 일반적인 플래시 메모리소자와 마찬가지로 블록(block) 단위로 이루어진다. 그런데 전하트랩소자의 단위셀을 제조하는 과정에서, 컨트롤게이트층(150)을 패터닝하기 위한 식각시 차폐층(140)이 받는 식각 데미지(demage)가 단위셀별로 다를 수 있으며, 특히 선택 트랜지스터에 인접한 단위셀의 경우 선택 트랜지스터와의 상대적으로 넓은 간격에 의해 차폐층(140)이 받는 식각 데미지가 더 크게 나타나며, 이 단위셀의 경우에는 소거속도가 상대적으로 느린 특성을 나타낸다. 이 상태에서 소거동작을 수행하기 위해 소거 전압을 인가하였을 때 다른 단위셀에 비하여 소거속도가 느린 단위셀의 경우, 컨트롤게이트층(150)으로부터 전하트랩층(130)으로 전자가 터널링되는 역방향 터널링(backward tunneling)이 발생하게 되고, 이와 같은 역방향 터널링의 발생으로 인해 소자의 신뢰성이 현저하게 저하된다.
본 발명이 해결하고자 하는 과제는, 역방향 터널링의 발생을 억제하여 소자의 신뢰성 저하를 방지할 수 있도록 하는 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의 소거방법을 제공하는 것이다.
본 발명에 따른 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의 소거방법은, 단위셀들을 소거속도가 빠른 단위셀 및 소거속도가 느린 단위셀로 구분하는 단계와, 소거속도가 빠른 단위셀에 대해 제1 시작바이어스로 소거동작을 수행하고, 소거속도가 느린 단위셀에 대해 제1 시작바이어스보다 높은 제2 시작바이어스로 소거동작을 수행하는 단계와, 제1 시작바이어스 및 제2 시작바이어스에 스텝 바이어스만큼 더해진 증분바이어스를 사용한 소거동작과 확인동작을 반복적으로 수행하는 단계와, 그리고 확인동작 결과 페일이 난 단위셀에 대하여 페일을 유발한 증분바이어스 직전의 증분바이어스를 사용하여 소거동작을 수행하는 단계를 포함한다.
단위셀들을 소거속도가 빠른 단위셀 및 소거속도가 느린 단위셀로 구분하는 단계는, 단위셀들에 대해 예비 소거동작을 수행하는 단계와, 그리고 예비 소거동작이 이루어진 단위셀들에 대해 확인동작을 수행하여 패스된 단위셀은 소거속도가 빠른 단위셀로 분류하고 패스되지 못한 단위셀은 소거속도가 느린 단위셀로 분류하는 단계를 포함한다.
본 발명에 따르면, 전하트랩소자의 단위셀들을 빠른 소거속도를 나타내는 단위셀들과 느린 소거속도를 나타내는 단위셀들로 구분한 후에, 빠른 소거속도를 나타내는 단위셀들에 대해서는 상대적으로 낮은 바이어스 전압으로 소거시키면서 역방향 터널링이 발생하기 직전의 바이어스 전압크기로 소거를 완료하고, 느린 소거속도를 나타내는 단위셀들에 대해서는 상대적으로 높은 바이어tm 전압으로 소거시키면서 역방향 터널링이 발생하기 직전의 바이어스 전압크기로 소거를 완료함으로써, 소거속도에 무관하게 모든 단위셀에 대해 역방향 터널링의 발생을 억제시킬 수 있다는 이점이 제공된다.
도 2는 본 발명에 따른 전하트랩소자의 단위셀을 갖는 플래시 메모리소자의 소거방법을 설명하기 위하여 나타내 보인 플로챠트이다. 그리고 도 3 및 도 4는 도 2의 각 단계를 보다 상세하게 설명하기 위하여 나타내 보인 타이밍도이다.
도 2 내지 도 4를 참조하면, 전하트랩소자의 단위셀에 대해 예비 소거동작을 수행한다(단계 202). 예비 소거동작은 블록 단위 내에 포함되는 모든 전하트랩소자의 단위셀의 워드라인, 즉 컨트롤게이트층에 예비 소거바이어스(VPE)를 인가함으로써 이루어진다. 예비 소거바이어스(VPE)가 인가되면, 전하트랩층 내에 홀(hole)이 유입되고, 유입된 홀은 전하트랩층 내에 트랩되어 있던 전자와 재결합하여 단위셀의 문턱전압값을 낮춘다. 예비 소거동작을 수행한 후에 예비 확인바이어스(VPV)를 워드라인에 인가하여 패스(pass) 여부를 확인한다(단계 204). 여기서 패스된 단위 셀들에 대해서는 소거속도가 빠른 단위셀들로 정의하고, 패스되지 못한 단위셀들에 대해서는 소거속도가 느린 단위셀들로 정의한다. 이후 소거속도가 빠른 단위셀들에에 대해서는 상대적으로 낮은 시작바이어스로 소거동작을 수행하고(단계 208), 소거속도가 느린 단위셀들에 대해서는 상대적으로 높은 시작바이어스로 소거동작을 수행한다(단계 210).
구체적으로 소거속도가 빠른 단위셀에 대해서는, 도 3에 나타낸 바와 같이, 상대적으로 낮은 제1 시작바이어스(VF1)를 워드라인에 인가하여 소거동작을 수행한다. 그리고 확인바이어스(VV)를 워드라인에 인가하여 패스 여부를 확인한다(단계 212). 여기서 패스된 경우 스텝 바이어스(△V)만큼 더해진 증분 바이어스를 워드라인에 인가하여 소거동작을 수행한다(단계 214). 그리고 다시 확인바이어스(VV)를 워드라인에 인가하여 패스 여부를 확인하는 단계 212를 수행한다. 이 과정은 패스 여부를 확인하는 과정에서 패스하지 못하고 페일(fail)이 발생할 때까지 수차례, 예컨대 N회 반복적으로 수행된다. N회째 소거동작시에는 스텝 바이어스(△V)가 N배만큼 더해진 증분 바이어스(VFN)로 소거동작이 이루어지며, 이어지는 패스 여부를 확인하는 과정에서 페일이 발생한 경우에는 N번째 소거동작시의 증분 바이어스(VFN)에 의해 역방향 터널링이 발생한 경우이므로, 직전의 증분 바이어스(VF(N-1))로 소거동작을 수행한 후에 소거동작을 종료시킨다(단계 216).
소거속도가 느린 단위셀에 대해서는, 도 4에 나타낸 바와 같이, 소거속도가 빠른 단위셀에 대한 제1 시작바이어스(VF1)보다 상대적으로 높은 제2 시작바이어스(VS1)를 워드라인에 인가하여 소거동작을 수행한다. 그리고 확인바이어스(VV)를 워드라인에 인가하여 패스 여부를 확인한다(단계 218). 여기서 패스된 경우 스텝 바이어스(△V)만큼 더해진 증분 바이어스를 워드라인에 인가하여 소거동작을 수행한다(단계 220). 그리고 다시 확인바이어스(VV)를 워드라인에 인가하여 패스 여부를 확인하는 단계 218을 수행한다. 이 과정은 패스 여부를 확인하는 과정에서 패스하지 못하고 페일(fail)이 발생할 때까지 수차례, 예컨대 N회 반복적으로 수행된다. N회째 소거동작시에는 스텝 바이어스(△V)가 N배만큼 더해진 증분 바이어스(VSN)로 소거동작이 이루어지며, 이어지는 패스 여부를 확인하는 과정에서 페일이 발생한 경우에는 N번째 소거동작시의 증분 바이어스(VSN)에 의해 역방향 터널링이 발생한 경우이므로, 직전의 증분 바이어스(VS(N-1))로 소거동작을 수행한 후에 소거동작을 종료시킨다(단계 222).
도 5는 본 발명에 따른 전하트랩소자의 단위셀을 갖는 플래시 메모리소자의 소거방법에서의 역방향 터널링 억제 효과를 설명하기 위하여 나타내 보인 그래프이다. 도 5를 참조하면, 참조번호 "410"으로 나타낸 소거속도가 느린 단위셀의 경우 N번째 증분 바이어스(VSN)로 소거동작을 수행할 때 역방향 터널링이 발생한다. 그리고 참조번호 "420"으로 나타낸 소거속도가 빠른 단위셀의 경우에도 N번째 증분 바이어스(VFN)로 소거동작을 수행할 때 역방향 터널링이 발생한다. 그런데 소거속도가 느린 단위셀에서 역방향 터널링을 유발시키는 증분 바이어스(VSN)의 크기와 소거속도가 빠른 단위셀에서 역방향 터널링을 유발시키는 증분 바이어스(VFN)의 크기가 다르며, 따라서 기존가 같이 블록단위로 일괄적인 소거동작을 수행하는 경우 역방향 터널링이 발생할 가능성이 매우 커진다. 그러나 본 발명에서와 같이 소거속도가 느린 단위셀과 소거속도가 빠른 단위셀을 구분한 후 그 크기가 서로 다른 시작 바이어스를 사용하여 소거동작을 수행하고, 각각 역방향 터널링을 유발시키는 증분 바이어스 직전의 바이어스로 소거동작을 종료시키므로 모든 단위셀에 대해 역방향 터널링이 발생하는 것을 억제할 수 있다.
도 1은 일반적인 전하트랩소자의 단위셀을 나타내 보인 단면도이다.
도 2는 본 발명에 따른 전하트랩소자의 단위셀을 갖는 플래시 메모리소자의 소거방법을 설명하기 위하여 나타내 보인 플로챠트이다.
도 3 및 도 4는 도 2의 각 단계를 보다 상세하게 설명하기 위하여 나타내 보인 타이밍도이다.
도 5는 본 발명에 따른 전하트랩소자의 단위셀을 갖는 플래시 메모리소자의 소거방법에서의 역방향 터널링 억제 효과를 설명하기 위하여 나타내 보인 그래프이다.

Claims (2)

  1. 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의 소거방법에 있어서,
    상기 단위셀들을 소거속도가 빠른 단위셀 및 소거속도가 느린 단위셀로 구분하는 단계;
    상기 소거속도가 빠른 단위셀에 대해 제1 시작바이어스로 소거동작을 수행하고, 상기 소거속도가 느린 단위셀에 대해 상기 제1 시작바이어스보다 높은 제2 시작바이어스로 소거동작을 수행하는 단계;
    상기 제1 시작바이어스 및 제2 시작바이어스에 스텝 바이어스만큼 더해진 증분바이어스를 사용한 소거동작과 확인동작을 반복적으로 수행하는 단계; 및
    상기 확인동작 결과 페일이 난 단위셀에 대하여 페일을 유발한 증분바이어스 직전의 증분바이어스를 사용하여 소거동작을 수행하는 단계를 포함하는 전하트랩층을 단위셀로 갖는 플래시 메모리소자의 소거방법.
  2. 제1항에 있어서, 상기 단위셀들을 소거속도가 빠른 단위셀 및 소거속도가 느린 단위셀로 구분하는 단계는,
    상기 단위셀들에 대해 예비 소거동작을 수행하는 단계; 및
    상기 예비 소거동작이 이루어진 단위셀들에 대해 확인동작을 수행하여 패스된 단위셀은 소거속도가 빠른 단위셀로 분류하고 패스되지 못한 단위셀은 소거속도가 느린 단위셀로 분류하는 단계를 포함하는 전하트랩층을 단위셀로 갖는 플래시 메모리소자의 소거방법.
KR1020080032291A 2008-04-07 2008-04-07 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의소거방법 KR20090106897A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080032291A KR20090106897A (ko) 2008-04-07 2008-04-07 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의소거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080032291A KR20090106897A (ko) 2008-04-07 2008-04-07 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의소거방법

Publications (1)

Publication Number Publication Date
KR20090106897A true KR20090106897A (ko) 2009-10-12

Family

ID=41536759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032291A KR20090106897A (ko) 2008-04-07 2008-04-07 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의소거방법

Country Status (1)

Country Link
KR (1) KR20090106897A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140072366A (ko) * 2012-12-03 2014-06-13 에스케이하이닉스 주식회사 전하 트랩 소자들을 소거하는 방법
US9558794B2 (en) 2015-05-20 2017-01-31 SK Hynix Inc. Semiconductor memory device including peripheral circuit for performing program and read opeartions and operating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140072366A (ko) * 2012-12-03 2014-06-13 에스케이하이닉스 주식회사 전하 트랩 소자들을 소거하는 방법
US9001589B2 (en) 2012-12-03 2015-04-07 SK Hynix Inc. Method for erasing charge trap devices
US9558794B2 (en) 2015-05-20 2017-01-31 SK Hynix Inc. Semiconductor memory device including peripheral circuit for performing program and read opeartions and operating method thereof

Similar Documents

Publication Publication Date Title
US9001589B2 (en) Method for erasing charge trap devices
JP4881401B2 (ja) Ｎａｎｄ型フラッシュメモリ
US8446778B2 (en) Method for operating a flash memory device
JP2008270343A (ja) 不揮発性半導体記憶装置
KR20070113162A (ko) 밴드갭이 조절된 ｓｏｎｏｓ 소자를 채용한 서브-게이트ａｎｄ 아키택쳐의 구조 및 방법
JP2005012219A (ja) Ｓｏｎｏｓメモリ素子及びそのデータ消去方法
JP2008217972A (ja) 不揮発性メモリ素子の作動方法
JP2014053060A (ja) 半導体記憶装置及びその制御方法
US8687424B2 (en) NAND flash memory of using common P-well and method of operating the same
JP2007318138A (ja) 不揮発性記憶装置の動作方法
US20070206424A1 (en) Method for erasing non-volatile memory
KR20090106897A (ko) 전하트랩소자를 단위셀로 갖는 플래시 메모리소자의소거방법
US20040130942A1 (en) Data retention for a localized trapping non-volatile memory
JP2008217971A (ja) 不揮発性メモリ素子の作動方法
JP6137743B2 (ja) 不揮発性メモリセルのトンネル絶縁体を回復するための構造および方法
US7773428B2 (en) Nonvolatile semiconductor memory having suitable crystal orientation
JPWO2007145031A1 (ja) 半導体装置の駆動方法及び半導体装置
KR101243861B1 (ko) 전하 트랩형 플래시 메모리 소자의 작동 방법
KR20120121139A (ko) 비휘발성 메모리 소자의 구동 방법
JP2007242216A (ja) メモリ素子及びその動作方法
US7345925B2 (en) Soft erasing methods for nonvolatile memory cells
KR101601101B1 (ko) 전하 트랩을 이용한 메모리 소자 및 그의 제조 방법
Lee et al. Investigation on the effect of tunnel oxide nitridation to threshold voltage instability mechanisms of nanoscale CT NVM
US20230360706A1 (en) Method of improving endurance of nor flash
KR100714033B1 (ko) 플래쉬 메모리 소자의 소거 방법 및 이를 위한 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid