CN109726140B - 非易失性存储器件及其操作方法以及存储设备 - Google Patents

非易失性存储器件及其操作方法以及存储设备 Download PDF

Info

Publication number
CN109726140B
CN109726140B CN201811151454.3A CN201811151454A CN109726140B CN 109726140 B CN109726140 B CN 109726140B CN 201811151454 A CN201811151454 A CN 201811151454A CN 109726140 B CN109726140 B CN 109726140B
Authority
CN
China
Prior art keywords
memory block
memory
memory device
data
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811151454.3A
Other languages
English (en)
Other versions
CN109726140A (zh
Inventor
权吾哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109726140A publication Critical patent/CN109726140A/zh
Application granted granted Critical
Publication of CN109726140B publication Critical patent/CN109726140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本公开提供了一种非易失性存储器件及其操作方法以及存储设备。该非易失性存储器件包括多个存储块。第一存储块存储第一数据。参考存储块存储了响应于从外部接收的第一直接访问命令指示第一存储块的指示符。根据与第一直接访问命令一起从外部接收的页地址以及指示符的指示来访问第一存储块的第一物理区。

Description

非易失性存储器件及其操作方法以及存储设备
相关申请的交叉引用
该专利申请要求于2017年10月27日向韩国知识产权局提交的韩国专利申请No.10-2017-0141245的优先权的权益，其公开内容通过引用整体并入本文。
技术领域
本公开涉及一种半导体器件。更具体地，本公开涉及被配置为在没有块地址的情况下被访问的存储器件。
背景技术
半导体存储器件通常被分为易失性存储器件或非易失性存储器件。易失性存储器件的读写速度很快，但是当电源中断时，存储在其中的数据消失。相反的是，即使外部的电源中断，非易失性存储器件也保留存储在其中的数据。因此，非易失性存储器件用于存储不管是否供电都要保留的信息。非易失性存储器件的示例是用于便携式电子设备的闪存。
诸如闪存之类的非易失性存储器件可以存储驱动或管理包括非易失性存储器件的存储设备所需的固件。可以将固件作为启动代码加载到诸如DRAM(动态随机存取存储器)的缓冲存储器或者执行存储在用于控制闪存的控制器的ROM(只读存储器)中的单独固件。在从非易失性存储器件加载固件时，需要寻址规则来访问存储固件的物理区。
然而，当非易失性存储器件和控制非易失性存储器件的控制器的制造商彼此不同时，可能出现关于用于加载固件的寻址规则的问题。例如，对于每个非易失性存储器件的制造商，存储固件的存储块的地址可以不同。在这种情况下，可以通过读取和解析由非易失性存储器件支持的单独的ID来获得存储固件的区(即，存储块的地址)。然而，难以满足不同制造商的不同寻址规则。在寻址规则随制造商变化的情况下，产品的性能和寿命可能降低。因此，诸如本文所描述的那些解决方案变得越来越重要。
发明内容
本公开的实施例涉及用于通过实现以便在没有块地址的情况下被访问的存储设备来处理针对不同存储器供应商而变化的寻址规则的机制。
根据一个示例性的实施例，非易失性存储器件包括包含了第一存储块和参考存储块的多个存储块。所述第一存储块包括存储第一数据的第一物理区。所述参考存储块存储了响应于从外部接收的第一直接访问命令指示所述第一存储块的指示符。可以根据所述指示符的指示和与所述第一直接访问命令一起从所述外部接收的页地址来访问所述第一存储块的其中存储了所述第一数据的所述第一物理区。
根据一个示例性的实施例，存储设备包括控制器和非易失性存储器件。非易失性存储器件包括第一存储块和参考存储块。所述控制器被配置为生成第一直接访问命令和页地址。所述第一存储块包括存储第一数据的第一物理区。所述参考存储块存储了响应于所述第一直接访问命令指示所述第一存储块的指示符。所述控制器被配置为根据所述页地址和所述指示符的指示，访问所述第一存储块的其中存储了所述第一数据的所述第一物理区。
根据一个示例性的实施例，非易失性存储器件包括多个存储块并且由控制器控制。所述多个存储块包括第一存储块和参考存储块。所述第一存储块包括存储要读取的第一数据的第一物理区。所述非易失性存储器件的操作方法包括由所述非易失性存储器件接收来自所述控制器的第一直接访问命令和页地址。所述操作方法还包括响应于所述第一直接访问命令，由存储在所述参考存储块中的指示符指示所述第一存储块。所述操作方法还包括根据所述页地址和所述指示符的指示来访问所述第一存储块的存储要读取的所述第一数据的所述第一物理区。
附图说明
通过参考附图详细描述本公开的示例性的实施例，本公开的上述和其他目的和特征将变得显而易见。
图1是示出根据本公开的实施例的存储设备的示例性配置的各方面的框图。
图2是示出图1中所示的存储设备的示例性配置的其他方面的框图。
图3是示出图2中示出的非易失性存储器件的示例性配置的框图。
图4是示意性地示出包括在图3中的存储单元阵列的单元阵列中的存储块的电路图。
图5是根据本公开的实施例的用于概念性地示出寻址规则的框图。
图6是示出根据本公开的实施例的在没有块地址的情况下访问其中存储固件的物理区的方法的流程图。
图7是示出根据本公开的实施例的在应用寻址规则时输入到非易失性存储器件的信号和从非易失性存储器件输出的信号的时序图。
图8是根据本公开的另一实施例的用于概念性地示出寻址规则的框图。
图9是示出根据本公开的实施例的在没有块地址的情况下访问其中存储了固件的物理区的方法的流程图。
图10是示出根据本公开的实施例的在应用寻址规则时输入到非易失性存储器件的信号和从非易失性存储器件输出的信号的时序图。
图11是根据本公开的另一实施例的用于概念性地示出寻址规则的框图。
图12是示出根据本公开的实施例的在没有块地址的情况下访问其中存储固件的物理区的方法的流程图。
图13是示出根据本公开的实施例的输入到非易失性存储器件的信号和从非易失性存储器件输出的信号的时序图。
图14是根据本公开的实施例的用于概念性地示出寻址规则的框图。
图15是示出根据本公开的实施例的在没有块地址的情况下访问其中存储固件的物理区的方法的流程图。
图16是示出根据本公开的实施例的输入到非易失性存储器件的信号和从非易失性存储器件输出的信号的时序图。
图17是示出应用了根据本公开的非易失性存储器件的固态硬盘(SSD)的框图。
具体实施方式
下面，可以详细清楚地描述本公开的实施例，以到本领域的普通技术人员容易地实现本公开的教导的程度。
图1是示出根据本公开的实施例的存储设备的示例性配置的各方面的框图。存储设备100可以包括控制器110和非易失性存储器件120。例如，存储设备100可以使用诸如固态硬盘(SSD)、存储卡或记忆棒的存储介质来实现。
控制器110可以响应于来自(例如，通过)外部(例如，主机)的请求来控制非易失性存储器件120。例如，控制器110可以将命令CMD、地址ADDR和控制信号CTRL发送到非易失性存储器件120，以将数据“DATA”存储在非易失性存储器件120中或者从非易失性存储器件120读取数据“DATA”。响应于从控制器110接收到的信号，非易失性存储器件120可以存储数据“DATA”或者可以将所存储的数据“DATA”提供给控制器110。
控制器110可以在没有来自(例如，通过)外部的(例如，主机)请求的情况下根据内部请求(例如，加载固件的操作、耗损均衡(wear leveling)操作、读取回收(read reclaim)操作等)来控制非易失性存储器件120。例如，在启动时、在运行期间或在空闲期间，在没有来自(例如，通过)主机的请求的情况下控制非易失性存储器件120的操作可以在存储设备100内执行。
非易失性存储器件120可以包括多个存储块BLK1至BLKm。存储块BLK1至BLKm可以对应于分配给用户来读取和/或存储数据的存储区(例如，存储单元的逻辑和/或物理布置)。非易失性存储器件120还可以包括参考存储块BLK0。参考存储块BLK0可以是分配给存储器供应商(或制造商)来管理非易失性存储器件120的各个方面的区。
在一个实施例中，实现本公开提出的寻址规则所需的信息可以存储在参考存储块BLK0中。例如，存储在参考存储块BLK0中的信息可以包括从控制器110接收的响应于直接访问命令DA CMD来指示存储块BLK1的直接访问信息。即使在一些、大多数或所有其他类型的访问使用块地址时，该直接访问信息也可以允许控制器110在没有块地址的情况下通过仅使用页地址来访问非易失性存储器件120的特定的区。
在一个实施例中，控制器110可以被配置为在没有块地址的情况下访问存储块(例如，BLK1)。例如，控制器110可以将直接访问命令DA CMD发送到非易失性存储器件120。直接访问命令DA CMD可以指用于访问由参考存储块BLK0指示的第一存储块BLK1的命令。如果该直接访问命令DA CMD被发送到非易失性存储器件120，则控制器110可以在参考存储块BLK0中的/来自参考存储块BLK0的指令和/或信息的指示下直接访问第一存储块BLK1，因此，可以加载存储在第一存储块BLK1中的固件FW。
在一个实施例中，在存储设备100启动时或者在存储设备100的运行期间，控制器110可以通过使用直接访问命令DA CMD和页地址来直接访问第一存储块BLK1。另外，在没有块地址的情况下，通过使用页地址，控制器110可以利用多个直接访问命令来直接访问多个存储块。此外，诸如存储块BLK1的由参考存储块BLK0引用(例如，在参考存储块BLK0中设置、由/从参考存储块BLK0指向)的存储块，可以响应于来自控制器110的直接访问命令而被改变。如上简要描述的，根据本公开的方案(或寻址规则)，其中在没有块地址的情况下通过仅使用页地址来访问非易失性存储器件120，可以解决由于制造非易失性存储器件的存储器供应商的不同寻址规则引起的问题。稍后将更全面地描述在没有块地址的情况下通过仅使用页地址来访问非易失性存储器件120的方案。
图2是示出图1中所示的存储设备100的示例性配置的其他方面的框图。控制器110可以包括处理器111或多个这样的处理器、ROM 112(只读存储器)以及ECC电路113(纠错码电路)。另外，控制器110还可以包括：用于根据各种协议与主机进行连接的主机接口114、用于管理/控制缓冲存储器130的缓冲管理器115以及用于与非易失性存储器件120进行连接的非易失性存储器件接口(NVM I/F)116。
处理器111可以控制控制器110的全部操作。处理器111可以执行驱动控制器110或控制非易失性存储器件120所需的各种固件/软件。例如，处理器111可以驱动(执行或实现)用于管理映射表的闪存转换层(FTL)，该映射表中定义了多个非易失性存储器件NVM1至NVMn的逻辑地址和物理地址之间的关系。
ROM 112可以存储启动存储设备100所需的启动代码。此外，ROM112可以存储用于将存储在非易失性存储器件120中的固件加载到缓冲存储器130上的单独的固件。例如，存储在ROM 112中的固件可以在存储设备100的启动期间被执行或者可以在存储设备100的运行期间通过内部请求由外部(主机)执行。
ECC电路113可以检测并校正从非易失性存储器件120加载的数据的错误。例如，当执行存储在ROM 112中的单独的固件时，如果存储在非易失性存储器件120中的固件被加载到缓冲存储器130上，ECC电路113可以检测并校正从非易失性存储器件120加载的固件的错误。
主机接口114可以通过使用具有各种通信协议的总线来执行与主机的通信。例如，总线的格式可以包括诸如下述的各种接口协议中的一种或更多种：USB、小型计算机系统接口(SCSI)、外设部件互联标准(PCIe)、移动PCIe(M-PCIe)、先进技术附件(ATA)、并行ATA(PATA)、串行ATA(SATA)、串行连接SCSI(SAS)、电子集成驱动器(IDE)、增强型IDE(EIDE)、非易失性存储器件标准(NVMe)和通用闪存(UFS)。
非易失性存储器件120可以包括用于存储数据的非易失性存储器件NVM1至NVMn。例如，在非易失性存储器件120包括NAND闪存的情况下，非易失性存储器件120可以包括沿多条字线和多条位线形成的存储单元的阵列。
然而，以上示例并不会限制本公开。非易失性存储器件120可以包括诸如下述的各种非易失性存储器件中的一种或更多种：电可擦除可编程ROM(EEPROM)、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)、自旋转移矩磁性RAM(STT-MRAM)等。为了更好地理解，在以下描述中，可以假设非易失性存储器件120包括NAND闪存。然而，可以不同地改变或修改非易失性存储器件120的配置。
缓冲存储器130可以存储要用于存储设备100的操作的数据。缓冲存储器130可以临时存储由处理器111处理或要处理的数据。例如，缓冲存储器130可以存储从非易失性存储器件120加载的固件。例如，缓冲存储器130可以包括易失性存储器(例如，动态随机存取存储器(DRAM)、同步DRAM(SDRAM)等)和/或非易失性存储器件(例如，PRAM、磁阻式RAM(MRAM)、ReRAM、FRAM等)。
图3是示出图2中示出的非易失性存储器件120的示例性配置的框图。参考图3，非易失性存储器器件120可以包括存储单元阵列121、地址译码器122、页缓冲器123、输入/输出电路124和控制逻辑125。
存储单元阵列121可以包括多个存储块。每个存储块可以包括多个单元串。每个单元串可以包括作为串联连接的存储单元的多个存储单元。存储单元可以与多个字线WL连接。每个存储单元可以是存储一位的单层单元(SLC)或存储至少两位的多层单元(MLC)。
地址译码器122通过字线WL、串选择线SSL和地选择线GSL与存储单元阵列121连接。地址译码器122可以从外部接收地址ADDR(例如，页地址)，并且可以对接收到的地址ADDR进行译码以驱动对应的字线WL。例如，地址ADD可以是通过转换逻辑地址获得的非易失性存储器件120的物理地址。上述地址转换操作可以由根据本公开的控制器(例如，图1的110)或由控制器110驱动的闪存转换层(FTL)来执行。
页缓冲器123通过多条位线BL与存储单元阵列121连接。在控制逻辑125的控制下，页缓冲器123可以控制位线BL，从而使得从输入/输出电路124接收的数据“DATA”存储在存储单元阵列121中。在控制逻辑125的控制下，页缓冲器123可以读取存储在存储单元阵列121中的数据，并且可以将读取的数据提供给输入/输出电路124。在一个实施例中，页缓冲器123可以按页从输入/输出电路124接收数据或者可以按页从存储单元阵列121读取数据。也就是说，页可以是页缓冲器123的单位大小，并且可以对应于从输入/输出电路124接收数据或者从存储单元阵列121读取数据所依照的单位大小。
输入/输出电路124可以从外部设备接收数据“DATA”，并且可以将所接收的数据提供给页缓冲器123。
控制逻辑125可以响应于来自外部的命令CMD和控制信号CTRL来控制地址译码器122、页缓冲器123和输入/输出电路124。例如，控制逻辑125可以响应于命令CMD和控制信号CTRL来控制其他组件，以使得数据“DATA”被存储在存储单元阵列121中。可选地，控制逻辑125可以响应于命令CMD和控制信号CTRL来控制其他组件，从而使得存储在存储单元阵列121中的数据“DATA”被发送到外部设备。控制信号CTRL可以是控制器110提供的用于控制非易失性存储器件120的信号。
控制逻辑125可以产生非易失性存储器件120工作所需的各种电压。例如，控制逻辑125可以产生多个编程电压、多个通过电压(pass voltage)、多个选择读取电压、多个非选择读取电压、多个擦除电压、多个验证电压等。控制逻辑125可以将所生成的电压提供给地址译码器122或存储单元阵列121的基板。
图4是示出包括在图3中的存储单元阵列中的存储块的电路图。在实施例中，将参考图4描述三维结构的存储块BLK。
参考图4，存储块BLK包括多个单元串CS11至CS12和CS21至CS22。单元串CS11、CS12、CS21和CS22可以沿行方向和列方向布置以形成行和列。
例如，单元串CS11和CS12可以连接到串选择线SSL1a和SSL1b以构成第一行。单元串CS21和CS22可以连接到串选择线SSL2a和SSL2b以构成第二行。例如，单元串CS11和CS21可以连接到第一位线BL1以构成第一列。单元串CS12和CS22可以连接到第二位线BL2以构成第二列。
单元串CS11、CS12、CS21和CS22中的每一个可以包括多个单元晶体管。例如，单元串CS11、CS12、CS21和CS22中的每一个可以包括串选择晶体管SSTa和SSTb、多个存储单元MC1至MC8、地选择晶体管GSTa和GSTb以及伪存储单元DMC1和DMC2。在一个实施例中，包括在单元串CS11、CS12、CS21和CS22中的每个存储单元可以是电荷捕获闪存(CTF)存储单元。
存储单元MC1至MC8可以串联连接，并且可以在高度方向上堆叠，该高度方向是垂直于由行方向和列方向限定的平面的方向。在每个单元串中，串选择晶体管SSTa和SSTb可以被串联连接，并且可以布置在存储单元MC1至MC8与位线BL1或BL2之间。在每个单元串中，地选择晶体管GSTa和GSTb可以被串联连接，并且可以布置在存储单元MC1至MC8与公共源极线CSL之间。
在一个实施例中，在每个单元串中，第一伪存储单元DMC1可以布置在存储单元MC1至MC8与地选择晶体管GSTa和GSTb之间。在一个实施例中，在每个单元串中，第二伪存储单元DMC2可以布置在存储单元MC1至MC8与串选择晶体管SSTa和SSTb之间。
单元串CS11、CS12、CS21和CS22的地选择晶体管GSTa和GSTb可以共同连接到地选择线GSL。在一个实施例中，同一行中的地选择晶体管可以连接到相同的地选择线，并且不同行中的地选择晶体管可以连接到另一地选择线。例如，第一行中的单元串CS11和CS12的第一地选择晶体管GSTa可以连接到第一地选择线，并且第二行中的单元串CS21和CS22的第一地选择晶体管GSTa可以连接到第二地选择线。
在一个实施例中，即使图4中未示出，在距离基板(未示出)相同的高度处提供的地选择晶体管可以连接到相同的地选择线，并且在不同高度处提供的地选择晶体管可以连接到不同的地选择线。例如，在单元串CS11、CS12、CS21和CS22中，第一地选择晶体管GSTa可以连接到第一地选择线，并且第二地选择晶体管GSTb可以连接到第二地选择线。
布置在距离基板(或地选择晶体管GSTa和GSTb)相同高度的存储单元可以共同连接到相同的字线，并且布置在距其不同高度处的存储单元可以连接到不同的字线。例如，单元串CS11、CS12、CS21和CS22的存储单元MC1至MC8可以分别连接到第一至第八字线WL1至WL8的在相同的高度处的对应的字线。
布置在相同高度的第一串选择晶体管SSTa中属于同一行的串选择晶体管可以连接到相同的串选择线。第一串选择晶体管SSTa中属于不同行的串选择晶体管可以连接到不同的串选择线。例如，第一行中的单元串CS11和CS12的第一串选择晶体管SSTa可以共同连接到串选择线SSL1a，并且第二行中的单元串CS21和CS22的第一串选择晶体管SSTa可以共同连接到串选择线SSL2a。
布置在相同的高度处的第二串选择晶体管SSTb中属于同一行的串选择晶体管可以连接到相同的串选择线。第二串选择晶体管SSTb中属于不同行的串选择晶体管可以连接到不同的串选择线。例如，第一行中的单元串CS11和CS12的第二串选择晶体管SSTb可以共同连接到串选择线SSL1b，并且第二行中的单元串CS21和CS22的第二串选择晶体管SSTb可以共同连接到串选择线SSL2b。
尽管未示出，但是同一行中的单元串的串选择晶体管可以共同连接到相同的串选择线。例如，第一行中的单元串CS11和CS12的第一和第二串选择晶体管SSTa和SSTb可以共同连接到相同的串选择线。第二行中的单元串CS21和CS22的第一和第二串选择晶体管SSTa和SSTb可以共同连接到相同的串选择线。
在一个实施例中，相同高度的伪存储单元可以与相同的伪字线连接，并且不同高度的伪存储单元可以与不同的伪字线连接。例如，第一伪存储单元DMC1可以连接到第一伪字线DWL1，并且第二伪存储单元DMC2可以连接到第二伪字线DWL2。
在存储块BLK中，可以按行执行读取和写入操作。例如，可以通过串选择线SSL1a、SSL1b、SSL2a和SSL2b来选择第一存储块BLK1的行。
例如，当向串选择线SSL1a和SSL1b提供导通电压并且向串选择线SSL2a和SSL2b提供关断电压时，第一行中的单元串CS11和CS12可以分别连接到位线BL1和BL2。当向串选择线SSL2a和SSL2b提供导通电压并且向串选择线SSL1a和SSL1b提供关断电压时，第二行中的单元串CS21和CS22可以分别连接到位线BL1和BL2。可以通过驱动字线来选择连接到字线的单元串中的存储单元中布置在相同高度的存储单元。可以针对所选择的存储单元来执行读取和写入操作。所选择的存储单元可以构成物理页单位。
在第一存储块BLK1中，存储单元可以按存储块或按子块擦除。当按存储块执行擦除操作时，存储块BLK1中的所有存储单元MC可以根据擦除请求同时被擦除。当按子块执行擦除操作时，存储块BLK1中的一些存储单元MC可以根据擦除请求同时被擦除，而同时存储块BLK1中的剩余的存储单元可以是禁止擦除的。可以将低电压(例如，地电压)提供给连接到被擦除的存储单元的字线，并且可以浮置连接到禁止擦除的存储单元MC的字线。
在一个实施例中，图4中所示的存储块BLK仅仅是一个示例。单元串的数量可以增加或减少，并且单元串的行数和单元串的列数可以根据单元串的数量而增加或减少。在存储块BLK中，单元晶体管(GST、MC、DMC、SST等)的数量可以增加或减少，并且存储块BLK的高度可以根据单元晶体管(GST、MC、DMC、SST等)的数量而增加或减少。而且，与晶体管连接的线(GSL、WL、DWL、SSL等)的数量可以根据晶体管的数量而增加或减少。
图5是根据本公开的实施例的用于概念性地示出寻址规则的框图。在一个实施例中，示出了包括在非易失性存储器件120中的多个存储块中的存储块BLK0和BLK1。参考存储块BLK0可以是存储指示第一存储块BLK1的指示符的块。第一存储块BLK1可以是存储要加载的固件FW的存储块。为了更好地理解，将参考图3的各方面给出对图5的描述。
如果启动存储设备100，则控制器110可以将驱动/操作存储设备100所需的固件FW加载到缓冲存储器130上。为了加载固件FW，控制器110可以将直接访问命令DA CMD发送到非易失性存储器件120。例如，直接访问命令DA CMD可以是包括在命令序列中的至少两个命令中的任何一个。另外，控制器110可以将页地址发送到非易失性存储器件120。例如，页地址可以指示要加载的固件FW的物理地址，即，存储固件FW的物理地址。然而，页地址可以不包括存储固件FW的区的块地址(以上描述对应于操作①)。
非易失性存储器件120可以解析直接访问命令DA CMD。当控制逻辑125(参考图3)解析直接访问命令DA CMD时，第一存储块BLK1可以由存储在参考存储块BLK0中的指示符指示。也就是说，控制器110在没有存储固件FW的物理区的块地址的情况下可以访问由存储在参考存储块BLK0中的指示符指示的第一存储块BLK1。另外，控制器110可以访问由页地址指示的物理区(以上描述对应于操作②)。
之后，可以将存储在第一存储块BLK1中的固件FW加载到缓冲存储器130上(操作③)，并且控制器110中提供的ECC电路113可以检测加载的数据(即，固件FW)中是否存在错误(操作④)。如果加载的固件FW中不存在错误或者如果ECC电路113校正了从固件FW检测到的错误，则加载的固件FW可以正常操作。相反，如果检测到的错误是无法校正的，则控制器110可以使用另一方案以正常地驱动固件FW，这将参考另一实施例更全面地描述。
图6是示出根据本公开的实施例的在没有块地址的情况下访问其中存储固件的物理区的方法的流程图。为了更好地理解，将参考图3和图5的各方面给出对图6的描述。
在操作S110中，可以启动存储设备100。然而，可以省略操作S110。换句话说，除了在启动存储设备100后加载固件之外，还可以在存储设备100的运行期间应用本公开的教导。
在操作S120中，可以将直接访问命令DA CMD和页地址发送到非易失性存储器件120。例如，直接访问命令DA CMD可以是包括在命令序列中的至少两个命令中的任何一个。例如，在发送包括在命令序列中的两个命令中的第一命令后，可以发送页地址。然后，可以发送包括在命令序列中的两个命令中的第二直接访问命令DA CMD。
在根据一般读取方案对非易失性存储器件执行读取操作的情况下，与页地址一起发送要读取的数据的物理地址(即，存储要读取的数据的位置)的块地址。然而，根据本公开，可以不发送块地址。相反，发送直接访问命令DA CMD。该直接访问命令DA CMD指向(例如，索引或提及)存储指示要读取的数据的物理区(即，存储要读取的数据的位置)的指示符的参考存储块BLK0。
在操作S130中，可以通过使用页地址和存储在参考存储块BLK0中的指示符来访问存储要读取的固件的物理区。例如，控制逻辑125可以解析直接访问命令DA CMD。该解析可以导致控制器110访问存储固件的第一存储块BLK1。因此，控制器110可以在没有块地址的情况下访问第一存储块BLK1。另外，控制器110可以访问由页地址指示的第一存储块BLK1的页区。
在操作S140中，可以加载存储在第一存储块BLK1中的固件。例如，ECC电路113可以对加载到缓冲存储器130上的固件执行错误检测和校正。
图7是示出根据本公开的实施例的在应用寻址规则时输入到非易失性存储器件的信号和从非易失性存储器件输出的信号的时序图。这些信号由DQ标记。另外，数据选通信号DQS和就绪/忙碌信号R/B一起被示出。为了更好地理解，将参考图3和图5的各方面给出对图7的描述。
在启动存储设备100时或者甚至在存储设备100运行期间，可以执行固件或者可以执行存储在ROM 112中的启动代码。在启动代码的情况下，存储在ROM 112中的启动代码用于加载存储在非易失性存储器件120中的固件。当执行存储在ROM 112中的固件或启动代码时，控制器110可以将直接访问命令DA CMD和存储固件的物理区的页地址发送到非易失性存储器件120。
如图7所示，控制器110可以将第一命令00h、列地址C1和C2、行地址R1和R2以及第二命令57h发送到非易失性存储器件120。列地址C1和C2以及行地址R1和R2构成页地址。根据一般寻址规则，除了行地址R1和R2之外，与块地址相关联的行地址R3被一起发送。然而，根据本公开，可以不发送与块地址相关联的R3。
相反，响应于第二命令57h，可以由存储在参考存储块BLK0中的指示符指示要访问的第一存储块BLK1。例如，第二命令57h可以是访问存储在参考存储器BLK0中的指示符的命令，访问存储在参考存储器BLK0中的指示符转而将导致访问第一存储块BLK1。在从存储在参考存储器BLK0中的指示符识别出第一存储块BLK1后，可以访问与页地址相对应的物理区。该物理区可以对应于第一存储块BLK1的物理区。如上所述，固件可以存储在该物理区中。也就是说，可以响应于第一命令00h和第二命令57h来执行加载固件的读取操作。例如，可以在读取时间tR期间执行读取操作。在执行用于加载固件的操作时，就绪/忙碌信号R/B可以转换到逻辑低电平。在就绪/忙碌信号R/B转变为逻辑高电平后，可以从非易失性存储器件120输出读取数据RD。当然，读取数据RD可以是固件。
根据上述寻址规则，可以在没有块地址的情况下访问存储固件的物理区。因此，无论哪个存储器供应商制造非易失性存储器件120，都可以解决由于不同标准引起的各种问题。另外，由于仅使用页地址来访问物理区，因此可以简化寻址规则。
图8是用于概念性地示出根据本公开的另一实施例的寻址规则的框图。与上面参考图5和图7描述的实施例不同，图8的实施例将被描述为存储在分别由多个直接访问命令DA CMD1和DA CMD2指示的多个存储块BLK1和BLK2中的多个固件。例如，在存储固件的存储块由于耗损程度的增加而被设置为坏块的情况下，可能无法正常地驱动固件。图8的实施例可以用作与加载到缓冲存储器上的固件的错误是无法校正的情况相关联的各种解决方案中的任何一个。
在启动存储设备200时或在存储设备200运行期间，当执行存储在ROM 212中的启动代码或固件时，可以执行操作以加载存储在非易失性存储器件220中的固件FW。首先，控制器210可以将第一直接访问命令DA CMD1和页地址发送到非易失性存储器件220(操作①)。例如，第一直接访问命令DA CMD1可以是包括在命令序列中的至少两个命令中的任何一个。
响应于第一直接访问命令DA CMD1，存储在非易失性存储器件220的参考存储块BLK0中的指示符可以指示第一存储块BLK1。控制器210可以访问由参考存储块BLK0的指示符指示的第一存储块BLK1。控制器210可以访问由页地址指示的并且存储固件FW的(第一)物理区(以上描述对应于操作②)。
当控制器210访问其中存储了固件FW的第一存储块BLK1的物理区时，可以将固件FW加载到缓冲存储器230上(操作③)。之后，ECC电路213可以检测并校正加载的固件FW的错误(操作④)。如果未检测到错误或者校正了检测到的错误，则可以正常驱动固件FW。然而，可以使用另一直接访问命令来处理检测到的错误是无法校正的情况。
为此，控制器210可以将第二直接访问命令DA CMD2和页地址发送到非易失性存储器件220(操作⑤)。在这种情况下，与第二直接访问命令DA CMD2一起被发送的页地址可以与在操作①中与第一直接访问命令DA CMD1一起被发送的页地址相同。换句话说，可以发送相同的页地址以访问第一存储块BLK1和第二存储块BLK2中的固件，但是分别使用不同的直接访问命令。原因在于，除了固件FW被存储在不同的存储块中之外，存储在第一存储块BLK1中的固件FW和存储在第二存储块BLK2中的固件FW彼此相同。
响应于第二直接访问命令DA CMD2，存储在非易失性存储器件220的参考存储块BLK0中的指示符可以指示第二存储块BLK2。控制器210可以访问由参考存储块BLK0的指示符指示的第二存储块BLK2。控制器210可以访问由页地址指示的并且存储固件FW的第二物理区(以上描述对应于操作⑥)。基于第二直接访问命令DA CMD2而不是第一直接访问命令DA CMD1，控制器210可以知道访问第二存储块BLK2的第二物理区而不是第一存储块BLK1的第一物理区。
当控制器210访问其中存储固件FW的第二存储块BLK2的(第二)物理区时，可以将固件FW加载到缓冲存储器230上(操作⑦)。之后，ECC电路213可以检测并校正所加载的固件FW的错误(操作⑧)。如果未检测到错误或者校正了检测到的错误，则可以正常驱动固件FW。
描述了在没有存储块的地址的情况下控制器210使用两个不同的直接访问命令DACMD1和DA CMD2用于访问不同的存储块的实施例。然而，本公开不限于此。例如，可以使用三个或更多个直接访问命令和三个或更多个存储相同的固件(即，复制的)的存储块。
图9是示出根据本公开的实施例的在没有块地址的情况下访问其中存储固件的物理区的方法的流程图。为了更好地理解，将参考图3和图8的各方面给出对图9的描述。
在操作S210中，可以启动存储设备200。然而，由于即使在存储设备200运行期间也适用本公开的寻址规则，因此可以省略操作S210。
在操作S220中，可以将第i直接访问命令DA CMDi和页地址发送到非易失性存储器件220。这里，“i”的初始值可以是“1”。例如，第i直接访问命令DA CMDi可以是包括在命令序列中的至少两个命令中的任何一个。例如，在发送包括在命令序列中的两个命令中的第一命令后，可以发送页地址。然后，可以发送包括在命令序列中的两个命令中的作为第二直接访问命令DA CMD的直接访问命令DA CMDi。
在操作S230中，可以通过使用页地址和存储在参考存储块BLK0中的指示符来访问存储要读取的固件的物理区。例如，控制逻辑125可以解析第i直接访问命令DA CMDi，并且控制器210可以根据解析结果访问存储固件的第i存储块BLKi。因此，控制器210可以在没有块地址的情况下访问第i存储块BLKi。另外，控制器210可以访问由页地址指示的第i存储块BLKi的页区。
在操作S240中，可以加载存储在第i存储块BLKi中的固件。
在操作S250中，ECC电路213可以对加载到缓冲存储器230上的固件执行错误检测和校正。如果错误检测结果指示所加载的固件不存在错误或者检测到的错误是可校正的，则所加载的固件可以正常运行。因此，该过程可以终止。
相比之下，错误检测结果指示所加载的固件的错误是无法校正的情况可以对应于不能对第i存储块BLKi执行正常读取操作的情况。当第i存储块BLKi的耗损程度增加时、当第i存储块BLKi被设置为坏块时等，可能发生该事件。在这种情况下，可以执行从另一存储块加载固件的操作。在操作S260中，“i”可以增加“1”，并且过程再次进行到操作S220，以对第i存储块BLKi的下一个存储块执行加载操作。
当对下一存储块执行操作S220至操作S250时，可以正常驱动固件。
图10是示出根据本公开的实施例的在应用寻址规则时输入到非易失性存储器件的信号和从非易失性存储器件输出的信号的时序图。这些信号由DQ标记。另外，数据选通信号DQS和就绪/忙碌信号R/B一起被示出。为了更好地理解，将参考图3和图9的各方面给出对图10的描述。
可以执行存储在ROM 212中并用于加载存储在非易失性存储器件220中的固件的启动代码或固件。当执行存储在ROM 212中的固件或启动代码时，控制器210可以将第一直接访问命令DA CMD1和存储固件的物理区的页地址发送到非易失性存储器件220。
如图10中所示，控制器210可以将第一命令00h、页地址和第二命令57h发送到非易失性存储器件220。如在参考图7描述的实施例中，页地址可以包括列地址C1和C2以及行地址R1和R2，并且可以不包括与块地址相关联的行地址R3。
响应于第二命令57h，控制器210意图访问的第一存储块BLK1可以由存储在参考存储块BLK0中的指示符指示。在第一存储块BLK1被指示后，与页地址相对应的物理区可以被访问。如上所述，固件可以被存储在物理区中。也就是说，可以响应于第一命令00h和第二命令57h来执行加载固件的读取操作。在就绪/忙碌信号R/B转变为逻辑低电平并且然后转变为逻辑高电平后，可以从非易失性存储器件220的第一存储块BLK1输出第一读取数据RD1(即，固件)。
然而，可能发生由于例如第一存储块BLK1的耗损程度的增加而导致所加载的第一读取数据RD1的错误是无法校正的事件(即，ECC失败)。在这种情况下，可以另外使用用于访问存储固件的另一存储块(例如，第二存储块BLK2)的第二直接访问命令DA CMD2。
控制器210可以将第三命令(即，第二次发送的第一命令00h作为图10的上下文中的第三命令)、页地址和第四命令72h发送到非易失性存储器件220。该页地址可以包括列地址C1和C2以及行地址R1和R2，并且可以不包括与块地址相关联的行地址R3。该页地址可以与和第一命令00h和第二命令57h一起发送的页地址相同。换句话说，第一物理区、第二物理区和第三物理区可以都具有相同的页地址。
响应于第四命令72h，控制器210意图访问的第二存储块BLK2可以由存储在参考存储块BLK0中的指示符指示。在第二存储块BLK2被指示后，与页地址相对应的物理区可以被访问。如上所述，固件可以存储在物理区中。因此，可以从非易失性存储器件220的第二存储块BLK2输出第二读取数据RD2(即，固件)。例如，除了第二读取数据RD2存储在与存储第一读取数据RD1的存储块不同的存储块中之外，第二读取数据RD2可以与第一读取数据RD1相同。
图11是用于概念性地示出根据本公开另一实施例的寻址规则的框图。与上述实施例不同，在图11的实施例中，通过使用一个直接访问命令DA CMD从多个存储块BLK1和BLK2加载固件FW。也就是说，在图11的实施例中，通过改变存储在参考存储块BLK0中的指示符的信息来改变由指示符指示的存储块。
控制器310可以将直接访问命令DA CMD和页地址发送到非易失性存储器件320(操作①)。响应于直接访问命令DA CMD，存储固件FW的第一存储块BLK1可以由存储在参考存储块BLK0中的指示符指示。其中存储了固件FW的第一存储块BLK1的空间可以由页地址指示(操作②)。当控制器310访问其中存储了固件FW的第一存储块BLK1的物理区时，可以将固件FW加载到缓冲存储器330上(操作③)。ECC电路313可以检测并校正所加载的固件FW的错误(操作④)。
然而，在第一存储块BLK1被设置为坏块的情况下，例如，由于耗损程度的增加，可能再也无法从第一存储块BLK1读取固件FW。在这种情况下，控制器310可以将供应商特定命令发送到非易失性存储器件320，以便改变由存储在参考存储块BLK0中的指示符指示的存储块(操作⑤)。响应于供应商特定命令，非易失性存储器件320可以改变指示符以指示第二存储块BLK2。
因此，控制器310可以访问由改变的指示符指示的第二存储块BLK2，并且可以根据页地址访问其中存储固件FW的第二存储块BLK2的物理区(以上描述对应于操作⑥)。根据访问操作，可以将存储在第二存储块BLK2中的固件FW加载到缓冲存储器330上(操作⑦)，并且ECC电路313可以检测所加载的固件FW的错误(操作⑧)。当然，存储在第二存储块BLK2中的固件FW和存储在第一存储块BLK1中的固件FW彼此相同。
在一个实施例中，通过使用一个供应商特定命令来改变由指示符指示的块。然而，本公开不限于此。例如，可能发生这样的事件：所加载的固件的错误并未通过错误检测和校正操作⑧被校正。在这种情况下，可以另外改变指示符以直接访问其中存储了与存储在第一存储块BLK1和第二存储块BLK2中的固件相同的固件的另一存储块。
图12是示出根据本公开的实施例的在没有块地址的情况下访问其中存储固件的物理区的方法的流程图。图13是示出根据本公开的一个方面的输入到应用了寻址规则的非易失性存储器件的信号和从该非易失性存储器件输出的信号的时序图。为了更好地理解，将参考图3和图11的各方面给出对图12和图13的描述。
在操作S310中，可以启动存储设备300。然而，由于即使在存储设备300运行期间也适用本公开的寻址规则，因此可以省略操作S310。
在操作S320中，可以通过使用直接访问命令DA CMD、页地址和存储在参考存储块BLK0中的指示符来访问存储固件FW的第一存储块BLK1。例如，直接访问命令DA CMD可以是包含在命令序列中的至少两个命令(即，第一命令00h和第二命令57h)中的任何一个。
响应于直接访问命令DA CMD，如果由指示符指示第一存储块BLK1，则控制器310可以在没有块地址的情况下访问第一存储块BLK1。另外，控制器310可以通过使用页地址来访问在其中存储了固件的第一存储块BLK1的物理区。可以在第一读取时间tR期间对第一存储块BLK1执行读取操作，并且可以将固件FW加载到缓冲存储器330上(S330)。从第一存储块BLK1读取的固件FW被标记为第一读取数据RD1。
在操作S340中，可以执行错误检测和校正。例如，如果所加载的固件FW中不存在错误或者如果校正了所加载的固件FW的检测到的错误(S340＝否)，则过程可以终止。也就是说，所加载的固件FW可以用于操作/驱动存储设备300。相反，如果所加载的固件FW的检测到的错误是无法校正的(S340＝是)，则可以执行操作S350。
在操作S350中，非易失性存储器件320可以响应于供应商特定命令来改变指示符。例如，可以改变指示符以指示第二存储块BLK2而不是第一存储块BLK1。
在操作S360中，可以通过使用页地址和改变的指示符来访问存储固件FW的第二存储块BLK2。与在操作S320中由指示符指示第一存储块BLK1的情况不同，由于指示符被改变了，因此可以响应于直接访问命令DA CMD来指示第二存储块BLK2。因此，控制器310可以在没有块地址的情况下访问第二存储块BLK2。
在操作S370中，可以在第二读取时间tR期间对第二存储块BLK2执行读取操作，并且可以将固件FW加载到缓冲存储器330上。从第二存储块BLK2读取的固件FW被标记为第二读取数据RD2。然而，除了从不同的存储块BLK1和BLK2读取固件FW之外，从第一存储块BLK1加载的固件FW和从第二存储块BLK2加载的固件FW可以彼此相同。
图14是根据本公开的实施例的用于概念性地示出寻址规则的框图。除了上述示例性的实施例之外，本公开的教导可以应用于用于通过页执行读取操作的各种命令序列。例如，可能发生这样的事件：由于例如存储固件的存储块的耗损程度的增加，需要将固件复制到另一存储块。也就是说，图14的实施例示出了本公开的寻址规则适用于回拷(copyback)操作。
参考图14，可以将直接访问命令DA CMD和页地址发送到非易失性存储器件420。响应于直接访问命令DA CMD，存储在参考存储块BLK0中的指示符可以指示第一存储块BLK1(操作①)。控制器410可以在没有块地址的情况下访问存储固件的第一存储块BLK1(操作②)。
例如，由于存储要加载的固件FW的第一存储块BLK1的耗损程度的增加，控制器410可以确定需要将固件复制到第二存储块BLK2。例如，可以通过驱动用于管理耗损均衡的单独的固件来进行确定。响应于从控制器410接收的复制命令CB CMD(操作③)，非易失性存储器件420可以将存储在第一存储块BLK1中的固件FW复制到第二存储块BLK2(操作④)。换句话说，固件FW可以被认为是第一数据，并且可以响应于从控制器410接收的复制命令被复制到第二存储块BLK2(即，响应于从非易失性存储器件420的外部接收的复制命令而被复制)。
然而，由于可以在没有块地址的情况下访问的固件存储区被改变，因此需要改变指示符。因此，如果完成复制操作，则控制器410可以将供应商特定命令发送到非易失性存储器件420(⑤)。响应于供应商特定命令，非易失性存储器件420可以改变指示符以使指示符指示第二存储块BLK2。因此，控制器410可以在没有块地址的情况下访问由指示符指示的第二存储块BLK2(操作⑥)。
作为访问存储了复制的固件FW的第二存储块BLK2的结果，可以将固件加载到缓冲存储器430上(操作⑦)，并且ECC电路413可以执行错误检测和校正操作。
图15是示出根据本公开的实施例的在没有块地址的情况下访问其中存储固件的物理区的方法的流程图。图16是示出根据本公开的一个方面的输入到应用了寻址规则的非易失性存储器件的信号和从非易失性存储器件输出的信号的时序图。为了更好地理解，将参考图3和图14的各方面给出对图15和图16的描述。
在操作S410中，可以启动存储设备400。然而，由于即使在存储设备400运行期间也适用本公开的寻址规则，因此可以省略操作S410。
在操作S420中，可以通过使用直接访问命令DA CMD、页地址和存储在参考存储块BLK0中的指示符来访问存储固件FW的第一存储块BLK1。例如，直接访问命令DA CMD可以是包含在命令序列中的至少两个命令(即，第一命令00h和第二命令57h)中的任何一个。这样，可以在读取时间tR期间对第一存储块BLK1执行读取操作。
然而，与上述实施例不同，读取的固件FW可以不被加载到缓冲存储器430上。相反，读取的固件FW可以存储在页缓冲器(图3的123)中以用于回拷。从第一存储块BLK1读取的固件FW被标记为读取数据RD。
在操作S430中，响应于复制命令CMD，可以将存储在第一存储块BLK1中的固件FW复制到第二存储块BLK2。例如，复制命令CMD可以是指示开始写入操作的命令85h。控制器410可以向非易失性存储器件420发送将要存储被存储在页缓冲器123中的读取数据RD的物理区的地址ADDR。这里，地址ADDR可以包括读取数据RD要被复制到其中的第二存储块BLK2的页地址和块地址二者。存储在页缓冲器123中的读取数据RD可以以写入数据WD的形式存储在第二存储块BLK2中。
在操作S440中，非易失性存储器件420可以响应于供应商特定命令来改变指示符。例如，可以改变指示符以指示第二存储块BLK2而不是第一存储块BLK1。
在操作S450中，可以通过使用页地址和改变的指示符来访问存储固件FW的第二存储块BLK2。之后，可以从第二存储块BLK2加载固件FW(S460)，并且ECC电路413可以检测并校正所加载的固件FW的错误。
以上描述了应用本文描述的发明构思的各种示例，但是本公开不限于此。例如，本公开的教导可以应用于用于按页读取数据的命令序列(例如，包括00h和30h)被发送到非易失性存储器件的情况。如在本公开的实施例中所描述的，存储要加载的数据的存储块(例如，BLK1)由存储在参考存储块BLK0中的指示符指示。因此，可以在没有存储要加载的数据的存储块(例如，BLK1)的地址的情况下，访问存储要加载的数据的存储块(例如，BLK1)。因此，可以解决在非易失性存储器件由不同存储器供应商制造的情况下与寻址规则相关联的问题。
图17是示出应用了根据本公开的教导的非易失性存储器件的固态硬盘系统1000(SSD系统)的框图。参考图17，固态硬盘系统1000可以包括主机1100和SSD 1200。
SSD 1200可以通过信号连接器1201与主机1100交换信号SIG，并且可以通过电源连接器1202被提供电力PWR。SSD 1200可以包括SSD控制器1210、多个闪存1221至122n、辅助电源1230和缓冲存储器1240。
SSD控制器1210可以响应于来自主机1100的信号SIG来控制闪存1221至122n。在一个实施例中，SSD控制器1210可以基于参考图1至图17描述的操作方法，通过仅使用直接访问命令和页地址来访问闪存1221至122n。
闪存1221至122n可以在SSD控制器1210的控制下运行。辅助电源1230可以通过电源连接器1202与主机1100连接。辅助电源1230可以由来自主机1100的电力PWR充电。当主机1100没有平稳地供应电力PWR时，辅助电源1230可以为SSD 1200供电。
根据本公开的实施例，可以通过使存储器件在没有块地址的情况下可访问来改进存储器件。因此，可以解决在从存储器件加载固件时由于存储器供应商的不同寻址规则而发生的问题。
此外，由于简化了寻址规则，因此可以提高非易失性存储器件的性能。
虽然参考示例性的实施例对本文中的发明构思的教导进行了描述，但是对于本领域的普通技术人员显而易见的是，在不脱离所附权利要求中阐述的本公开的精神和范围的情况下，可以对其进行各种改变和修改。

Claims (20)

1.一种包括多个存储块的非易失性存储器件，包括：
第一存储块，所述第一存储块包括在其中存储了第一数据的第一物理区；以及
参考存储块，所述参考存储块中存储了响应于从外部接收的第一直接访问命令指示所述第一存储块的指示符，
其中，根据所述指示符的指示和与所述第一直接访问命令一起从所述外部接收的页地址，访问所述第一存储块的其中存储了所述第一数据的所述第一物理区。
2.根据权利要求1所述的非易失性存储器件，还包括：
第二存储块，所述第二存储块包括存储与所述第一数据相同的第二数据的第二物理区，
其中，所述指示符响应于从所述外部接收的第二直接访问命令指示所述第二存储块，以及
其中，根据所述页地址和所述指示符对所述第二存储块的指示，访问所述第二存储块的其中存储了所述第二数据的所述第二物理区。
3.根据权利要求2所述的非易失性存储器件，其中，如果从所述第一存储块读取的所述第一数据的错误是无法校正的，则从所述第二存储块读取所述第二数据。
4.根据权利要求2所述的非易失性存储器件，其中，所述第一物理区和所述第二物理区具有相同的页地址。
5.根据权利要求2所述的非易失性存储器件，其中，所述第一数据和所述第二数据是用于驱动或管理所述非易失性存储器件的固件。
6.根据权利要求1所述的非易失性存储器件，还包括：
第二存储块，所述第二存储块存储与所述第一数据相同的第二数据，
其中，所述指示符响应于从所述外部接收的供应商特定命令被改变，从而在接收到所述第一直接访问命令时指示所述第二存储块。
7.根据权利要求6所述的非易失性存储器件，其中，如果从所述第一存储块读取的所述第一数据的错误是无法校正的，则从所述第二存储块读取所述第二数据。
8.根据权利要求6所述的非易失性存储器件，其中，对所述指示符的改变是在所述非易失性存储器件启动时或在所述非易失性存储器件的运行期间进行的。
9.根据权利要求1所述的非易失性存储器件，还包括第二存储块，响应于从所述外部接收的复制命令，所述第一数据被复制到所述第二存储块。
10.根据权利要求9所述的非易失性存储器件，其中，所述指示符响应于从所述外部接收的供应商特定命令被改变，从而在接收到所述第一直接访问命令时指示所述第二存储块。
11.根据权利要求1所述的非易失性存储器件，其中，所述第一直接访问命令是包括在用于读取存储在所述第一存储块中的所述第一数据的命令序列中的多个命令中的任何一个。
12.根据权利要求1所述的非易失性存储器件，其中，所述非易失性存储器件包括：
存储单元阵列，所述存储单元阵列包括多个存储单元，所述多个存储单元形成为垂直于基板并且连接到多条字线和多条位线；以及
页缓冲器，所述页缓冲器被配置为存储从所述存储单元阵列读取的数据，
其中，多个单元串共同连接到位线，每一个所述单元串包括所述多个存储单元中串联连接的存储单元。
13.一种存储设备，包括：
控制器，所述控制器被配置为生成第一直接访问命令和页地址；以及
非易失性存储器件，所述非易失性存储器件包括：第一存储块，第一数据被存储在第一存储块的第一物理区中；以及参考存储块，所述参考存储块中存储了响应于所述第一直接访问命令指示所述第一存储块的指示符，
其中，控制器被配置为根据所述页地址和所述指示符的指示，访问所述第一存储块的其中存储了所述第一数据的所述第一物理区。
14.根据权利要求13所述的存储设备，其中，所述非易失性存储器件还包括：
第二存储块，所述第二存储块在第二物理区中存储与所述第一数据相同的第二数据，以及
其中，所述控制器还被配置为生成第二直接访问命令，所述指示符响应于所述第二直接访问命令指示所述第二存储块，并且所述控制器还被配置为根据所述页地址和所述指示符对所述第二存储块的指示，访问所述第二存储块的其中存储了所述第二数据的所述第二物理区。
15.根据权利要求13所述的存储设备，其中，所述非易失性存储器件还包括：
存储与所述第一数据相同的第二数据的第二存储块，
其中，所述控制器还被配置为生成供应商特定命令，以及
其中，所述指示符响应于所述供应商特定命令被改变，从而在接收到所述第一直接访问命令时指示所述第二存储块。
16.根据权利要求13所述的存储设备，其中，所述控制器还被配置为生成复制命令，以及
其中，所述非易失性存储器件还包括第二存储块，响应于所述复制命令，所述第一数据被复制到所述第二存储块。
17.根据权利要求16所述的存储设备，其中，所述控制器还被配置为生成供应商特定命令，以及
其中，所述指示符响应于所述供应商特定命令被改变，从而在接收到所述第一直接访问命令时指示所述第二存储块。
18.根据权利要求13所述的存储设备，其中，所述非易失性存储器件包括：
存储单元阵列，所述存储单元阵列包括多个存储单元，所述多个存储单元形成为垂直于基板并且连接到多条字线和多条位线；以及
页缓冲器，所述页缓冲器被配置为存储从所述存储单元阵列读取的数据，以及
其中，多个单元串共同连接到位线，每一个所述单元串包括所述多个存储单元中串联连接的存储单元。
19.一种操作包括多个存储块并由控制器控制的非易失性存储器件的方法，所述方法包括：
由所述非易失性存储器件从所述控制器接收第一直接访问命令和页地址；
响应于所述第一直接访问命令，由存储在所述多个存储块中的参考存储块中的指示符指示第一存储块；以及
根据所述页地址和所述指示符的指示来访问所述第一存储块的其中存储了要读取的第一数据的第一物理区。
20.根据权利要求19所述的方法，还包括：
如果作为访问所述第一物理区的结果而加载的第一读取数据的错误是无法校正的，则
从所述控制器接收第二直接访问命令；
响应于所述第二直接访问命令，由所述指示符指示第二存储块；以及
根据所述页地址和所述指示符对所述第二存储块的指示，访问所述第二存储块的其中存储了要读取的第二数据的第二物理区。
CN201811151454.3A 2017-10-27 2018-09-29 非易失性存储器件及其操作方法以及存储设备 Active CN109726140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0141245 2017-10-27
KR1020170141245A KR102469958B1 (ko) 2017-10-27 2017-10-27 블록 주소 없이 액세스되는 불휘발성 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN109726140A CN109726140A (zh) 2019-05-07
CN109726140B true CN109726140B (zh) 2023-06-27

Family

ID=66244845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811151454.3A Active CN109726140B (zh) 2017-10-27 2018-09-29 非易失性存储器件及其操作方法以及存储设备

Country Status (3)

Country Link
US (1) US10599562B2 (zh)
KR (1) KR102469958B1 (zh)
CN (1) CN109726140B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591888B1 (ko) * 2018-03-16 2023-10-24 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US11151041B2 (en) * 2019-10-15 2021-10-19 Micron Technology, Inc. Tokens to indicate completion of data storage

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006323499A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592865B2 (ja) * 1978-11-29 1984-01-20 日本電信電話株式会社 ガス封入避雷器の試験器用パルス発生回路
US7336531B2 (en) 2004-06-25 2008-02-26 Micron Technology, Inc. Multiple level cell memory device with single bit per cell, re-mappable memory block
US7230850B2 (en) 2004-08-31 2007-06-12 Micron Technology, Inc. User configurable commands for flash memory
US7945762B2 (en) * 2008-01-29 2011-05-17 Cadence Design Systems, Inc. Method and apparatus for memory management in a non-volatile memory system using a block table
TWI370969B (en) * 2008-07-09 2012-08-21 Phison Electronics Corp Data accessing method, and storage system and controller using the same
US20110041039A1 (en) * 2009-08-11 2011-02-17 Eliyahou Harari Controller and Method for Interfacing Between a Host Controller in a Host and a Flash Memory Device
US8291194B2 (en) 2009-11-16 2012-10-16 Mediatek Inc. Methods of utilizing address mapping table to manage data access of storage medium without physically accessing storage medium and related storage controllers thereof
US8443263B2 (en) * 2009-12-30 2013-05-14 Sandisk Technologies Inc. Method and controller for performing a copy-back operation
US9672164B2 (en) * 2012-05-31 2017-06-06 Nxp Usa, Inc. Methods and systems for transitioning between a user state and a supervisor state based on a next instruction fetch address
US9128822B2 (en) 2012-06-22 2015-09-08 Winbond Electronics Corporation On-chip bad block management for NAND flash memory
US9454474B2 (en) * 2013-03-05 2016-09-27 Western Digital Technologies, Inc. Methods, devices and systems for two stage power-on map rebuild with free space accounting in a solid state drive
US9053015B2 (en) 2013-06-17 2015-06-09 Topcon Positioning Systems, Inc. NAND flash memory interface controller with GNSS receiver firmware booting capability
KR102182419B1 (ko) 2013-06-28 2020-11-24 에스케이하이닉스 주식회사 비휘발성 메모리 및 이를 포함하는 반도체 장치
US9411521B2 (en) 2014-05-30 2016-08-09 Macronix International Co., Ltd. Method and apparatus for improving sequential memory read preformance
US9329850B2 (en) 2014-06-24 2016-05-03 International Business Machines Corporation Relocation of instructions that use relative addressing
US10719237B2 (en) * 2016-01-11 2020-07-21 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
TWI592865B (zh) * 2016-07-22 2017-07-21 大心電子（英屬維京群島）股份有限公司 資料讀取方法、資料寫入方法及使用所述方法的儲存控制器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006323499A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
US10599562B2 (en) 2020-03-24
CN109726140A (zh) 2019-05-07
KR102469958B1 (ko) 2022-11-25
US20190129837A1 (en) 2019-05-02
KR20190047391A (ko) 2019-05-08

Similar Documents

Publication Publication Date Title
CN106486163B (zh) 非易失性存储器件、包括其的数据储存设备及其操作方法
CN108694989B (zh) 存储设备及其坏块指派方法
CN110751970B (zh) 控制器及操作控制器的方法
US11133068B2 (en) Memory device, memory controller, memory system and method for operating memory system
CN110942795B (zh) 存储器系统、其操作方法以及非易失性存储器装置
CN111258793A (zh) 存储器控制器及其操作方法
CN112099730B (zh) 存储器件及其访问方法
US11409470B2 (en) Memory system, memory controller, and method of operating memory system
CN112420109A (zh) 非易失性存储器设备和存储系统
US20240212769A1 (en) Memory device and method of operating the same
CN114253465A (zh) 存储器系统及其操作方法
CN109726140B (zh) 非易失性存储器件及其操作方法以及存储设备
CN113703662B (zh) 存储器系统、存储器控制器及其操作方法
CN107219998B (zh) 数据存储装置及其操作方法
KR20210054396A (ko) 저장 장치 및 그 동작 방법
US11842779B2 (en) Memory device and operating method for performing verify operation
US10964395B2 (en) Memory system, memory device and memory controller
CN111798913A (zh) 存储器系统、存储器控制器及其操作方法
EP3783614B1 (en) Nonvolatile memory device including a fast read page and a storage device including the same
US11404137B1 (en) Memory system and operating method of memory system
US11782644B2 (en) Memory system and method of operating the same
US12067258B2 (en) Memory device and program speed control method thereof
US10990476B2 (en) Memory controller and method of operating the same
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant