CN117672311A - 存储装置和操作其的方法 - Google Patents

存储装置和操作其的方法 Download PDF

Info

Publication number
CN117672311A
CN117672311A CN202310548292.1A CN202310548292A CN117672311A CN 117672311 A CN117672311 A CN 117672311A CN 202310548292 A CN202310548292 A CN 202310548292A CN 117672311 A CN117672311 A CN 117672311A
Authority
CN
China
Prior art keywords
word line
read
read data
memory
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310548292.1A
Other languages
English (en)
Inventor
李晋永
姜宇现
徐永周
吴玄教
李熙元
林东厚
郑珍久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117672311A publication Critical patent/CN117672311A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

公开存储装置和操作其的方法，所述存储装置包括存储控制器和非易失性存储器装置。所述方法包括：提供第一请求，第一请求指示非易失性存储器装置的目标存储器块的字线顺序读取操作；基于第一请求，提供第一字线读取数据，第一字线读取数据与目标存储器块的第一字线的存储器单元对应；基于第一请求，提供第二字线读取数据，第二字线读取数据与目标存储器块的第二字线的存储器单元对应，第二字线与第一字线邻近；基于第一字线读取数据和第二字线读取数据计算第一字线间隙值；以及基于第一字线间隙值执行目标存储器块的第一可靠性操作。

Description

存储装置和操作其的方法
本申请要求于2022年9月7日在韩国知识产权局提交的第10-2022-0113721号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
在此描述的本公开的实施例涉及存储装置，并且更具体地，涉及计算字线间隙值的存储装置和操作其的方法。
背景技术
存储器装置可响应于写入请求而存储数据，并且可响应于读取请求而输出存储在其中的数据。例如，当电源被中断时丢失存储在其中的数据的存储器装置(诸如，动态随机存取存储器(DRAM)装置或静态RAM(SRAM)装置)被分类为易失性存储器装置。即使在电源被中断时也保持存储在其中的数据的存储器装置(诸如，闪存装置、相变RAM(PRAM)、磁性RAM(MRAM)或电阻式RAM(RRAM))被分类为非易失性存储器装置。
由于非易失性存储器装置的存储器单元基于数据位值被编程，因此存储器单元可形成与数据位值对应的阈值电压分布。阈值电压分布可由于诸如保持、读取干扰和热载流子注入(HCI)的各种因素而改变。现在，由于半导体芯片的高集成度和高容量，或者由于存储管理策略的改变，一个存储器块中的存储器单元的数量可增加，并且对一个存储器块进行编程所花费的时间可增加。这样，包括在同一存储器块中的字线的分布特性可彼此不同，这可使非易失性存储器装置的可靠性降低。
发明内容
本公开的方面提供计算字线间隙值的存储装置和操作其的方法。
根据一些实施例，一种操作包括存储控制器和非易失性存储器装置的存储装置的方法包括：由存储控制器提供第一请求，第一请求指示非易失性存储器装置的目标存储器块的字线顺序读取操作；基于第一请求，从非易失性存储器装置将第一字线读取数据提供给存储控制器，第一字线读取数据与目标存储器块的第一字线的存储器单元对应；基于第一请求，从非易失性存储器装置将第二字线读取数据提供给存储控制器，第二字线读取数据与目标存储器块的第二字线的存储器单元对应，第二字线与第一字线邻近；由存储控制器基于第一字线读取数据和第二字线读取数据来计算第一字线间隙值；以及由存储控制器基于第一字线间隙值执行目标存储器块的第一可靠性操作。
根据一些实施例，一种操作包括存储控制器和非易失性存储器装置的存储装置的方法包括：由存储控制器提供第一请求，第一请求指示非易失性存储器装置的目标存储器块的字线顺序读取操作；由非易失性存储器装置基于第一请求生成第一字线读取数据，第一字线读取数据与目标存储器块的第一字线的存储器单元对应；由非易失性存储器装置基于第一请求生成第二字线读取数据，第二字线读取数据与目标存储器块的第二字线的存储器单元对应，第二字线与第一字线邻近；由非易失性存储器装置基于第一字线读取数据和第二字线读取数据来计算字线间隙值；以及由非易失性存储器装置基于字线间隙值执行目标存储器块的可靠性操作。
根据一些实施例，一种存储装置包括：非易失性存储器装置，包括具有多条字线的目标存储器块；以及存储控制器，被配置为生成第一请求，第一请求指示目标存储器块的字线顺序读取操作。基于第一请求，非易失性存储器装置被配置为生成第一字线读取数据和第二字线读取数据，第一字线读取数据与来自所述多条字线的第一字线的存储器单元对应，并且第二字线读取数据与来自所述多条字线的第二字线的存储器单元对应，第二字线与第一字线邻近。非易失性存储器装置或存储控制器中的一个被配置为：基于第一字线读取数据和第二字线读取数据来计算字线间隙值；并且基于字线间隙值执行目标存储器块的可靠性操作。
附图说明
通过参照附图详细描述本公开的示例实施例，本公开的以上和其他目的和特征将变得清楚。
图1是根据本公开的一些实施例的存储系统的框图。
图2是根据本公开的一些实施例的详细示出图1的存储控制器的框图。
图3是根据本公开的一些实施例的详细示出图1的非易失性存储器装置的框图。
图4是根据本公开的一些实施例的描述图3的存储器单元阵列的存储器块的示图。
图5A是示出根据本公开的一些实施例的多级单元的阈值电压分布的示图。
图5B是示出根据本公开的一些实施例的三级单元的阈值电压分布的示图。
图5C是示出根据本公开的一些实施例的四级单元的阈值电压分布的示图。
图6是描述根据本公开的一些实施例的阈值电压分布的改变的示图。
图7是描述根据本公开的一些实施例的存储器块的字线的示图。
图8A至图8D是描述根据本公开的一些实施例的字线的阈值电压分布的示图。
图9是描述根据本公开的一些实施例的字线间隙值的曲线图。
图10是描述根据本公开的一些实施例的操作存储装置的方法的示图。
图11是描述根据本公开的一些实施例的操作存储装置的方法的流程图。
图12是描述根据本公开的一些实施例的操作存储装置的方法的流程图。
图13是描述根据本公开的一些实施例的操作存储装置的方法的示图。
图14是描述根据本公开的一些实施例的操作存储装置的方法的流程图。
图15是描述根据本公开的一些实施例的操作存储装置的方法的流程图。
具体实施方式
以下，根据本公开的示例实施例的存储装置和操作其的方法将参照附图被详细描述。
图1是根据本公开的一些实施例的存储系统的框图。参照图1，存储系统10可包括主机11和存储装置100。在一些实施例中，存储系统10可表示被配置为处理各种信息的计算系统(诸如，个人计算机(PC)、笔记本电脑、膝上型电脑、服务器、工作站、平板PC、智能电话、数码相机和黑匣子)。
主机11可控制存储系统10的整体操作。例如，主机11可将数据存储(例如，可将数据写入)在存储装置100中，或者可读取存储在存储装置100中的数据。
存储装置100可包括存储控制器110和非易失性存储器装置120。非易失性存储器装置120可存储数据。存储控制器110可将数据存储(例如，可将数据写入)在非易失性存储器装置120中，或者可读取存储在非易失性存储器装置120中的数据。非易失性存储器装置120可在存储控制器110的控制下进行操作。例如，基于指示操作的命令CMD和指示数据的位置的地址ADD，存储控制器110可将数据存储在非易失性存储器装置120中，或者可读取存储在非易失性存储器装置120中的数据。
非易失性存储器装置120可包括多个存储器块BLK。多个存储器块BLK中的每个可包括多条字线WL1至WLN。例如，一个存储器块BLK可包括第一字线WL1至第N字线WLN。这里，“N”是任意正整数(例如，大于或等于1的整数)。第一字线WL1至第N字线WLN中的每条可与多个存储器单元连接。多个存储器单元中的每个可存储数据。
在一些实施例中，非易失性存储器装置120可以是NAND闪存装置，但是本公开不限于此。例如，非易失性存储器装置120可以是即使电源被关闭也保持存储在其中的数据的各种存储装置(诸如，相变随机存取存储器(PRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)和铁电随机存取存储器(FRAM))中的一个。
存储控制器110可包括命令管理器111、字线(WL)分布计算器112和历史表113。
命令管理器111可管理指示待在非易失性存储器装置120中被执行的操作的各种命令。例如，命令管理器111可将各种命令(诸如，读取命令、写入命令和擦除命令)提供给非易失性存储器装置120。
命令管理器111可管理保证非易失性存储器装置120的可靠性的命令。例如，命令管理器111可管理指示用于生成字线读取数据的字线顺序读取操作的命令。
字线读取数据可以以字线为单位(例如，以字线大小的单位)被管理。字线读取数据可指示特定字线的存储器单元之中的基于目标读取电压电平被确定为具有第一位值(例如，“1”)的存储器单元的数量。字线读取数据也可被称为“单元计数值”或“导通单元计数值”。字线顺序读取操作可指示同一存储器块内的物理邻近的字线的存储器单元以字线为单位顺序地被读取的操作。
又例如，命令管理器111可基于从非易失性存储器装置120获得的分布信息来管理用于读取重试(retry)和读取回收(reclaim)的命令。
读取重试可表示改变读取电压电平并再次执行读取操作的操作。例如，当读取数据的错误不可纠正时，存储控制器110可通过使用优化的读取电压电平再次执行读取操作。
读取回收可表示为了保证数据的可靠性的目的而将存储在非易失性存储器装置120的存储器单元中的数据再次写入任何其他存储器单元中的操作。例如，存储控制器110可对第一存储器块的被确定为需要读取回收的目标数据执行读取操作，可执行用于将目标数据写入第二存储器块中的写入操作，并且可对第一存储器块执行擦除操作。在这种情况下，读取操作可基于优化的读取电压电平。
字线分布计算器112可计算字线间隙值(word line gap value)并且可执行可靠性操作。例如，非易失性存储器装置120的存储器块可包括多条字线。在多条字线之中，第一字线和第二字线可彼此邻近。字线间隙值可基于与第一字线的存储器单元对应的第一字线读取数据和与第二字线的存储器单元对应的第二字线读取数据而被确定。
可靠性操作可表示用于抑制由于存储器单元的阈值电压分布的改变而导致的可靠性的降低的预防性操作或恢复性操作。阈值电压分布可由于诸如保持、读取干扰和热载流子注入(HCI)的各种因素而改变。现在，由于半导体芯片的高集成度和高容量，或者由于存储管理策略的改变(例如，根据分区命名空间(ZNS)标准，存储器块在开启(open)状态下长时间被管理)，一个存储器块中的存储器单元的数量可增加，并且对一个存储器块进行编程所花费的时间可增加。这样，包括在同一存储器块中的字线的分布特性可彼此不同。
可靠性操作可考虑字线的分布特性(或趋势)之间的差异。可靠性操作可包括以字线为单位对目标读取电压电平进行调整。可靠性操作可包括基于以字线为单位获得的字线读取数据来确定目标存储器块的读取回收是否被需要。目标存储器块可表示多个存储器块之中的作为可靠性操作的目标的存储器块。
历史表113可管理存储器块中的多条字线的读取电压电平。字线分布计算器112可通过基于字线间隙值更新历史表113的读取电压电平来对读取电压电平进行调整。更新的读取电压电平可用于之后的正常读取操作(例如，根据主机11的请求的读取操作)或用于读取回收的读取操作。
历史表113可以以字线为单位管理读取电压电平。例如，第一字线和第二字线可被包括在同一存储器块中。字线分布计算器112可基于与第一字线的存储器单元对应的第一字线读取数据和与第二字线的存储器单元对应的第二字线读取数据来计算字线间隙值。当第一字线和第二字线的字线间隙值超过第一阈值时，字线分布计算器112可更新历史表113中的第三字线的读取电压电平。第三字线可与第二字线邻近。第一阈值可用于确定是否对第三字线的读取电压电平进行调整。
通过对每条字线的读取电压电平进行优化，在之后的正常读取操作中被读取的数据的不可纠正的错误可减少。这样，读取重试操作的次数可减少，存储装置100的内部I/O负载可减少，并且存储装置100的读取操作速度可被提高。
此外，针对每条字线(而不是针对每个存储器块)的阈值电压分布被考虑，这可准确地确定存储器块是否劣化以及读取回收是否被需要，并且可提高存储装置100的可靠性。
为了更好地理解本公开，存储控制器110的字线分布计算器112计算字线间隙值并执行可靠性操作的示例被描述，但是本公开不限于此。在一些实施例中，非易失性存储器装置120可计算字线间隙值并且可执行可靠性操作。这将参照图13、图14和图15被详细描述。
如上所述，根据本公开的示例实施例，存储装置可计算字线间隙值，并且可基于字线间隙值执行可靠性操作。当存储装置针对每条字线而不是针对每个存储器块分析阈值电压分布时，存储装置可以以字线为单位对读取电压电平进行优化，可减少读取重试操作的次数，并且可准确地确定读取回收是否被需要。
图2是根据本公开的一些实施例的详细示出图1的存储控制器的框图。参照图1和图2，存储控制器110可与主机11和非易失性存储器装置120通信。存储控制器110可包括命令管理器111、字线分布计算器112、历史表113、易失性存储器装置114、处理器115、只读存储器(ROM)116、纠错码(ECC)引擎117、主机接口电路118和非易失性存储器接口电路119。
命令管理器111可管理指示待在非易失性存储器装置120中被执行的操作的命令。字线分布计算器112可计算字线间隙值，并且可执行可靠性操作。历史表113可以以字线为单位管理读取电压电平。
在一些实施例中，命令管理器111、字线分布计算器112和历史表113可通过固件模块来实现。例如，处理器115可通过将存储在非易失性存储器装置120中的指令加载到易失性存储器装置114并执行加载的指令来实现命令管理器111、字线分布计算器112和历史表113。然而，本公开不限于此。例如，命令管理器111、字线分布计算器112和历史表113可用单独的硬件来实现，或者可用硬件和软件的组合来实现。
易失性存储器装置114可用作存储控制器110的主存储器、缓冲存储器或高速缓存存储器。处理器115可控制存储控制器110的整体操作。ROM 116可用作对存储控制器110的操作所需的信息进行存储的只读存储器。
ECC引擎117可对从非易失性存储器装置120获得的数据的错误进行检测和纠正。例如，ECC引擎117可具有给定水平的错误纠正能力。ECC引擎117可将具有超过错误纠正能力的错误水平(例如，翻转位(flipped bit)的数量)的数据管理为不可纠正的数据。
存储控制器110可通过主机接口电路118与主机11通信。在一些实施例中，主机接口电路118可基于各种接口(诸如，串行ATA(SATA)接口、外围组件互连快速(PCIe)接口、串行附接SCSI(SAS)接口、非易失性存储器快速(NVMe)接口和通用闪存(UFS)接口)中的至少一个来实现。
存储控制器110可通过非易失性存储器接口电路119与非易失性存储器装置120通信。在一些实施例中，非易失性存储器接口电路119可基于NAND接口来实现。
图3是根据本公开的一些实施例的详细示出图1的非易失性存储器装置的框图。图4是根据本公开的一些实施例的描述图3的存储器单元阵列的存储器块的示图。参照图1、图3和图4，非易失性存储器装置120可与存储控制器110通信。例如，非易失性存储器装置120可从存储控制器110接收地址ADD和命令CMD。非易失性存储器装置120可与存储控制器110交换数据。
非易失性存储器装置120可包括控制逻辑121、电压生成器122、行解码器123、存储器单元阵列124、页缓冲器单元125、列解码器126和输入/输出(I/O)电路127。
控制逻辑121可从存储控制器110接收命令CMD和地址ADD。命令CMD可表示指示待由非易失性存储器装置120执行的操作(诸如，读取操作、写入操作或擦除操作)的信号。地址ADD可包括行地址ADDR和列地址ADDC。控制逻辑121可基于命令CMD和地址ADD来控制非易失性存储器装置120的整体操作。控制逻辑121可基于地址ADD生成行地址ADDR和列地址ADDC。
在控制逻辑121的控制下，电压生成器122可控制电压通过行解码器123被施加到存储器单元阵列124。
行解码器123可从控制逻辑121接收行地址ADDR。行解码器123可通过串选择线SSL、字线WL和地选择线GSL与存储器单元阵列124连接。行解码器123可对行地址ADDR进行解码，并且可基于解码结果和从电压生成器122接收的电压来控制待施加到串选择线SSL、字线WL和地选择线GSL的电压。
存储器单元阵列124可包括多个存储器块BLK。多个存储器块BLK中的每个在结构上可与在图4中示出的存储器块BLK类似。在图4中示出的存储器块BLK可与非易失性存储器装置120的物理擦除单元对应，但是本公开不限于此。例如，物理擦除单元可被改变为页单元、字线单元、子块单元等。
以下，为了便于描述，第一方向D1、第二方向D2和第三方向D3将被提及。第一方向D1可以是与形成存储器块BLK的半导体基底(未示出)平行的方向。第二方向D2可以是与第一方向D1垂直的方向。第三方向D3可以是与由第一方向D1和第二方向D2限定的平面垂直的方向。例如，第三方向D3可以是与半导体基底(未示出)垂直的方向。第一方向D1、第二方向D2和第三方向D3可分别被称为“行方向”、“列方向”和“高度方向”。
如图4中所示，存储器块BLK可包括多个单元串CS11、CS12、CS21和CS22。多个单元串CS11、CS12、CS21和CS22可布置在第一方向D1和第二方向D2上。为了附图的简洁，四个单元串CS11、CS12、CS21和CS22在图4中被示出，但是本公开不限于此。例如，电池串的数量可在第一方向D1或第二方向D2上增加或减少。
多个单元串CS11、CS12、CS21和CS22之中的布置在同一列的单元串可与同一位线连接。例如，单元串CS11和CS21可与第一位线BL1连接，并且单元串CS12和CS22可与第二位线BL2连接。多个单元串CS11、CS12、CS21和CS22中的每个可包括多个单元晶体管。多个单元晶体管可在第三方向D3上被堆叠。
每个单元串中的多个单元晶体管可串联连接在相应的位线(例如，BL1或BL2)与共源极线CSL之间。例如，多个单元晶体管可包括串选择晶体管SSTa和SSTb、虚设(dummy)存储器单元DMC1和DMC2、存储器单元MC1至MC4、以及地选择晶体管GSTa和GSTb。串联连接的串选择晶体管SSTa和SSTb可设置在串联连接的存储器单元MC1至MC4与相应的位线(例如，BL1和BL2)之间。如在此所使用的，“串联连接”表示元件串联连接。串联连接的地选择晶体管GSTa和GSTb可设置在串联连接的存储器单元MC1至MC4与共源极线CSL之间。
在一些实施例中，第二虚设存储器单元DMC2可设置在串联连接的串选择晶体管SSTa和SSTb与串联连接的存储器单元MC1至MC4之间，并且第一虚设存储器单元DMC1可设置在串联连接的存储器单元MC1至MC4与串联连接的地选择晶体管GSTa和GSTb之间。
在多个单元串CS11、CS12、CS21和CS22中，存储器单元MC1至MC4之中的布置在相同的高度处的存储器单元可共享相同的字线。例如，多个单元串CS11、CS12、CS21和CS22的第一存储器单元MC1可布置在距半导体基底(未示出)相同的高度处，并且可共享第一字线WL1。多个单元串CS11、CS12、CS21和CS22的第二存储器单元MC2可布置在距半导体基底(未示出)相同的高度处，并且可共享第二字线WL2。类似地，多个单元串CS11、CS12、CS21和CS22的第三存储器单元MC3可布置在距半导体基底(未示出)相同的高度处，并且可共享第三字线WL3，并且多个单元串CS11、CS12、CS21和CS22的第四存储器单元MC4可布置在距半导体基底(未示出)相同的高度处，并且可共享第四字线WL4。
多个单元串CS11、CS12、CS21和CS22的虚设存储器单元DMC1和DMC2之中的布置在相同的高度处的虚设存储器单元可共享相同的虚设字线。例如，多个单元串CS11、CS12、CS21和CS22的第一虚设存储器单元DMC1可共享第一虚设字线DWL1，并且多个单元串CS11、CS12、CS21和CS22的第二虚设存储器单元DMC2可共享第二虚设字线DWL2。
多个单元串CS11、CS12、CS21和CS22的串选择晶体管SSTa和SSTb之中的布置在相同的高度和相同的行处的串选择晶体管可共享相同的串选择线。例如，单元串CS11和CS12的串选择晶体管SSTb可共享串选择线SSL1b，并且单元串CS11和CS12的串选择晶体管SSTa可共享串选择线SSL1a。单元串CS21和CS22的串选择晶体管SSTb可与串选择线SSL2b连接，并且单元串CS21和CS22的串选择晶体管SSTa可与串选择线SSL2a连接。
多个单元串CS11、CS12、CS21和CS22的地选择晶体管GSTa和GSTb之中的布置在相同的高度和相同的行处的地选择晶体管可与相同的地选择线连接。例如，单元串CS11和CS12的地选择晶体管GSTb可与地选择线GSL1b连接，并且单元串CS11和CS12的地选择晶体管GSTa可与地选择线GSL1a连接。单元串CS21和CS22的地选择晶体管GSTb可与地选择线GSL2b连接，并且单元串CS21和CS22的地选择晶体管GSTa可与地选择线GSL2a连接。
在一些实施例中，在图4中示出的存储器块BLK是示例。例如，单元串的数量可增加或减少，并且单元串的行的数量和单元串的列的数量可根据单元串的数量而增加或减少。此外，在存储器块BLK中，单元晶体管的数量可增加或减少，存储器块BLK的高度可根据单元晶体管的数量而增加或减少，并且与单元晶体管连接的线的数量可根据单元晶体管的数量而增加或减少。
在一些实施例中，存储器块BLK可包括多个页。例如，与第一字线WL1连接的单元串CS11、CS12、CS21和CS22的第一存储器单元MC1可被称为“第一物理页”。
在一些实施例中，一个物理页可与多个逻辑页对应。例如，在存储器单元是存储与3个位对应的信息的三级单元(TLC)的情况下，一个物理页可与3个逻辑页对应。存储两个或更多个位的多级单元将一起参照图5A、图5B和图5C被详细描述。
再次参照图1和图3，页缓冲器单元125可包括多个页缓冲器PB。页缓冲器单元125可通过位线BL与存储器单元阵列124连接。页缓冲器单元125可通过对位线BL的电压进行感测来以页为单位从存储器单元阵列124读取数据。
列解码器126可从控制逻辑121接收列地址ADDC。列解码器126可对列地址ADDC进行解码，并且可基于解码结果将由页缓冲器单元125读取的数据提供给I/O电路127。
列解码器126可通过数据线DL从I/O电路127接收数据。列解码器126可从控制逻辑121接收列地址ADDC。列解码器126可对列地址ADDC进行解码，并且可基于解码结果将从I/O电路127接收的数据提供给页缓冲器单元125。页缓冲器单元125可通过位线BL以页为单位将从I/O电路127提供的数据存储在存储器单元阵列124中。
I/O电路127可通过数据线DL与列解码器126连接。I/O电路127可通过数据线DL将从存储控制器110接收的数据提供给列解码器126。I/O电路127可将通过数据线DL接收的数据输出到存储控制器110。
图5A是示出根据本公开的一些实施例的多级单元的阈值电压分布的示图。各自存储2个位的多级单元MLC的阈值电压分布的曲线图和与阈值电压分布对应的每个页的位表在图5A中被示出。以下，为了便于描述，多级单元MLC意在表示存储2个位的存储器单元，存储3个位的存储器单元被称为“三级单元TLC”，并且存储4个位的存储器单元被称为“四级单元QLC”。
在多级单元MLC的曲线图中，横轴表示阈值电压(Vth)(例如，阈值电压的电平)，并且纵轴表示存储器单元的数量。多级单元MLC可具有阈值电压分布顺序地增大的擦除状态“E”和第一编程状态至第三编程状态(P1、P2和P3)中的一个。
在多级单元MLC中，第一读取电压电平VR1可表示用于区分擦除状态“E”和第一编程状态P1的电压。第二读取电压电平VR2可表示用于区分第一编程状态P1和第二编程状态P2的电压。第三读取电压电平VR3可表示用于区分第二编程状态P2和第三编程状态P3的电压。
参照多级单元MLC的表，根据单元状态的最高有效位MSB和最低有效位LSB被示出。与存储两个位的多级单元MLC对应的物理页可与第一逻辑页和第二逻辑页对应。在多级单元MLC中，第一逻辑页可指示最低有效位LSB，并且第二逻辑页可指示最高有效位MSB。
在一些实施例中，多级单元MLC的第一读取电压电平VR1至第三读取电压电平VR3中的每个可与多个逻辑页中的一个对应。例如，在多级单元MLC中，与第一逻辑页对应的读取操作可基于第二读取电压电平VR2被执行。与第二逻辑页对应的读取操作可基于第一读取电压电平VR1和第三读取电压电平VR3被执行。
图5B是示出根据本公开的一些实施例的三级单元的阈值电压分布的示图。各自存储3个位的三级单元TLC的阈值电压分布的曲线图和与阈值电压分布对应的每个页的位表在图5B中被示出。
在三级单元TLC的曲线图中，横轴表示阈值电压(例如，阈值电压的电平)，并且纵轴表示存储器单元的数量。三级单元TLC可具有阈值电压分布顺序地增大的擦除状态“E”和第一编程状态至第七编程状态(P1、P2、P3、P4、P5、P6和P7)中的一个。
在三级单元TLC中，第一读取电压电平VR1可表示用于区分擦除状态“E”和第一编程状态P1的电压。类似地，第二读取电压电平VR2至第七读取电压电平VR7中的每个可表示用于区分第二编程状态P2至第七编程状态P7中的每个和前一个状态(即，具有低的阈值电压分布的紧接的前一个状态)的电压。
参照三级单元TLC的表，根据单元状态的最低有效位LSB、中心有效位CSB和最高有效位MSB被示出。与存储3个位的三级单元TLC对应的物理页可与第一逻辑页、第二逻辑页和第三逻辑页对应。在三级单元TLC中，第一逻辑页可指示最低有效位LSB，第二逻辑页可指示中心有效位CSB，并且第三逻辑页可指示最高有效位MSB。
在一些实施例中，三级单元TLC的第一读取电压电平VR1至第七读取电压电平VR7中的每个可与多个逻辑页中的一个对应。例如，在三级单元TLC中，与第一逻辑页对应的读取操作可基于第一读取电压电平VR1和第五读取电压电平VR5被执行。与第二逻辑页对应的读取操作可基于第二读取电压电平VR2、第四读取电压电平VR4和第六读取电压电平VR6被执行。与第三逻辑页对应的读取操作可基于第三读取电压电平VR3和第七读取电压电平VR7被执行。
图5C是示出根据本公开的一些实施例的四级单元的阈值电压分布的示图。各自存储4个位的四级单元QLC的阈值电压分布的曲线图和与阈值电压分布对应的每个页的位表在图5C中被示出。
在四级单元QLC的曲线图中，横轴表示阈值电压(例如，阈值电压的电平)，并且纵轴表示存储器单元的数量。四级单元QLC可具有阈值电压分布顺序地增大的擦除状态“E”和第一编程状态至第十五编程状态(P1、P2、P3、P4、P5、P6、P7、P8、P9、P10、P11、P12、P13、P14和P15)中的一个。
在四级单元QLC中，第一读取电压电平VR1可表示用于区分擦除状态“E”和第一编程状态P1的电压。类似地，第二读取电压电平VR2至第十五读取电压电平VR15中的每个可表示用于区分第二编程状态P2至第十五编程状态P15中的每个和前一个状态(即，具有低的阈值电压分布的紧接的前一个状态)的电压。
参照四级单元QLC的表，根据单元状态的最低有效位LSB、第一中心有效位ESB、第二中心有效位USB和最高有效位MSB被示出。与存储4个位的四级单元QLC对应的物理页可与第一逻辑页、第二逻辑页、第三逻辑页和第四逻辑页对应。在四级单元QLC中，第一逻辑页可指示最低有效位LSB，第二逻辑页可指示第一中心有效位ESB，第三逻辑页可指示第二中心有效位USB，并且第四逻辑页可指示最高有效位MSB。
在一些实施例中，四级单元QLC的第一读取电压电平VR1至第十五读取电压电平VR15中的每个可与多个逻辑页中的一个对应。例如，在四级单元QLC中，与第一逻辑页对应的读取操作可基于第一读取电压电平VR1、第四读取电压电平VR4、第六读取电压电平VR6和第十一读取电压电平VR11被执行。与第二逻辑页对应的读取操作可基于第三读取电压电平VR3、第七读取电压电平VR7、第九读取电压电平VR9和第十三读取电压电平VR13被执行。与第三逻辑页对应的读取操作可基于第二读取电压电平VR2、第八读取电压电平VR8和第十四读取电压电平VR14被执行。与第四逻辑页对应的读取操作可基于第五读取电压电平VR5、第十读取电压电平VR10、第十二读取电压电平VR12和第十五读取电压电平VR15被执行。
如上所述，多级单元MLC、三级单元TLC和四级单元QLC的状态和读取电压参照图5A、图5B和图5C被描述。然而，本公开不限于此。例如，与每个逻辑页对应的读取电压电平的组合可被不同地改变或修改，并且一个存储器单元可存储五个或更多个位。
图6是描述根据本公开的一些实施例的阈值电压分布的改变的示图。初始状态的阈值电压分布和保持状态的阈值电压分布将参照图6被描述。初始状态可表示在存储器单元被编程以形成阈值电压分布时(即，初始时间)的状态。保持状态可表示当从初始状态经过给定时间时的状态或者当可靠性操作随着阈值电压分布改变而被执行时的状态。
在初始状态的曲线图中，横轴表示阈值电压(例如，阈值电压的电平)，并且纵轴表示存储器单元的数量。每个存储器单元的阈值电压电平可与第一编程状态P1至第七编程状态P7和擦除状态“E”中的一个对应。第一初始读取电压电平VR1i可以是被优化以区分擦除状态“E”的存储器单元和第一编程状态P1的存储器单元的谷值(vally)的电压电平。
优化的谷值可指示具有错误位的存储器单元的数量(即，各自被确定为存储与编程的位相反的位的存储器单元的数量)被最小化的电压电平。与初始状态下的擦除状态“E”和第一编程状态P1对应的优化的谷值的电压电平可以是第一初始读取电压电平VR1i。
如在以上描述中的那样，在初始状态下，第二初始读取电压电平VR2i至第七初始读取电压电平VR7i中的每个可指示被优化以区分第二编程状态P2至第七编程状态P7中的每个和前一个状态(即，具有低的阈值电压分布的紧接的前一个状态)的谷值的电压电平。
在保持状态的曲线图中，横轴表示阈值电压(例如，阈值电压的电平)，并且纵轴表示存储器单元的数量。每个存储器单元的阈值电压电平可与第一编程状态P1至第七编程状态P7和擦除状态“E”中的一个对应。第一保持读取电压电平VR1r可以是被优化以区分擦除状态“E”的存储器单元和第一编程状态P1的存储器单元的谷值的电压电平。如在以上描述中的那样，在保持状态下，第二保持读取电压电平VR2r至第七保持读取电压电平VR7r中的每个可指示被优化以区分第二编程状态P2至第七编程状态P7中的每个与前一个状态(即，具有低的阈值电压分布的紧接的前一个状态)的谷值的电压电平。
一起参照初始状态的曲线图和保持状态的曲线图，第一初始读取电压电平VR1i至第七初始读取电压电平VR7i中的每个可与第一保持读取电压电平VR1r至第七保持读取电压电平VR7r中的每个不同。
图7是描述根据本公开的一些实施例的存储器块的字线的示图。存储器块BLK的字线中的一些将参照图7被描述。存储器块BLK可与图3的存储器单元阵列124的存储器块BLK和图4的存储器块BLK对应。存储器块BLK的存储器单元可用存储两个位的多级单元来实现。
存储器块BLK可包括从半导体基底在第三方向D3上被堆叠的多条字线。多条字线可共享多条位线。
例如，第46字线WL46、第47字线WL47和第48字线WL48可从半导体基底在第三方向D3上顺序地被堆叠。从第48字线WL48到半导体基底的长度或距离可大于从第47字线WL47到半导体基底的长度或距离。从第47字线WL47到半导体基底的长度或距离可大于从第46字线WL46到半导体基底的长度或距离。第46字线WL46、第47字线WL47和第48字线WL48可共享第(M-1)位线BLM-1、第M位线BLM和第(M+1)位线BLM+1。这里，“M”是任意正整数。
存储器块BLK可支持以字线为单位的顺序编程操作和顺序读取操作。编程操作可以以字线为单位在面向半导体基底的方向上进行(换言之，编程操作可以以从最高字线到最低字线的顺序进行)。读取操作可以以字线为单位在面向半导体基底的方向上进行(换言之，读取操作可以以从最高字线到最低字线的顺序进行)。
例如，在根据写入命令来存储数据的情况下，可对第48字线WL48的存储器单元MC执行编程操作以便具有阈值电压电平，然后可对第47字线WL47的存储器单元MC执行编程操作以便具有阈值电压电平，并且然后可对第46字线WL46的存储器单元MC执行编程操作以便具有阈值电压电平。
如在以上描述中的那样，在根据读取命令来读取数据的情况下，第48字线WL48的存储器单元MC的阈值电压电平可被读取，然后第47字线WL47的存储器单元MC的阈值电压电平可被读取，并且然后第46字线WL46的存储器单元MC的阈值电压电平可被读取。
然而，本公开不限于此。例如，编程操作和读取操作可在背离半导体基底的方向上进行(换言之，编程操作和读取操作可以以从最低字线到最高字线的顺序进行)。
存储器块BLK的存储器单元MC中的每个可具有擦除状态“E”和第一编程状态P1至第三编程状态P3。
例如，参照第48字线WL48，与第(M-1)位线BLM-1、第M位线BLM和第(M+1)位线BLM+1对应的存储器单元MC可分别具有擦除状态“E”、第一编程状态P1和擦除状态“E”。参照第47字线WL47，与第(M-1)位线BLM-1、第M位线BLM和第(M+1)位线BLM+1对应的存储器单元MC可分别具有第一编程状态P1、擦除状态“E”和第二编程状态P2。参照第46字线WL46，与第(M-1)位线BLM-1、第M位线BLM和第(M+1)位线BLM+1对应的存储器单元MC可分别具有擦除状态“E”、第三编程状态P3和擦除状态“E”。
存储器块BLK的存储器单元MC中的每个可通过单元耦合(cell coupling)而受到邻近的存储器单元的影响。例如，如今，由于半导体芯片的高集成度和高容量，存储器块BLK可包括布置在狭窄空间中的多个存储器单元MC。存储器块BLK可每字线包括多于大约100,000个存储器单元MC。存储器单元MC可在第一方向D1、第二方向D2和第三方向D3上彼此邻近。单元耦合可表示存储器单元MC的阈值电压电平由于邻近的存储器单元MC的阈值电压电平的影响而改变的现象。
在存储器块BLK中，字线保持间隙可由一些字线之间的单元耦合而导致。字线保持间隙可表示阈值电压分布的趋势在邻近的字线组之间改变的现象。即使存储器单元被包括在同一存储器块BLK中，阈值电压分布的趋势(或特性)也可根据字线而变化。为了提高存储在存储器块BLK中的数据的可靠性，存在对针对存储器块BLK内的每条字线管理阈值电压分布的需求。
图8A至图8D是描述根据本公开的一些实施例的字线的阈值电压分布的示图。在图8A至图8D中，存储器块BLK的存储器单元可用四级单元(QLC)来实现。存储器块BLK可包括第45字线WL45至第48字线WL48。第48字线WL48、第47字线WL47、第46字线WL46和第45字线WL45可被顺序地编程。
在图8A至图8D的曲线图中，横轴表示阈值电压(例如，阈值电压的电平)，并且纵轴表示每条字线的存储器单元的数量。第48字线WL48的波形以实线被示出。第47字线WL47的波形以短划线被示出。第46字线WL46的波形以虚线被示出。第45字线WL45的波形以单点划线被示出。根据一些实施例，在第47字线WL47被编程的时间点与第46字线WL46被编程的时间点之间可存在编程延迟时间。
参照图8A，在第47字线WL47与第46字线WL46之间可不存在编程延迟时间。第47字线WL47和第46字线WL46的阈值电压分布之间的差异可大于其他字线的阈值电压分布之间的差异。
参照图8B，第47字线WL47与第46字线WL46之间的编程延迟时间可以是3分钟。第47字线WL47和第46字线WL46的阈值电压分布之间的差异可大于其他字线的阈值电压分布之间的差异。第47字线WL47和第46字线WL46的阈值电压分布之间的差异可大于图8A的第47字线WL47和第46字线WL46的阈值电压分布之间的差异。
参照图8C，第47字线WL47与第46字线WL46之间的编程延迟时间可以是30分钟。第47字线WL47和第46字线WL46的阈值电压分布之间的差异可大于其他字线的阈值电压分布之间的差异。第47字线WL47和第46字线WL46的阈值电压分布之间的差异可大于图8A和图8B的第47字线WL47和第46字线WL46的阈值电压分布之间的差异。
参照图8D，第47字线WL47与第46字线WL46之间的编程延迟时间可以是1.5天。第47字线WL47和第46字线WL46的阈值电压分布之间的差异可大于其他字线的阈值电压分布之间的差异。第47字线WL47和第46字线WL46的阈值电压分布之间的差异可大于图8A、图8B和图8C的第47字线WL47和第46字线WL46的阈值电压分布之间的差异。
在一些实施例中，第47字线WL47与第46字线WL46之间的保持间隙的存在可基于第48字线WL48与第47字线WL47之间的字线间隙值而被预测。例如，当在第47字线WL47与第46字线WL46之间存在保持间隙时，第48字线WL48与第47字线WL47之间的字线间隙值可超过第一阈值。这将参照图9被详细描述。
图9是描述根据本公开的一些实施例的字线间隙值的曲线图。对应于邻近字线对(pair of adjacent word lines)的字线间隙值将参照被图9描述。在图9中，横轴表示时间，并且纵轴表示存储器单元的数量。
第50字线WL50、第49字线WL49、第48字线WL48、第47字线WL47、第46字线WL46和第45字线WL45可在垂直于半导体基底(未示出)的方向上顺序地被堆叠。编程操作和读取操作可以以第50字线WL50、第49字线WL49、第48字线WL48、第47字线WL47、第46字线WL46和第45字线WL45的顺序被执行。
在第47字线WL47与第46字线WL46之间可存在保持间隙。第47字线WL47和第46字线WL46的字线间隙值(|Δ(WL47-WL46)|)可显著大，并且第46字线WL46和第45字线WL45的字线间隙值(|Δ(WL46-WL45)|)可与第48字线WL48和第47字线WL47的字线间隙值(|Δ(WL48-WL47)|)类似。第47字线WL47和第46字线WL46的字线间隙值以及第46字线WL46和第45字线WL45的字线间隙值的波形未在图9中被示出。
第50字线WL50和第49字线WL49的字线间隙值(|Δ(WL50-WL49)|)的波形以实线被示出。第49字线WL49和第48字线WL48的字线间隙值(|Δ(WL49-WL48)|)的波形以短划线被示出。第48字线WL48和第47字线WL47的字线间隙值的波形以虚线被示出。第45字线WL45和第44字线WL44的字线间隙值(|Δ(WL45-WL44)|)的波形以单点划线被示出。
字线间隙值可基于邻近字线对的字线读取数据而被确定。例如，存储器块BLK可包括彼此邻近的第一字线和第二字线。关于与目标读取电压电平对应的逻辑页，第一字线和第二字线的每个存储器单元可具有第一位值(例如，“1”)或第二位值(例如，“0”)。
当读取操作在第一字线上被执行时，第一字线读取数据可被获得。第一字线读取数据可指示第一字线的存储器单元之中的基于目标读取电压电平被确定为具有第一位值的第一存储器单元的数量。
如在以上描述中的那样，当读取操作在第二字线上被执行时，第二字线读取数据可被获得。第二字线读取数据可指示第二字线的存储器单元之中的基于目标读取电压电平被确定为具有第一位值的第二存储器单元的数量。
第一字线和第二字线的字线间隙值可指示第一字线读取数据与第二字线读取数据之间的差的绝对值。例如，第一字线和第二字线的字线间隙值可对应于具有第一位值的第一存储器单元的数量与具有第一位值的第二存储器单元的数量之间的差的绝对值。
在一些实施例中，目标读取电压电平可用于区分擦除状态和第一编程状态。例如，在图5A的多级单元MLC中，目标读取电压电平可以是用于确定最高有效位MSB的第一读取电压电平VR1。在图5B的三级单元TLC中，目标读取电压电平可以是用于确定最低有效位LSB的第一读取电压电平VR1。在图5C的四级单元QLC中，目标读取电压电平可以是用于确定最低有效位LSB的第一读取电压电平VR1。
在一些实施例中，存储装置(例如，图1的存储装置100)可基于两条邻近的字线的字线读取数据来预测下一字线的阈值电压分布。例如，参照图9的曲线图，当在第47字线WL47与第46字线WL46之间存在保持间隙时，第48字线WL48和第47字线WL47的字线间隙值可大于第50字线WL50和第49字线WL49的字线间隙值、第49字线WL49和第48字线WL48的字线间隙值、以及第45字线WL45和第44字线WL44的字线间隙值。第47字线WL47与第46字线WL46之间是否存在保持间隙可基于第48字线WL48与第47字线WL47之间的字线间隙值而被预测。
当第48字线WL48与第47字线WL47之间的字线间隙值超过第一阈值时，图1的存储装置100可确定在第47字线WL47与第46字线WL46之间可存在保持间隙。图1的存储装置100可基于第48字线WL48和第47字线WL47的字线间隙值来对第46字线WL46的读取电压电平进行调整(即，优化)。
在一些实施例中，存储装置(例如，图1的存储装置100)可基于字线间隙值来确定目标存储器块的读取回收操作是否被需要。例如，参照图9的曲线图，第48字线WL48和第47字线WL47的字线间隙值可随时间增大。也就是说，第48字线WL48和第47字线WL47的字线间隙值与已经经过的时间的量之间可存在相关性。
当第48字线WL48与第47字线WL47之间的字线间隙值超过第二阈值时，图1的存储装置100可确定包括第48字线WL48和第47字线WL47的目标存储器块的读取回收被需要。之后，图1的存储装置100可对目标存储器块执行读取回收操作。
图10是描述根据本公开的一些实施例的操作存储装置的方法的示图。参照图10，存储装置100可包括存储控制器110和非易失性存储器装置120。存储控制器110可包括命令管理器111、字线分布计算器112和历史表113。非易失性存储器装置120可包括控制逻辑121、存储器单元阵列124和I/O电路127。
命令管理器111可生成指示目标存储器块的字线顺序读取操作的请求。目标存储器块可包括第一字线WL1至第N字线WLN。字线顺序读取操作可表示读取操作从第N字线WLN到第一字线WL1逐一顺序地被执行的操作。分别与第一字线WL1至第N字线WLN对应的第一字线读取数据至第N字线读取数据可通过字线顺序读取操作而被获得。第一字线读取数据至第N字线读取数据中的每个可指示相应的字线的存储器单元之中的基于目标读取电压电平被确定为具有第一位值的存储器单元的数量。换言之，第一字线读取数据至第N字线读取数据中的每个可指示相应的字线的存储器单元之中的具有第一位值的存储器单元的数量，并且具有第一位值的存储器单元的数量可基于目标读取电压电平被确定。
在一些实施例中，目标读取电压电平可用于区分擦除状态“E”和第一编程状态P1。关于目标读取电压电平的信息可被包括在指示字线顺序读取操作的请求中。
字线分布计算器112可基于与两条邻近的字线对应的字线读取数据来计算字线间隙值，并且可基于字线间隙值来执行可靠性操作。可靠性操作可包括对读取电压电平进行调整和确定读取回收操作是否被需要。例如，可靠性操作可包括：对第三字线的读取电压电平进行调整，以及确定包括两条邻近的字线和第三字线的目标存储器块是否需要读取回收操作。例如，第三字线可与两条邻近的字线中的一条邻近。
例如，字线分布计算器112可基于与第(K+1)字线WLK+1对应的第(K+1)字线读取数据和与第K字线WLK对应的第K字线读取数据来计算与第(K+1)字线WLK+1和第K字线WLK对应的字线间隙值。这里，“K”可以是小于“N”的正整数。当字线间隙值超过第一阈值TH1时，字线分布计算器112可基于字线间隙值对第(K-1)字线WLK-1的读取电压电平进行调整(即，优化)。第一阈值TH1可表示用于确定是否对读取电压电平进行调整的值。
作为另一示例，当字线间隙值超过第二阈值TH2时，字线分布计算器112可确定目标存储器块的读取回收操作被需要。例如，字线分布计算器112可响应于确定字线间隙值超过第二阈值TH2，通过命令管理器111生成指示目标存储器块的读取回收操作的请求。第二阈值TH2可表示用于确定是否执行读取回收操作的值。第二阈值TH2可大于第一阈值TH1。读取回收操作可包括以下操作：通过使用调整后的读取电压电平来读取目标存储器块的数据，将读取的数据写入新的存储器块中，以及擦除目标存储器块。
历史表113可管理目标存储器块的多条字线WL1至WLN的读取电压电平。例如，当与第(K+1)字线WLK+1和第K字线WLK对应的字线间隙值超过第一阈值TH1时，字线分布计算器112可基于字线间隙值来更新历史表113中的第(K-1)字线WLK-1的读取电压电平。历史表113的更新的读取电压电平可用于之后的读取操作或读取回收操作。
控制逻辑121可与命令管理器111和存储器单元阵列124通信。控制逻辑121可执行与从命令管理器111接收的请求对应的操作。例如，控制逻辑121可通过基于从命令管理器111接收的请求对目标存储器块执行字线顺序读取操作，来生成第一字线读取数据至第N字线读取数据。
存储器单元阵列124可包括第一存储器块BLK1至第L存储器块BLKL。这里，“L”是任意正整数。第一存储器块BLK1至第L存储器块BLKL中的每个可包括多条字线WL1至WLN。字线顺序读取操作可表示读取操作以字线为单位从第N字线WLN到第一字线WL1顺序地(即，逐个)被执行的操作。第一存储器块BLK1至第L存储器块BLKL之中的第一存储器块BLK1可被称为“目标存储器块”。
I/O电路127可与存储器单元阵列124和存储控制器110通信。在控制逻辑121的控制下，I/O电路127可将从存储器单元阵列124接收的字线读取数据提供给存储控制器110。
下面，根据本公开的一些实施例的操作存储装置100的方法将参照图10被详细描述。
在第一操作①中，命令管理器111可将指示目标存储器块(例如，BLK1)的字线顺序读取操作的请求提供给非易失性存储器装置120。控制逻辑121可基于来自命令管理器111的请求来执行字线顺序读取操作。例如，当第(K+1)字线WLK+1的读取操作在控制逻辑121的控制下被执行时，与第(K+1)字线WLK+1对应的第(K+1)字线读取数据WDT_K+1可被生成。之后，当第K字线WLK的读取操作在控制逻辑121的控制下被执行时，与第K字线WLK对应的第K字线读取数据WDT_K可被生成。
在一些实施例中，从第(K+1)字线WLK+1到半导体基底(未示出)的长度或距离可大于从第K字线WLK到半导体基底(未示出)的长度或距离。
在第二操作②中，I/O电路127可将从存储器单元阵列124接收的第(K+1)字线读取数据WDT_K+1提供给字线分布计算器112。
在第三操作③中，I/O电路127可将从存储器单元阵列124接收的第K字线读取数据WDT_K提供给字线分布计算器112。
在第四操作④中，字线分布计算器112可基于第(K+1)字线读取数据WDT_K+1和第K字线读取数据WDT_K，来计算与第(K+1)字线WLK+1和第K字线WLK对应的字线间隙值(ΔWL)。字线间隙值可表示第(K+1)字线读取数据WDT_K+1与第K字线读取数据WDT_K之间的差的绝对值。
第K字线读取数据WDT_K可指示第K字线WLK的存储器单元之中的基于目标读取电压电平被确定为具有第一位值(即，基于目标读取电压电平被确定为具有擦除状态“E”)的存储器单元的数量。例如，第K字线读取数据WDT_K可指示第K字线WLK的存储器单元之中的具有第一位值的存储器单元的第一数量，并且存储器单元的第一数量可基于目标读取电压电平被确定。第(K+1)字线读取数据WDT_K+1可指示第(K+1)字线WLK+1的存储器单元之中的基于目标读取电压电平被确定为具有第一位值(即，基于目标读取电压电平被确定为具有擦除状态“E”)的存储器单元的数量。例如，第(K+1)字线读取数据WDT_K+1可指示第(K+1)字线WLK+1的存储器单元之中的具有第一位值的存储器单元的第二数量，并且存储器单元的第二数量可基于目标读取电压电平被确定。第K字线WLK和第(K+1)字线WLK+1的存储器单元中的每个可具有第一位值和第二位值中的一个。
在第五操作⑤中，字线分布计算器112可基于字线间隙值对读取电压电平进行调整，或者可基于字线间隙值来确定读取回收操作是否被需要。
例如，当字线间隙值超过第一阈值TH1时，字线分布计算器112可基于字线间隙值对历史表113中的相应的字线的读取电压电平进行调整。读取电压电平的调整可包括对用于区分存储器单元能够具有的全部状态(即，擦除状态和编程状态)的全部读取电压电平以及目标读取电压电平进行调整。
作为另一示例，当字线间隙值超过第二阈值TH2时，字线分布计算器112可确定目标存储器块(例如，BLK1)的读取回收操作被需要。例如，字线分布计算器112可响应于确定字线间隙值超过第二阈值TH2，通过命令管理器111来生成指示目标存储器块的读取回收操作的请求。
在一些实施例中，字线分布计算器112可基于字线间隙值来预测下一字线的读取电压电平。例如，当第(K+1)字线WLK+1和第K字线WLK的字线间隙值超过第一阈值TH1时，字线分布计算器112可基于第(K+1)字线WLK+1和第K字线WLK的字线间隙值来对第(K-1)字线WLK-1的读取电压电平进行调整。
图11是描述根据本公开的一些实施例的操作存储装置的方法的流程图。根据本公开的一些实施例的操作存储装置的方法将参照图11被描述。存储装置可包括存储控制器和非易失性存储器装置。存储装置可与图10的存储装置100对应。
在操作S110中，存储控制器可开始目标存储器块的健康检查操作。健康检查操作可表示周期性地或根据固件的内部算法检查非易失性存储器装置的劣化状态的操作，而不管主机请求。操作S110中的健康检查操作可被称为“巡视读取操作”或“扫描读取操作”。
在操作S120中，非易失性存储器装置可提供第K字线读取数据。当健康检查操作在电源被接通或重置之后第一次被执行时，“K”可以是“N”。在此，“K”可表示指示作为当前读取操作的目标的字线的索引。在此，“N”可表示包括在目标存储器块中的字线的数量。
在一些实施例中，存储控制器可存储(或备份)在操作S120中提供的第K字线读取数据。第K字线读取数据可用于计算第K字线和第(K-1)字线的字线间隙值。
在操作S130中，非易失性存储器装置可将“K”的值减小“1”。“K”的值可从原本的“K”被更新为“K-1”。“K”的更新值可等于从原本的“K”的值减去1的值。然后，非易失性存储器装置可准备下一字线的读取操作。
在操作S131中，非易失性存储器装置可提供第K字线读取数据。在操作S131的第K字线读取数据可等于在操作S120的第(K-1)字线读取数据。
在一些实施例中，存储控制器可存储(或备份)在操作S131中提供的第K字线读取数据。第K字线读取数据可用于计算第K字线和第(K+1)字线的字线间隙值。在操作S131的第(K+1)字线读取数据可等于在操作S120的第K字线读取数据。此外，第K字线读取数据还可用于计算下一循环中(即，在执行操作S140之后)的第K字线和第(K-1)字线的字线间隙值。
在操作S132中，存储控制器可基于第K字线读取数据和第(K+1)字线读取数据来计算字线间隙值。存储装置的存储控制器可存储字线间隙值。
在一些实施例中，存储控制器可基于备份的字线读取数据来计算字线间隙值。例如，存储控制器可基于在前一循环中存储的字线读取数据(例如，备份的字线读取数据)和在当前周期中从非易失性存储器装置接收的字线读取数据来存储字线间隙值。例如，存储控制器可使用来自前一循环的备份的字线读取数据和在当前周期中从非易失性存储器装置接收的字线读取数据来计算字线间隙值。
在操作S140中，存储控制器可确定健康检查操作是否完成。健康检查操作可被执行，直到接收到目标存储器块中的全部字线的字线读取数据。例如，当“K”为“1”时，存储控制器可确定健康检查操作完成。当确定健康检查操作未完成时，存储控制器可再次执行操作S130。当确定健康检查操作完成时，存储控制器可执行操作S150。
在操作S150中，基于字线间隙值，存储控制器可对读取电压电平进行调整或者可确定目标存储器块的读取回收操作是否被需要。
在一些实施例中，操作S150中的字线间隙值可包括与目标存储器块的“N”条字线之中的全部邻近字线对的字线间隙值。
图12是描述根据本公开的一些实施例的操作存储装置的方法的流程图。根据本公开的一些实施例的操作存储装置的方法将参照图12被描述。存储装置100可包括存储控制器110和非易失性存储器装置120。存储装置100可与图10的存储装置100或图11的存储装置对应。
在操作S210中，存储控制器110可将指示目标存储器块的字线顺序读取操作的请求提供给非易失性存储器装置120。
在操作S220中，非易失性存储器装置120可将第一字线读取数据提供给存储控制器110。在操作S230中，非易失性存储器装置120可将第二字线读取数据提供给存储控制器110。在操作S240中，存储控制器110可基于第一字线读取数据和第二字线读取数据来计算字线间隙值。例如，存储控制器110可通过计算第一字线读取数据与第二字线读取数据之间的差的绝对值来计算字线间隙值。第一字线读取数据和第二字线读取数据可分别与图10的第(K+1)字线读取数据WDT_K+1和第K字线读取数据WDT_K对应。
在操作S250中，存储控制器110可基于字线间隙值执行目标存储器块的可靠性操作。可靠性操作可包括对第三字线的读取电压电平进行调整，并确定目标存储器块的读取回收是否被需要。第三字线可与图10的第(K-1)字线WLK-1对应。
图13是描述根据本公开的一些实施例的操作存储装置的方法的示图。参照图13，存储装置200可包括存储控制器210和非易失性存储器装置220。存储控制器210可包括命令管理器211。非易失性存储器装置220可包括控制逻辑221、存储器单元阵列224和I/O电路227。控制逻辑221可包括字线分布计算器221a、字线读取数据缓冲器221b和读取电压电平调整器221c。
字线分布计算器221a可计算字线间隙值并且可执行可靠性操作。字线分布计算器221a的功能可与图10的字线分布计算器112的功能类似。
字线读取数据缓冲器221b可存储通过字线顺序读取操作生成的多个字线读取数据。
读取电压电平调整器221c可管理目标存储器块的第一字线WL1至第N字线WLN的读取电压电平。例如，读取电压电平调整器221c可用电熔丝(E-fuse)锁存电路来实现，并且可不同地管理每条字线的读取电压电平。
存储器单元阵列224可包括第一存储器块BLK1至第L存储器块BLKL。第一存储器块BLK1至第L存储器块BLKL中的每个可包括多条字线WL1至WLN。第一存储器块BLK1可被称为“目标存储器块”。
I/O电路227可与控制逻辑221和存储器单元阵列224通信。I/O电路227可从控制逻辑221接收读取回收确定数据。读取回收确定数据可指示目标存储器块的读取回收是否被需要。
以下，根据本公开的一些实施例的操作存储装置200的方法将参照图13被详细描述。
在第一操作①中，命令管理器211可将指示目标存储器块的字线顺序读取操作的请求提供给非易失性存储器装置220。字线顺序读取操作可表示读取操作以字线为单位从第N字线WLN到第一字线WL1顺序地(即，逐个)被执行的操作。
在第二操作②中，当第(K+1)字线WLK+1的读取操作在控制逻辑221的控制下被执行时，第(K+1)字线读取数据WDT_K+1可被生成。控制逻辑221可通过I/O电路227从存储器单元阵列224接收第(K+1)字线读取数据WDT_K+1。字线读取数据缓冲器221b可存储第(K+1)字线读取数据WDT_K+1。
在第三操作③中，当第K字线WLK的读取操作在控制逻辑221的控制下被执行时，第K字线读取数据WDT_K可被生成。控制逻辑221可通过I/O电路227从存储器单元阵列224接收第K字线读取数据WDT_K。字线读取数据缓冲器221b可存储第K字线读取数据WDT_K。
在第四操作④中，字线分布计算器221a可基于第(K+1)字线读取数据WDT_K+1和第K字线读取数据WDT_K来计算与第(K+1)字线WLK+1和第K字线WLK对应的字线间隙值。例如，字线分布计算器221a可通过计算第(K+1)字线读取数据WDT_K+1与第K字线读取数据WDT_K之间的差的绝对值来计算字线间隙值。
在第五操作⑤中，基于字线间隙值，字线分布计算器221a可对读取电压电平进行调整，或者可确定读取回收操作是否被需要。
例如，当第(K+1)字线WLK+1和第K字线WLK的字线间隙值超过第一阈值TH1时，字线分布计算器221a可通过读取电压电平调整器221c基于字线间隙值对第(K-1)字线WLK-1的读取电压电平进行调整。
作为另一示例，当字线间隙值超过第二阈值TH2时，字线分布计算器221a可确定目标存储器块的读取回收操作被需要。在这种情况下，字线分布计算器221a可生成指示读取回收操作的读取回收确定数据RRD。
在第六操作⑥中，在字线分布计算器221a生成读取回收确定数据RRD之后，字线分布计算器221a可通过I/O电路227将读取回收确定数据RRD提供给命令管理器211。命令管理器211可基于读取回收确定数据RRD生成指示读取回收操作的请求。
图14是描述根据本公开的一些实施例的操作存储装置的方法的流程图。根据本公开的一些实施例的操作存储装置的方法将参照图14被描述。存储装置可包括存储控制器和非易失性存储器装置。存储装置可与图13的存储装置200对应。
在操作S310中，存储控制器可开始目标存储器块的健康检查操作。
在操作S320中，存储控制器可提供指示字线顺序读取操作的请求。
在操作S330中，非易失性存储器装置可对字线的逻辑页执行读取操作。在一些实施例中，非易失性存储器装置可支持片上操作。例如，非易失性存储器装置可执行片上谷搜索(OVS)操作，并且可在对每条字线的读取电压电平进行调整(即，优化)的同时执行顺序读取操作。
在操作S340中，非易失性存储器装置可确定当前逻辑页是否是目标逻辑页。目标逻辑页可表示与目标读取电压电平对应的位。例如，在多级单元MLC中，目标逻辑页可表示与第一读取电压电平VR1对应的最高有效位MSB(参照图5A)。在三级单元TLC中，目标逻辑页可表示与第一读取电压电平VR1对应的最低有效位LSB(参照图5B)。在四级单元QLC中，目标逻辑页可表示与第一读取电压电平VR1对应的最低有效位LSB(参照图5C)。
当在操作S340中确定当前逻辑页是目标逻辑页时，非易失性存储器装置可执行操作S350。当在操作S340中确定当前逻辑页不是目标逻辑页时，非易失性存储器装置可执行操作S360。
在操作S350中，非易失性存储器装置可计算字线间隙值。在操作S351中，非易失性存储器装置可存储(即，备份)当前字线读取数据。在操作S352中，基于字线间隙值，非易失性存储器装置可对读取电压电平进行调整或者可确定读取回收操作是否被需要。
在操作S360中，非易失性存储器装置可确定字线顺序读取操作是否完成。当确定字线顺序读取操作完成时，非易失性存储器装置的操作可结束。当确定字线顺序读取操作未完成时，非易失性存储器装置可执行操作S370。
在操作S370中，非易失性存储器装置可移动到下一逻辑页或下一字线。在操作S370被执行之后，非易失性存储器装置可再次执行操作S330。
图15是描述根据本公开的一些实施例的操作存储装置的方法的流程图。根据本公开的一些实施例的操作存储装置的方法将参照图15被描述。存储装置200可包括存储控制器210和非易失性存储器装置220。存储装置200可与图13的存储装置200或图14的存储装置对应。
在操作S410中，存储控制器210可将指示目标存储器块的字线顺序读取操作的请求提供给非易失性存储器装置220。
在操作S420中，非易失性存储器装置220可生成第一字线读取数据。在操作S430中，非易失性存储器装置220可生成第二字线读取数据。第一字线读取数据和第二字线读取数据可分别与图13的第(K+1)字线读取数据WDT_K+1和第K字线读取数据WDT_K对应。在操作S440中，非易失性存储器装置220可基于第一字线读取数据和第二字线读取数据来计算字线间隙值。例如，非易失性存储器装置220可通过计算第一字线读取数据与第二字线读取数据之间的差的绝对值来计算字线间隙值。
在操作S450中，非易失性存储器装置220可基于字线间隙值执行目标存储器块的可靠性操作。可靠性操作可包括：对第三字线的读取电压电平进行调整，以及生成指示目标存储器块的读取回收操作的读取回收确定数据。第三字线可与图13的第(K-1)字线WLK-1对应。例如，第三字线可与第二字线邻近(例如，与图13的第K字线WLK邻近)。
在操作S460中，非易失性存储器装置220可将读取回收确定数据提供给存储控制器210。存储控制器210可基于读取回收确定数据来生成指示读取回收操作的请求。
根据本公开的示例实施例，计算字线间隙值的存储装置和操作其的方法被提供。
此外，存储装置和操作其的方法被提供，所述存储装置针对每条字线而不是针对每个存储器块分析阈值电压分布，使得读取电压电平以字线为单位被优化，读取重试操作的次数被减少，并且读取回收是否被需要被准确地确定。
如在此使用的，术语“包含”、“包括”、“具有”和/或任何其他变形说明存在叙述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
虽然已经参照本公开的示例实施例描述了本公开，但是对于本领域普通技术人员将清楚的是，在不脱离如所附权利要求中阐述的本公开的范围的情况下，可对其进行各种改变和修改。

Claims (20)

1.一种操作存储装置的方法，所述存储装置包括存储控制器和非易失性存储器装置，所述方法包括：
由存储控制器提供第一请求，第一请求指示非易失性存储器装置的目标存储器块的字线顺序读取操作；
基于第一请求，从非易失性存储器装置将第一字线读取数据提供给存储控制器，第一字线读取数据与目标存储器块的第一字线的存储器单元对应；
基于第一请求，从非易失性存储器装置将第二字线读取数据提供给存储控制器，第二字线读取数据与目标存储器块的第二字线的存储器单元对应，第二字线与第一字线邻近；
由存储控制器基于第一字线读取数据和第二字线读取数据来计算第一字线间隙值；以及
由存储控制器基于第一字线间隙值执行目标存储器块的第一可靠性操作。
2.根据权利要求1所述的方法，其中，第一请求包括关于目标读取电压电平的信息，
其中，第一字线读取数据指示第一字线的存储器单元之中的具有第一位值的存储器单元的第一数量，存储器单元的第一数量基于目标读取电压电平被确定，
其中，第二字线读取数据指示第二字线的存储器单元之中的具有第一位值的存储器单元的第二数量，存储器单元的第二数量基于目标读取电压电平被确定，并且
其中，第一字线和第二字线的存储器单元中的每个具有第一位值和第二位值中的一个。
3.根据权利要求2所述的方法，其中，第一字线间隙值对应于存储器单元的第一数量与存储器单元的第二数量之间的差的绝对值。
4.根据权利要求2所述的方法，其中，目标读取电压电平用于区分擦除状态和第一编程状态。
5.根据权利要求1所述的方法，其中，字线顺序读取操作包括：顺序地执行第一字线的第一读取操作和第二字线的第二读取操作，并且
其中，从第一字线到半导体基底的第一距离大于从第二字线到半导体基底的第二距离。
6.根据权利要求1所述的方法，其中，执行目标存储器块的第一可靠性操作的步骤包括：
由存储控制器确定第一字线间隙值是否超过第一阈值；以及
响应于确定第一字线间隙值超过第一阈值，由存储控制器基于第一字线间隙值对一个或多个读取电压电平进行调整。
7.根据权利要求6所述的方法，其中，对所述一个或多个读取电压电平进行调整的步骤包括：
由存储控制器基于第一字线间隙值对与第二字线邻近的第三字线的存储器单元的一个或多个读取电压电平进行调整。
8.根据权利要求6所述的方法，其中，执行目标存储器块的第一可靠性操作的步骤还包括：
由存储控制器确定第一字线间隙值是否超过第二阈值；以及
响应于确定第一字线间隙值超过第二阈值，由存储控制器提供第二请求，第二请求指示目标存储器块的读取回收操作。
9.根据权利要求8所述的方法，其中，第二阈值大于第一阈值。
10.根据权利要求1所述的方法，其中，执行目标存储器块的第一可靠性操作的步骤包括：
由存储控制器确定第一字线间隙值是否超过第二阈值；以及
响应于确定第一字线间隙值超过第二阈值，由存储控制器提供第二请求，第二请求指示目标存储器块的读取回收操作。
11.根据权利要求1至10中任一项所述的方法，还包括：
基于第一请求，从非易失性存储器装置将第三字线读取数据提供给存储控制器，第三字线读取数据与目标存储器块的第三字线的存储器单元对应，第三字线与第二字线邻近；
由存储控制器基于第二字线读取数据和第三字线读取数据来计算第二字线间隙值；以及
由存储控制器基于第二字线间隙值执行目标存储器块的第二可靠性操作。
12.根据权利要求11所述的方法，其中，字线顺序读取操作包括：顺序地执行第一字线的第一读取操作、第二字线的第二读取操作和第三字线的第三读取操作，
其中，从第一字线到半导体基底的第一距离大于从第二字线到半导体基底的第二距离，并且
其中，第二距离大于从第三字线到半导体基底的第三距离。
13.根据权利要求11所述的方法，其中，计算第一字线间隙值的步骤包括：由存储控制器存储第二字线读取数据，使得第二字线读取数据包括备份的字线读取数据，并且
其中，计算第二字线间隙值的步骤包括：由存储控制器使用备份的字线读取数据作为第二字线读取数据。
14.根据权利要求11所述的方法，其中，执行目标存储器块的第二可靠性操作的步骤包括：
由存储控制器确定第二字线间隙值是否超过第一阈值；
响应于确定第二字线间隙值超过第一阈值，由存储控制器基于第二字线间隙值对第四字线的存储器单元的读取电压电平进行调整，第四字线与第三字线邻近；
由存储控制器确定第二字线间隙值是否超过第二阈值；以及
响应于确定第二字线间隙值超过第二阈值，由存储控制器提供第二请求，第二请求指示目标存储器块的读取回收操作，并且
其中，第二阈值大于第一阈值。
15.一种操作存储装置的方法，所述存储装置包括存储控制器和非易失性存储器装置，所述方法包括：
由存储控制器提供第一请求，第一请求指示非易失性存储器装置的目标存储器块的字线顺序读取操作；
由非易失性存储器装置基于第一请求生成第一字线读取数据，第一字线读取数据与目标存储器块的第一字线的存储器单元对应；
由非易失性存储器装置基于第一请求生成第二字线读取数据，第二字线读取数据与目标存储器块的第二字线的存储器单元对应，第二字线与第一字线邻近；
由非易失性存储器装置基于第一字线读取数据和第二字线读取数据来计算字线间隙值；以及
由非易失性存储器装置基于字线间隙值执行目标存储器块的可靠性操作。
16.根据权利要求15所述的方法，其中，执行目标存储器块的可靠性操作的步骤包括：
由非易失性存储器装置确定字线间隙值是否超过第一阈值；以及
响应于确定字线间隙值超过第一阈值，由非易失性存储器装置基于字线间隙值对第三字线的存储器单元的一个或多个读取电压电平进行调整，第三字线与第二字线邻近。
17.根据权利要求15所述的方法，其中，执行目标存储器块的可靠性操作的步骤包括：
由非易失性存储器装置确定字线间隙值是否超过第二阈值；以及
响应于确定字线间隙值超过第二阈值，由非易失性存储器装置生成读取回收确定数据，读取回收确定数据指示目标存储器块的读取回收操作，并且
其中，所述操作存储装置的方法还包括：
从非易失性存储器装置将读取回收确定数据提供给存储控制器；以及
由存储控制器基于读取回收确定数据提供第二请求，第二请求指示目标存储器块的读取回收操作。
18.一种存储装置，包括：
非易失性存储器装置，包括具有多条字线的目标存储器块；以及
存储控制器，被配置为生成第一请求，第一请求指示目标存储器块的字线顺序读取操作，
其中，基于第一请求，非易失性存储器装置被配置为生成第一字线读取数据和第二字线读取数据，第一字线读取数据与所述多条字线之中的第一字线的存储器单元对应，并且第二字线读取数据与所述多条字线之中的第二字线的存储器单元对应，第二字线与第一字线邻近，并且
其中，非易失性存储器装置和存储控制器中的一个被配置为：
基于第一字线读取数据和第二字线读取数据来计算字线间隙值；并且
基于字线间隙值执行目标存储器块的可靠性操作。
19.根据权利要求18所述的存储装置，其中，非易失性存储器装置还被配置为：将第一字线读取数据和第二字线读取数据提供给存储控制器，
其中，存储控制器包括：
命令管理器，被配置为生成第一请求；
字线分布计算器，被配置为计算字线间隙值并执行可靠性操作；以及
历史表，被配置为管理目标存储器块的所述多条字线的多个读取电压电平，并且
其中，字线分布计算器被配置为：
确定字线间隙值是否超过第一阈值；
响应于确定字线间隙值超过第一阈值，对历史表中的所述多个读取电压电平中的一个或多个进行调整；
确定字线间隙值是否超过第二阈值；并且
响应于确定字线间隙值超过第二阈值，通过命令管理器生成第二请求，第二请求指示目标存储器块的读取回收操作。
20.根据权利要求18所述的存储装置，其中，非易失性存储器装置还包括控制逻辑，控制逻辑包括：
字线分布计算器，被配置为计算字线间隙值并执行可靠性操作；
字线读取数据缓冲器，被配置为存储第一字线读取数据和第二字线读取数据；以及
读取电压电平调整器，被配置为管理目标存储器块的所述多条字线的多个读取电压电平，并且
其中，字线分布计算器被配置为：
确定字线间隙值是否超过第一阈值；
响应于确定字线间隙值超过第一阈值，通过读取电压电平调整器对所述多个读取电压电平中的一个或多个进行调整；
确定字线间隙值是否超过第二阈值；并且
响应于确定字线间隙值超过第二阈值，生成读取回收确定数据，读取回收确定数据指示目标存储器块的读取回收操作。
CN202310548292.1A 2022-09-07 2023-05-16 存储装置和操作其的方法 Pending CN117672311A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220113721A KR20240034552A (ko) 2022-09-07 2022-09-07 워드라인 갭 값을 계산하는 스토리지 장치, 및 이의 동작하는 방법
KR10-2022-0113721 2022-09-07

Publications (1)

Publication Number Publication Date
CN117672311A true CN117672311A (zh) 2024-03-08

Family

ID=90060566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310548292.1A Pending CN117672311A (zh) 2022-09-07 2023-05-16 存储装置和操作其的方法

Country Status (3)

Country Link
US (1) US20240078018A1 (zh)
KR (1) KR20240034552A (zh)
CN (1) CN117672311A (zh)

Also Published As

Publication number Publication date
KR20240034552A (ko) 2024-03-14
US20240078018A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
CN111190536B (zh) 基于人工神经网络模型推断读取电平的存储设备
US10013211B2 (en) Storage devices including nonvolatile memory devices and access methods for nonvolatile memory devices
KR102634700B1 (ko) 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 이의 동작 방법
KR101927212B1 (ko) 비휘발성 메모리 장치의 프로그래밍 방법
US8665643B2 (en) Non-volatile memory device and read method thereof
US11189358B2 (en) Method of controlling operation of nonvolatile memory device using machine learning and storage system
CN108694989B (zh) 存储设备及其坏块指派方法
KR102599117B1 (ko) 블록들의 온 셀 카운트들을 모니터링하고 저장하는 스토리지 장치 및 그것의 동작 방법
US20240079073A1 (en) Storage controller generating read voltages for soft decision decoding based on read information and decoding information, storage device including the same, and operating method thereof
US11817170B2 (en) Storage controller determining error count, method of operating the same, and method of operating storage device including the same
US20230187002A1 (en) Storage controller using history data, method of operating the same, and method of operating storage device including the same
US20240078018A1 (en) Storage devices calculating a wordline gap value, and methods of operating the same
CN111798913A (zh) 存储器系统、存储器控制器及其操作方法
EP4160603A1 (en) Storage controller determining error count, method of operating the same, and method of operating storage device including the same
KR102491652B1 (ko) 산포 타입을 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
EP4198988A1 (en) Storage controller using history data, method of operating the same, and method of operating storage device including the same
US20240012569A1 (en) Storage controller receiving read data and distribution information, method of operating the same, and method of operating storage device including the same
EP4152332A1 (en) Storage controller determining distribution type, method of operating the same, and method of operating storage device including the same
EP4310847A2 (en) Storage controller
EP4336507A1 (en) Storage controller generating read voltages for soft decision decoding based on read information and decoding information, storage device including the same, and operating method thereof
US20240046993A1 (en) Non-volatile memory device determining read reclaim, method of operating the same, and method of operating storage device including the same
US20220310168A1 (en) Operating method of storage controller using count value of direct memory access, storage device including storage controller, and operating method of storage device
KR20230065821A (ko) 히스토리 테이블을 업데이트하는 메모리 장치, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
KR20230090964A (ko) 지시자 데이터를 압축하는 스토리지 컨트롤러, 그것을 포함하는 스토리지 장치, 및 그것의 동작하는 방법
CN117711467A (zh) 包括闪存的存储设备及其块连续写入操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication