KR20160099887A - 리프레쉬 신호 생성 회로 및 이를 이용한 반도체 장치 - Google Patents
리프레쉬 신호 생성 회로 및 이를 이용한 반도체 장치 Download PDFInfo
- Publication number
- KR20160099887A KR20160099887A KR1020150022142A KR20150022142A KR20160099887A KR 20160099887 A KR20160099887 A KR 20160099887A KR 1020150022142 A KR1020150022142 A KR 1020150022142A KR 20150022142 A KR20150022142 A KR 20150022142A KR 20160099887 A KR20160099887 A KR 20160099887A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- preliminary
- refresh
- refresh signal
- generate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40622—Partial refresh of memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 기술은 온도 변화에 따라 주기 가변이 이루어지는 제 1 예비 리프레쉬 신호를 생성하도록 구성된 리프레쉬 신호 생성부; 상기 제 1 예비 리프레쉬 신호에 응답하여 상기 제 1 예비 리프레쉬 신호와 동일한 주기 가변 기울기를 가지며 주기 배율이 다른 제 2 예비 리프레쉬 신호 및 제 3 예비 리프레쉬 신호를 생성하도록 구성된 배율 조정부; 및 제어 신호에 응답하여 상기 제 1 예비 리프레쉬 신호, 상기 제 2 예비 리프레쉬 신호 및 상기 제 3 예비 리프레쉬 신호 중에서 하나를 선택하여 리프레쉬 신호로서 출력하도록 구성되는 선택부를 포함할 수 있다.
Description
본 발명은 반도체 회로에 관한 것으로서, 특히 리프레쉬 신호 생성 회로 및 이를 이용한 반도체 장치에 관한 것이다.
휘발성 메모리를 포함하는 반도체 장치는 메모리 셀에 저장된 데이터의 손실을 방지하기 위한 리프레쉬 동작이 필수적이다.
리프레쉬 동작은 주기적으로 이루어지며, 리프레쉬 동작의 주기는 리프레쉬 타이밍을 지정하는 리프레쉬 신호의 주기에 의해 정해질 수 있다.
본 발명의 실시예는 온도 변화 및 메모리 셀 특성을 고려하여 효율적인 리프레쉬 주기 가변이 가능하도록 한 리프레쉬 신호 생성 회로 및 이를 이용한 반도체 장치를 제공한다.
본 발명의 실시예는 온도 변화에 따라 주기 가변이 이루어지는 제 1 예비 리프레쉬 신호를 생성하도록 구성된 리프레쉬 신호 생성부; 상기 제 1 예비 리프레쉬 신호에 응답하여 상기 제 1 예비 리프레쉬 신호와 동일한 주기 가변 기울기를 가지며 주기 배율이 다른 제 2 예비 리프레쉬 신호 및 제 3 예비 리프레쉬 신호를 생성하도록 구성된 배율 조정부; 및 제어 신호에 응답하여 상기 제 1 예비 리프레쉬 신호, 상기 제 2 예비 리프레쉬 신호 및 상기 제 3 예비 리프레쉬 신호 중에서 하나를 선택하여 리프레쉬 신호로서 출력하도록 구성되는 선택부를 포함할 수 있다.
본 발명의 실시예는 리프레쉬 동작을 제어하기 위한 명령을 생성하도록 구성되는 컨트롤러 칩; 및 동일한 주기 가변 기울기를 가지며 주기 배율이 다른 복수의 예비 리프레쉬 신호 중에서 하나를 선택하여 생성한 리프레쉬 신호 및 상기 명령에 응답하여 리프레쉬 동작을 수행하도록 구성된 메모리 칩을 포함할 수 있다.
본 기술은 안정적이고 효율적인 리프레쉬 주기 조정을 통해 반도체 장치의 리프레쉬 동작 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 리프레쉬 신호 생성 회로(100)의 구성을 나타낸 도면,
도 2는 도 1의 리프레쉬 신호 생성부(200)의 세부 구성을 나타내 도면,
도 3은 도 1의 제 1 분주부(310)의 세부 구성을 나타낸 도면,
도 4는 도 1의 펄스 생성부(330)의 세부 구성을 나타낸 도면,
도 5는 본 발명의 실시예에 따른 리프레쉬 신호 생성 회로(100)의 동작 타이밍도,
도 6은 본 발명의 실시예에 따른 리프레쉬 신호 생성 회로(100)의 동작 원리를 설명하기 위한 도면이고,
도 7은 본 발명의 실시예에 따른 반도체 장치(600)의 구성을 나타낸 도면이다.
도 2는 도 1의 리프레쉬 신호 생성부(200)의 세부 구성을 나타내 도면,
도 3은 도 1의 제 1 분주부(310)의 세부 구성을 나타낸 도면,
도 4는 도 1의 펄스 생성부(330)의 세부 구성을 나타낸 도면,
도 5는 본 발명의 실시예에 따른 리프레쉬 신호 생성 회로(100)의 동작 타이밍도,
도 6은 본 발명의 실시예에 따른 리프레쉬 신호 생성 회로(100)의 동작 원리를 설명하기 위한 도면이고,
도 7은 본 발명의 실시예에 따른 반도체 장치(600)의 구성을 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시되 바와 같이, 본 발명의 실시예에 따른 리프레쉬 신호 생성 회로(100)는 리프레쉬 신호 생성부(200), 배율 조정부(300) 및 선택부(400)를 포함할 수 있다.
리프레쉬 신호 생성부(200)는 셀프 리프레쉬 명령을 기초로 생성된 리프레쉬 구간 신호(SELF)에 응답하여 온도 변화에 따라 주기 가변이 이루어지는 제 1 예비 리프레쉬 신호(SREF_X1P)를 생성하도록 구성될 수 있다.
이하, 온도 변화에 따른 주기 가변의 기울기를 주기 가변 기울기라 칭하며, 제 1 예비 리프레쉬 신호(SREF_X1P)의 주기 가변 기울기를 제 1 주기 가변 기울기라 한다.
리프레쉬 신호 생성부(200)는 리프레쉬 구간 신호(SELF)에 응답하여 리셋 신호(RESET)를 생성하도록 구성될 수 있다.
배율 조정부(300)는 제 1 예비 리프레쉬 신호(SREF_X1P)에 응답하여 제 1 예비 리프레쉬 신호(SREF_X1P)와 동일한 주기 가변 기울기 즉, 제 1 주기 가변 기울기를 가지나, 주기 배율이 다른 복수의 예비 리프레쉬 신호들 예를 들어, 제 2 예비 리프레쉬 신호(SREF_X2P) 및 제 3 예비 리프레쉬 신호(SREF_X1.5P)를 생성하도록 구성될 수 있다.
배율 조정부(300)는 제 1 예비 리프레쉬 신호(SREF_X1P) 및 리셋 신호(RESET)에 응답하여 제 1 예비 리프레쉬 신호(SREF_X1P)와 동일한 주기 가변 기울기 즉, 제 1 주기 가변 기울기를 가지나, 주기 배율이 다른 복수의 예비 리프레쉬 신호들 예를 들어, 제 2 예비 리프레쉬 신호(SREF_X2P) 및 제 3 예비 리프레쉬 신호(SREF_X1.5P)를 생성하도록 구성될 수 있다.
배율 조정부(300)는 제 1 예비 리프레쉬 신호(SREF_X1P)의 주기 배율에 대해 정수배인 주기 배율을 갖는 제 2 예비 리프레쉬 신호(SREF_X2P)를 생성할 수 있고,
제 1 예비 리프레쉬 신호(SREF_X1P)의 주기 배율에 대해 정수배가 아니며, 제 1 예비 리프레쉬 신호(SREF_X1P)와 제 2 예비 리프레쉬 신호(SREF_X2P)의 중간에 해당하는 주기 배율 즉, 중간 주기 배율을 가지는 제 3 예비 리프레쉬 신호(SREF_X1.5P)를 생성할 수 있다.
이때 주기 배율은 추후 도 5 및 도 6을 참조하여 설명하기로 한다.
선택부(400)는 제어 신호(TM_SEL<0:2>)에 응답하여 제 1 예비 리프레쉬 신호(SREF_X1P), 제 2 예비 리프레쉬 신호(SREF_X2P) 및 제 3 예비 리프레쉬 신호(SREF_X1.5P) 중에서 하나를 선택하여 리프레쉬 신호 즉, 셀프 리프레쉬 신호(SREFP)로서 출력하도록 구성될 수 있다.
제어 신호(TM_SEL<0:2>)는 리프레쉬 신호 생성 회로(100)가 포함된 반도체 칩 내부에 저장되거나, 외부의 반도체 칩에서 제공될 수 있다.
이때 리프레쉬 신호 생성 회로(100)가 포함된 반도체 칩은 메모리 칩이 될 수 있고, 외부의 반도체 칩은 컨트롤러 칩이 될 수 있다.
배율 조정부(300)는 제 1 분주부(310), 펄스 생성부(330), 제 2 분주부(350), 지연부(370) 및 조합부(390)를 포함할 수 있다.
제 1 분주부(310)는 제 1 예비 리프레쉬 신호(SREF_X1P) 및 리셋 신호(RESET)에 응답하여 제 1 분주 신호(SREF_X2)를 생성하도록 구성될 수 있다.
펄스 생성부(330)는 제 1 분주 신호(SREF_X2)에 응답하여 제 2 예비 리프레쉬 신호(SREF_X2P)를 생성하도록 구성될 수 있다.
제 2 분주부(350)는 제 1 분주 신호(SREF_X2) 및 리셋 신호(RESET)에 응답하여 제 2 분주 신호(SREF_X4)를 생성하도록 구성될 수 있다.
지연부(370)는 제 2 분주 신호(SREF_X4)를 설정 시간만큼 지연시켜 지연 신호(SREF_X4D)를 생성하도록 구성될 수 있다.
조합부(390)는 제 1 예비 리프레쉬 신호(SREF_X1P), 지연 신호(SREF_X4D) 및 제 2 예비 리프레쉬 신호(SREF_X2P)를 조합하여 제 3 예비 리프레쉬 신호(SREF_X1.5P)를 생성하도록 구성될 수 있다.
조합부(390)는 제 1 내지 제 6 로직 게이트(391 - 396)를 포함할 수 있다.
제 1 로직 게이트(391)는 지연 신호(SREF_X4D)를 반전시켜 부 지연 신호(SREF_X4DB)를 생성하도록 구성될 수 있다.
제 2 로직 게이트(392)는 제 1 예비 리프레쉬 신호(SREF_X1P)와 부 지연 신호(SREF_X4DB)를 부정 논리곱하여 출력하도록 구성될 수 있다.
제 3 로직 게이트(393)는 제 2 예비 리프레쉬 신호(SREF_X2P)와 지연 신호(SREF_X4D)를 부정 논리곱하여 출력하도록 구성될 수 있다.
제 4 로직 게이트(394)는 제 2 로직 게이트(392)의 출력과 제 3 로직 게이트(393)의 출력을 부정 논리곱하여 출력하도록 구성될 수 있다.
제 5 및 제 6 로직 게이트(395, 396)는 제 4 로직 게이트(394)의 출력을 버퍼링하여 제 3 예비 리프레쉬 신호(SREF_X1.5P)로서 출력하도록 구성될 수 있다.
도 2에 도시된 바와 같이, 리프레쉬 신호 생성부(200)는 온도 센서(210), 오실레이터(220) 및 펄스 생성기(230)를 포함할 수 있다.
온도 센서(210)는 반도체 장치의 온도를 검출하여 온도 신호(T)를 출력하도록 구성될 수 있다.
오실레이터(220)는 리프레쉬 구간 신호(SELF)의 활성화 구간 동안 제 1 예비 리프레쉬 신호(SREF_X1P)를 생성하고, 온도 신호(T)에 응답하여 제 1 예비 리프레쉬 신호(SREF_X1P)의 주기를 가변하도록 구성될 수 있다.
펄스 생성기(230)는 리프레쉬 구간 신호(SELF)의 라이징 엣지에 동기되는 펄스 형태의 리셋 신호(RESET)를 생성하도록 구성될 수 있다.
도 3에 도시된 바와 같이, 제 1 분주부(310)는 우측의 파형도를 참조하면, 리셋 신호(RESET)에 따라 입력 신호(IN) 예를 들어, 제 1 예비 리프레쉬 신호(SREF_X1P)의 폴링 엣지에 동기되는 펄스 폭을 갖는 출력 신호(OUT) 예를 들어, 제 1 분주 신호(SREF_X2)를 생성하도록 구성될 수 있다.
제 1 분주부(310)는 제 1 내지 제 12 로직 게이트(311 - 322)를 포함할 수 있다.
제 1 로직 게이트(311)는 리셋 신호(RESET)를 반전시켜 부 리셋 신호(RESETB)를 생성하도록 구성될 수 있다.
제 2 및 제 3 로직 게이트(312, 313)는 입력 신호(IN)와 부 리셋 신호(RESETB)를 논리곱하여 클럭 신호(CLK)를 생성하도록 구성될 수 있다.
제 4 로직 게이트(314)는 클럭 신호(CLK)를 반전시켜 부 클럭 신호(CLKB)를 생성하도록 구성될 수 있다.
제 5 로직 게이트(315)는 부 리셋 신호(RESETB)와 피드백 신호(FB)를 부정 논리곱하여 출력하도록 구성될 수 있다.
제 6 로직 게이트(316)는 클럭 신호(CLK)가 비 활성화된 경우(CLK는 로우 레벨, CLKB는 하이 레벨) 제 5 로직 게이트(315)의 출력을 통과시켜 피드백 신호(FB)로서 출력하도록 구성될 수 있다.
제 7 로직 게이트(317)는 클럭 신호(CLK)가 비 활성화된 경우 제 5 로직 게이트(315)의 출력을 통과시키도록 구성될 수 있다.
제 8 로직 게이트(318)는 제 7 로직 게이트(317)의 출력을 반전시켜 출력하도록 구성될 수 있다.
제 9 로직 게이트(319)는 클럭 신호(CLK)가 활성화된 경우(CLK는 하이 레벨, CLKB는 로우 레벨) 제 8 로직 게이트(318)의 출력을 제 8 로직 게이트(318)의 입력으로서 피드백시키도록 구성될 수 있다.
제 10 로직 게이트(320)는 클럭 신호(CLK)가 활성화된 경우 제 8 로직 게이트(318)의 출력을 피드백 신호(FB)로서 출력하도록 구성될 수 있다.
제 11 및 제 12 로직 게이트(312, 322)는 제 8 로직 게이트(318)의 출력을 버퍼링하여 출력 신호(OUT)를 생성하도록 구성될 수 있다.
도 4에 도시된 바와 같이, 펄스 생성부(330)는 우측의 파형도를 참조하면, 입력 신호(IN) 예를 들어, 제 1 분주 신호(SREF_X2)의 폴링 엣지에 동기된 펄스 형태의 출력 신호(OUT) 예를 들어, 제 2 예비 리프레쉬 신호(SREF_X2P)를 생성하도록 구성될 수 있다.
펄스 생성부(330)는 제 1 내지 제 5 로직 게이트(331 - 335)를 포함할 수 있다.
제 1 로직 게이트(331)는 입력 신호(IN) 예를 들어, 제 1 분주 신호(SREF_X2)를 반전시켜 출력하도록 구성될 수 있다.
제 2 로직 게이트(332)는 제 1 로직 게이트(331)의 출력을 설정 시간만큼 지연시켜 출력하도록 구성될 수 있다.
제 3 로직 게이트(333)는 제 2 로직 게이트(332)의 출력을 반전시켜 출력하도록 구성될 수 있다.
제 4 및 제 5 로직 게이트(334, 335)는 제 1 로직 게이트(331)의 출력과 제 3 로직 게이트(333)의 출력을 논리곱하여 출력 신호(OUT) 예를 들어, 제 2 예비 리프레쉬 신호(SREF_X2P)를 생성하도록 구성될 수 있다.
도 5 및 도 6을 참조하여, 본 발명의 실시예에 따른 리프레쉬 신호 생성 회로(100)의 동작을 설명하면 다음과 같다.
이때, 도 5의 파형들은 동일 온도 조건을 기준으로 한 것이다.
도 5를 참조하면, 셀프 리프레쉬 명령이 입력됨에 따라 셀프 리프레쉬 명령을 기초로 한 리프레쉬 구간 신호(SELF)가 활성화된다.
리프레쉬 구간 신호(SELF)가 활성화됨에 따라 리셋 신호(RESET)가 생성되고, 리프레쉬 구간 신호(SELF)의 활성화 구간 동안 제 1 예비 리프레쉬 신호(SREF_X1P)의 펄스들이 정해진 주기로 생성된다.
리프레쉬 구간 신호(SELF)의 활성화 구간 동안 제 1 예비 리프레쉬 신호(SREF_X1P)의 펄스들이 8번 생성되고, 이 경우 반도체 장치에서 리프레쉬가 8번 수행될 수 있다.
제 1 예비 리프레쉬 신호(SREF_X1P)를 분주한 제 1 분주 신호(SREF_X2)가 생성된다.
제 1 분주 신호(SREF_X2)의 펄스들의 폴링 엣지와 동기된 제 2 예비 리프레쉬 신호(SREF_X2P)의 펄스들이 정해진 주기로 생성된다.
리프레쉬 구간 신호(SELF)의 활성화 구간 동안 제 2 예비 리프레쉬 신호(SREF_X2P)의 펄스들이 4번 즉, 제 1 예비 리프레쉬 신호(SREF_X1P)의 펄스들의 절반만큼 생성되고, 이 경우 반도체 장치에서 리프레쉬가 4번 수행될 수 있다.
제 1 예비 리프레쉬 신호(SREF_X1P), 제 2 예비 리프레쉬 신호(SREF_X2P), 지연 신호(SREF_X4D) 및 부 지연 신호(SREF_X4DB)에 따라 제 3 예비 리프레쉬 신호(SREF_X1.5P)의 펄스 들이 생성된다.
리프레쉬 구간 신호(SELF)의 활성화 구간 동안 제 3 예비 리프레쉬 신호(SREF_X1.5P)의 펄스들이 6번 즉, 제 1 예비 리프레쉬 신호(SREF_X1P)의 펄스들과 제 2 예비 리프레쉬 신호(SREF_X2P)의 펄스들의 중간에 해당하는 수만큼 생성되고, 이 경우 반도체 장치에서 리프레쉬가 6번 수행될 수 있다.
제 3 예비 리프레쉬 신호(SREF_X1.5P)는 제 1 예비 리프레쉬 신호(SREF_X1P)와 제 2 예비 리프레쉬 신호(SREF_X2P)의 중간에 해당하는 주기 배율 즉, 중간 주기 배율을 가질 수 있다.
상술한 바와 같이, 동일 온도 조건에서 제 1 예비 리프레쉬 신호(SREF_X1P), 제 2 예비 리프레쉬 신호(SREF_X2P) 및 제 3 예비 리프레쉬 신호(SREF_X1.5P)에 따라 이루어질 수 있는 리프레쉬 동작의 횟수가 다르다.
동일 온도 조건에서 정해진 시간 즉, 리프레쉬 구간 신호(SELF)의 활성화 구간 동안 동안 제 1 예비 리프레쉬 신호(SREF_X1P), 제 2 예비 리프레쉬 신호(SREF_X2P) 및 제 3 예비 리프레쉬 신호(SREF_X1.5P) 각각의 펄스 수가 서로 다를 수 있으며, 이러한 펄스 수 차이를 주기 배율의 차이라 말 할 수 있다.
상술한 동일 온도 조건은 예를 들어, 'a'라는 온도를 기준으로 한 것이며, 'b'라는 온도에서는 리프레쉬 구간 신호(SELF)의 활성화 구간 동안 동안 제 1 예비 리프레쉬 신호(SREF_X1P), 제 2 예비 리프레쉬 신호(SREF_X2P) 및 제 3 예비 리프레쉬 신호(SREF_X1.5P) 각각의 펄스 수가 달라질 수 있으나, 주기 배율은 일정하게 유지될 수 있다.
예를 들어, 'b'라는 온도에서 리프레쉬 구간 신호(SELF)의 활성화 구간 동안 동안 제 1 예비 리프레쉬 신호(SREF_X1P)의 펄스 수가 16이라면, 제 2 예비 리프레쉬 신호(SREF_X2P) 및 제 3 예비 리프레쉬 신호(SREF_X1.5P) 각각의 펄스 수는 8과 12가 될 수 있다.
도 6을 참조하면, 셀 리프레쉬 실력치(tREF)는 온도가 감소함에 따라 증가하고, 온도가 증가함에 따라 감소한다.
셀 리프레쉬 실력치(tREF)는 메모리 셀의 데이터가 원래 기록한 값을 유지할 수 있는 시간으로서, 다시 말해 이전 리프레쉬 이후 다시 리프레쉬를 수행해야 하는 시간이다.
반도체 장치는 소비전력 측면에서는 최소한의 리프레쉬를 수행하는 것이 좋고, 안정적인 데이터 보존을 위해서는 리프레쉬를 가능한 자주 하는 것이 좋으므로 온도 변화를 고려하여 리프레쉬 주기를 가변시키고 있다.
셀 리프레쉬 실력치(tREF)는 온도 변화에 따른 변동을 가짐과 동시에 반도체 장치의 PV(Process, Voltage) 변동에 따라 그 기울기를 유지한 체 쉬프트(Shift) 될 수 도 있다.
따라서 본 발명의 실시예는 서로 동일한 기울기를 가지나 상술한 주기 배율이 다른 제 1 예비 리프레쉬 신호(SREF_X1P), 제 2 예비 리프레쉬 신호(SREF_X2P) 및 제 3 예비 리프레쉬 신호(SREF_X1.5P)를 생성하고, 이들 중에서 쉬프트된 셀 리프레쉬 실력치(tREF)에 적합한 신호를 선택(도 1의 선택부 400 참조)하여 사용하도록 한 것이다.
제 1 예비 리프레쉬 신호(SREF_X1P), 제 2 예비 리프레쉬 신호(SREF_X2P) 및 제 3 예비 리프레쉬 신호(SREF_X1.5P)를 선택적으로 사용함으로써 데이터 보존성 및 소비 전력을 모두 고려한 최적의 리프레쉬 동작이 가능하다.
상술한 본 발명의 실시예는 제 1 예비 리프레쉬 신호(SREF_X1P), 제 1 예비 리프레쉬 신호(SREF_X1P)에 비해 2배의 주기 배율을 갖는 제 2 예비 리프레쉬 신호(SREF_X2P), 그리고 제 1 예비 리프레쉬 신호(SREF_X1P)의 주기 배율과 제 2 예비 리프레쉬 신호(SREF_X2P)의 주기 배율의 중간 값의 주기 배율을 갖는 제 3 예비 리프레쉬 신호(SREF_X1.5P)를 생성하는 예를 든 것일 뿐, 배율 조정부(300)의 로직 회로 구성을 변경하는 방식 등을 이용함으로써 상술한 주기 배율 이외에도 3배, 4배, 5배, 6배, 8배 등 다양한 주기 배율을 갖는 신호 생성이 가능하다.
도 7을 참조하여, 본 발명의 실시예에 따른 반도체 장치(600)를 설명하면 다음과 같다.
본 발명의 실시예에 따른 반도체 장치(600)는 메모리 칩(700) 및 컨트롤러 칩(800)을 포함할 수 있다.
컨트롤러 칩(800)은 CPU, GPU 등을 포함할 수 있다.
컨트롤러 칩(800)은 온도 신호(TEMP_FLAG)에 응답하여 메모리 칩(700)의 셀프 리프레쉬 및 오토 리프레쉬 동작을 제어하기 위한 명령(CMD)을 생성하도록 구성될 수 있다.
컨트롤러 칩(800)은 명령(CMD)을 이용하여 메모리 칩(700)의 오토 리프레쉬 동작의 주기를 정하거나, 셀프 리프레쉬 개시를 요청할 수 있다.
컨트롤러 칩(800)은 온도 신호(TEMP_FLAG)에 응답하여 메모리 칩(700)의 오토 리프레쉬 동작의 주기를 가변시킬 수 있다.
메모리 칩(700)은 리프레쉬 신호 생성 회로(100), 메모리 블록(701), 온도 센서(702) 및 아날로그/디지털 변환부(ADC)(703)를 포함할 수 있다.
메모리 블록(710)은 셀프 리프레쉬 신호(SREFP)에 응답하여 메모리 셀들에 대한 리프레쉬 동작 예를 들어, 셀프 리프레쉬 동작을 수행하도록 구성될 수 있다.
메모리 블록(710)은 컨트롤러 칩(800)에서 제공된 명령(CMD)에 응답하여 메모리 셀 들에 대한 오토 리프레쉬 동작의 주기를 조정하도록 구성될 수 있다.
온도 센서(702)는 메모리 칩(700)의 온도를 검출하도록 구성될 수 있다.
이때 리프레쉬 생성 회로(100)에도 온도 센서(210)(도 2 참조)가 포함되어 있다. 따라서 온도 센서(702) 대신 온도 센서(210)를 사용하는 것도 가능하다.
아날로그/디지털 변환부(703)는 온도 센서(702)의 출력을 디지털 값으로 변환하여 생성한 온도 신호(TEMP_FLAG)를 컨트롤러 칩(800)에 제공하도록 구성될 수 있다.
리프레쉬 생성 회로(100)는 도 1 내지 도 6을 참조하여 기 설명한 바와 같이, 제어 신호(TM_SEL<0:2>)에 따라 제 1 예비 리프레쉬 신호(SREF_X1P), 제 2 예비 리프레쉬 신호(SREF_X2P) 및 제 3 예비 리프레쉬 신호(SREF_X1.5P) 중에서 하나를 선택하여 셀프 리프레쉬 신호(SREFP)로서 출력하도록 구성될 수 있다.
컨트롤러 칩(800)은 CPU, GPU 등을 포함할 수 있다.
컨트롤러 칩(800)은 오토 리프레쉬 신호 생성부(801)를 포함할 수 있다.
오토 리프레쉬 신호 생성부(801)는 온도 신호(TEMP_FLAG)에 응답하여 오토 리프레쉬 신호(AREFP)의 주기를 조정하도록 구성될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
Claims (19)
- 온도 변화에 따라 주기 가변이 이루어지는 제 1 예비 리프레쉬 신호를 생성하도록 구성된 리프레쉬 신호 생성부;
상기 제 1 예비 리프레쉬 신호에 응답하여 상기 제 1 예비 리프레쉬 신호와 동일한 주기 가변 기울기를 가지며 주기 배율이 다른 제 2 예비 리프레쉬 신호 및 제 3 예비 리프레쉬 신호를 생성하도록 구성된 배율 조정부; 및
제어 신호에 응답하여 상기 제 1 예비 리프레쉬 신호, 상기 제 2 예비 리프레쉬 신호 및 상기 제 3 예비 리프레쉬 신호 중에서 하나를 선택하여 리프레쉬 신호로서 출력하도록 구성되는 선택부를 포함하는 리프레쉬 신호 생성 회로. - 제 1 항에 있어서,
상기 주기 배율에 따라 동일 온도 조건에서 정해진 시간 동안 상기 제 1 예비 리프레쉬 신호, 상기 제 2 예비 리프레쉬 신호 및 상기 제 3 예비 리프레쉬 신호 각각에 따라 수행되어야 하는 리프레쉬 동작의 횟수가 달라지는 리프레쉬 신호 생성 회로. - 제 1 항에 있어서,
상기 리프레쉬 신호 생성부는
리프레쉬 명령을 기초로 생성된 리프레쉬 구간 신호에 응답하여 온도 변화에 따라 주기 가변이 이루어지는 상기 제 1 예비 리프레쉬 신호를 생성하도록 구성되는 리프레쉬 신호 생성 회로. - 제 1 항에 있어서,
상기 리프레쉬 명령은 셀프 리프레쉬 명령인 리프레쉬 신호 생성 회로. - 제 1 항에 있어서,
상기 주기 배율에 따라 동일 온도 조건에서 리프레쉬 구간 신호의 활성화 구간 동안 상기 제 1 예비 리프레쉬 신호, 상기 제 2 예비 리프레쉬 신호 및 상기 제 3 예비 리프레쉬 신호 각각에 따라 수행되어야 하는 리프레쉬 동작의 횟수가 달라지는 리프레쉬 신호 생성 회로. - 제 1 항에 있어서,
상기 리프레쉬 신호 생성부는
온도를 검출하여 온도 신호를 출력하도록 구성되는 온도 센서, 및
리프레쉬 구간 신호에 응답하여 제 1 예비 리프레쉬 신호를 생성하고, 상기 온도 신호에 응답하여 상기 제 1 예비 리프레쉬 신호의 주기를 가변하도록 구성되는 오실레이터를 포함하는 리프레쉬 신호 생성 회로. - 제 1 항에 있어서,
상기 배율 조정부는
상기 제 1 예비 리프레쉬 신호 및 리셋 신호에 응답하여 제 1 분주 신호를 생성하도록 구성되는 제 1 분주부,
상기 제 1 분주 신호에 응답하여 상기 제 2 예비 리프레쉬 신호를 생성하도록 구성되는 펄스 생성부,
상기 제 1 분주 신호 및 상기 리셋 신호에 응답하여 제 2 분주 신호를 생성하도록 구성되는 제 2 분주부,
상기 제 2 분주 신호를 설정 시간만큼 지연시켜 지연 신호를 생성하도록 구성되는 지연부, 및
상기 제 1 예비 리프레쉬 신호, 상기 지연 신호 및 상기 제 2 예비 리프레쉬 신호를 조합하여 상기 제 3 예비 리프레쉬 신호를 생성하도록 구성되는 조합부를 포함하는 리프레쉬 신호 생성 회로. - 제 1 항에 있어서,
상기 배율 조정부는
상기 제 1 예비 리프레쉬 신호의 정수배인 주기 배율을 갖는 상기 제 2 예비 리프레쉬 신호를 생성하고,
상기 제 1 예비 리프레쉬 신호와 상기 제 2 예비 리프레쉬 신호의 중간 주기 배율을 가지는 상기 제 3 예비 리프레쉬 신호를 생성하도록 구성되는 리프레쉬 신호 생성 회로. - 리프레쉬 동작을 제어하기 위한 명령을 생성하도록 구성되는 컨트롤러 칩; 및
동일한 주기 가변 기울기를 가지며 주기 배율이 다른 복수의 예비 리프레쉬 신호 중에서 하나를 선택하여 생성한 리프레쉬 신호 및 상기 명령에 응답하여 리프레쉬 동작을 수행하도록 구성된 메모리 칩을 포함하는 반도체 장치. - 제 9 항에 있어서,
상기 컨트롤러 칩은 온도 신호에 응답하여 상기 명령을 생성하도록 구성되는 반도체 장치. - 제 9 항에 있어서,
상기 컨트롤러 칩은 온도 신호에 응답하여 상기 메모리 칩의 오토 리프레쉬 동작의 주기를 가변시키기 위한 상기 명령을 생성하도록 구성되는 반도체 장치. - 제 9 항에 있어서,
상기 메모리 칩은
상기 리프레쉬 신호에 응답하여 메모리 셀들에 대한 리프레쉬 동작을 수행하도록 구성되는 메모리 블록, 및
상기 명령에 응답하여 상기 복수의 예비 리프레쉬 신호를 생성하고, 상기 복수의 예비 리프레쉬 신호 중에서 하나를 선택하여 상기 리프레쉬 신호를 생성하도록 구성된 리프레쉬 신호 생성 회로를 포함하는 반도체 장치. - 제 12 항에 있어서,
상기 메모리 칩은
온도를 검출하도록 구성된 온도 센서, 및
상기 온도 센서의 출력을 디지털 값으로 변환하여 온도 신호를 생성하도록 구성된 아날로그/디지털 변환부를 더 포함하는 반도체 장치. - 제 12 항에 있어서,
상기 리프레쉬 신호 생성 회로는
온도 변화에 따라 주기 가변이 이루어지는 제 1 예비 리프레쉬 신호를 생성하도록 구성된 리프레쉬 신호 생성부,
상기 제 1 예비 리프레쉬 신호에 응답하여 상기 제 1 예비 리프레쉬 신호와 동일한 주기 가변 기울기를 가지며 주기 배율이 다른 제 2 예비 리프레쉬 신호 및 제 3 예비 리프레쉬 신호를 생성하도록 구성된 배율 조정부, 및
제어 신호에 응답하여 상기 제 1 예비 리프레쉬 신호, 상기 제 2 예비 리프레쉬 신호 및 상기 제 3 예비 리프레쉬 신호 중에서 하나를 선택하여 상기 리프레쉬 신호로서 출력하도록 구성되는 선택부를 포함하는 반도체 장치. - 제 14 항에 있어서,
상기 주기 배율에 따라 동일 온도 조건에서 정해진 시간 동안 상기 제 1 예비 리프레쉬 신호, 상기 제 2 예비 리프레쉬 신호 및 상기 제 3 예비 리프레쉬 신호 각각에 따라 수행되어야 하는 리프레쉬 동작의 횟수가 달라지는 반도체 장치. - 제 14 항에 있어서,
상기 리프레쉬 신호 생성부는
리프레쉬 명령을 기초로 생성된 리프레쉬 구간 신호에 응답하여 온도 변화에 따라 주기 가변이 이루어지는 상기 제 1 예비 리프레쉬 신호를 생성하도록 구성되는 반도체 장치. - 제 14 항에 있어서,
상기 리프레쉬 신호 생성부는
온도를 검출하여 온도 신호를 출력하도록 구성되는 온도 센서, 및
리프레쉬 구간 신호에 응답하여 제 1 예비 리프레쉬 신호를 생성하고, 상기 온도 신호에 응답하여 상기 제 1 예비 리프레쉬 신호의 주기를 가변하도록 구성되는 오실레이터를 포함하는 반도체 장치. - 제 14 항에 있어서,
상기 배율 조정부는
상기 제 1 예비 리프레쉬 신호 및 리셋 신호에 응답하여 제 1 분주 신호를 생성하도록 구성되는 제 1 분주부,
상기 제 1 분주 신호에 응답하여 상기 제 2 예비 리프레쉬 신호를 생성하도록 구성되는 펄스 생성부,
상기 제 1 분주 신호 및 상기 리셋 신호에 응답하여 제 2 분주 신호를 생성하도록 구성되는 제 2 분주부,
상기 제 2 분주 신호를 설정 시간만큼 지연시켜 지연 신호를 생성하도록 구성되는 지연부, 및
상기 제 1 예비 리프레쉬 신호, 상기 지연 신호 및 상기 제 2 예비 리프레쉬 신호를 조합하여 상기 제 3 예비 리프레쉬 신호를 생성하도록 구성되는 조합부를 포함하는 반도체 장치. - 제 9 항에 있어서,
상기 복수의 예비 리프레쉬 신호는 제 1 내지 제 3 예비 리프레쉬 신호를 포함하고,
상기 제 2 예비 리프레쉬 신호는 상기 제 1 예비 리프레쉬 신호에 비해 정수배의 주기 배율을 가지며,
상기 제 3 예비 리프레쉬 신호는 상기 제 1 예비 리프레쉬 신호의 주기 배율과 상기 제 2 예비 리프레쉬 신호의 주기 배율의 중간에 해당하는 주기 배율을 가지는 반도체 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150022142A KR20160099887A (ko) | 2015-02-13 | 2015-02-13 | 리프레쉬 신호 생성 회로 및 이를 이용한 반도체 장치 |
| US14/686,378 US9384817B1 (en) | 2015-02-13 | 2015-04-14 | Refresh signal generation circuit and semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150022142A KR20160099887A (ko) | 2015-02-13 | 2015-02-13 | 리프레쉬 신호 생성 회로 및 이를 이용한 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160099887A true KR20160099887A (ko) | 2016-08-23 |
Family
ID=56234984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150022142A KR20160099887A (ko) | 2015-02-13 | 2015-02-13 | 리프레쉬 신호 생성 회로 및 이를 이용한 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9384817B1 (ko) |
| KR (1) | KR20160099887A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170008083A (ko) | 2015-07-13 | 2017-01-23 | 에스케이하이닉스 주식회사 | 리프레쉬 검증 회로, 반도체 장치 및 반도체 시스템 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10021085C1 (de) * | 2000-04-28 | 2002-02-07 | Infineon Technologies Ag | Refresh-Ansteuerschaltung für einen DRAM |
| US6781908B1 (en) * | 2003-02-19 | 2004-08-24 | Freescale Semiconductor, Inc. | Memory having variable refresh control and method therefor |
| JP4550053B2 (ja) * | 2004-06-22 | 2010-09-22 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| KR100652445B1 (ko) * | 2005-11-30 | 2006-12-01 | 삼성전자주식회사 | 온도 센서의 온도 트립 포인트에서 안정적인 리프레쉬 제어회로 및 리프레쉬 제어 방법 |
| US7286377B1 (en) * | 2006-04-28 | 2007-10-23 | Mosaid Technologies Incorporated | Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh |
| KR100803352B1 (ko) | 2006-06-12 | 2008-02-14 | 주식회사 하이닉스반도체 | 반도체 메모리의 리프레쉬 제어장치 및 방법 |
| KR101007988B1 (ko) * | 2008-01-02 | 2011-01-14 | 주식회사 하이닉스반도체 | 온도정보 출력회로 및 이를 이용한 멀티칩패키지 |
| KR100949271B1 (ko) * | 2008-09-05 | 2010-03-25 | 주식회사 하이닉스반도체 | 오토 셀프 리프레시에 적합한 온도 정보 감지 장치, 그를 갖는 집적회로 및 온도 정보 감지 방법 |
-
2015
- 2015-02-13 KR KR1020150022142A patent/KR20160099887A/ko unknown
- 2015-04-14 US US14/686,378 patent/US9384817B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9384817B1 (en) | 2016-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8606991B2 (en) | Method and system for refreshing dynamic random access memory | |
| US8730751B2 (en) | Semiconductor memory device for controlling operation of delay-locked loop circuit | |
| US20120155206A1 (en) | Semiconductor device periodically updating delay locked loop circuit | |
| KR102354828B1 (ko) | 인스턴트 온 4상 신호 생성기를 위한 장치 및 방법 | |
| US7471584B2 (en) | Integrated semiconductor memory and method for operating an integrated semiconductor memory | |
| WO2014119558A1 (ja) | Ｄｌｌ回路および半導体装置 | |
| US20150235694A1 (en) | Semiconductor memory device | |
| TW201316691A (zh) | 相位內插器、多相位內插裝置、內插時脈之產生方法及多相位之時脈產生方法 | |
| JP2011061457A5 (ko) | ||
| KR20130046777A (ko) | 고속 듀티 사이클 보정 회로 | |
| KR20160099887A (ko) | 리프레쉬 신호 생성 회로 및 이를 이용한 반도체 장치 | |
| JP4778694B2 (ja) | 半導体集積回路 | |
| KR100810061B1 (ko) | 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법 | |
| CN103021451A (zh) | 一种基于阈值电压调节的多级温度控制自刷新存储设备及其方法 | |
| US11120855B2 (en) | Semiconductor device including a clock adjustment circuit | |
| CN111383677B (zh) | 半导体器件 | |
| JP2018195368A (ja) | 半導体装置 | |
| KR101265894B1 (ko) | 반도체 메모리 소자의 리프레쉬 제어장치 및 이를 이용한 리프레쉬 제어방법 | |
| KR100832006B1 (ko) | 셀프리프레쉬 주기 생성장치를 구비하는 반도체메모리소자및 그의 구동방법 | |
| US9263118B2 (en) | Semiconductor memory device and method for operating the same | |
| KR100422961B1 (ko) | 주파수변환기 | |
| KR20110046878A (ko) | 반도체 메모리 장치의 셀프 리프레쉬 테스트 회로 | |
| KR101998287B1 (ko) | 반도체 장치의 리프레쉬 제어 회로 | |
| JP2014211930A (ja) | 半導体装置および出力信号調整方法 | |
| KR100881815B1 (ko) | 반도체 메모리 장치 |