TWI512758B - 記憶體裝置以及讀取位元線的電壓判讀方法 - Google Patents

Description

記憶體裝置以及讀取位元線的電壓判讀方法

本發明是有關於記憶體之技術領域，且特別是有關於一種記憶體裝置以及一種讀取位元線的電壓判讀方法。

一般的記憶體裝置主要是由記憶胞陣列、選擇電路以及感測放大器所組成。在上述這些主要構件中，選擇電路係電性連接記憶胞陣列中之所有的讀取位元線，並用以選擇這些讀取位元線之其中之一的訊號來輸出。而感測放大器則用以比較選擇電路之輸出訊號的電壓與一固定的參考電壓，據以輸出一感測結果，以便採用記憶體裝置的電子設備能依據上述的感測結果來判讀選定之記憶胞所儲存的資料內容，也就是判讀選定之記憶胞所儲存的資料是1還是0。

然而，由於每一讀取位元線多少都會有漏電的情形，導致感測放大器常以失準的電壓來進行比較而輸出錯誤的感測結果。如此一來，採用記憶體裝置的電子設備便難以依據感測放大器所輸出的感測結果來正確地判讀選定之記憶胞所儲存的資料內容。

本發明提供一種記憶體裝置，其可避免資料判讀錯誤的問題。

本發明另提供一種讀取位元線的電壓判讀方法。

本發明提出一種記憶體裝置，此記憶體裝置包括有一記憶胞陣列、一第一預充電開關電路、一選擇電路、一輔助記憶胞陣列、一第二預充電開關電路、一動態電壓控制器以及一感測放大器。記憶胞陣列包括有多條讀取字元線、多條讀取位元線與多個第一記憶胞，所述之多個第一記憶胞係排列成一矩陣，且每一第一記憶胞係電性連接上述讀取位元線的其中之一與上述讀取字元線的其中之一。第一預充電開關電路係電性連接記憶胞陣列中之每一第一記憶胞。第一預充電開關電路用以接收第一電壓，並依據預充電控制訊號來決定是否提供第一電壓至上述之第一記憶胞，以作為上述第一記憶胞之工作電壓。選擇電路電性連接上述之讀取位元線，以選擇上述讀取位元線的其中之一的訊號來輸出。輔助記憶胞陣列包括有一輔助讀取位元線以及多個第二記憶胞。所述之多個第二記憶胞係排成一行，且每一第二記憶胞皆係電性連接輔助讀取位元線，並電性連接上述讀取字元線的其中之一。第二預充電開關電路係電性連接上述輔助記憶胞陣列中之每一第二記憶胞。第二預充電開關電路用以接收參考電壓，並依據預充電控制訊號決定是否提供參考電壓至上述第二記憶胞，以作為上述第二記憶胞之工作電壓。動態電壓控制器係電性連接上述選擇電路之輸出與上述輔助讀取位元線。動態電壓控制器用以接收第二電壓，並依據選擇電路之輸出訊號的位準而決定是否將第二電壓電性連接至輔助讀取位元線。感測放大器係電性連接上述選擇電路之輸出與上述輔助讀取位元線，並用以比較選擇電路之輸出訊號的電壓與輔助讀取位元線上的電壓，據以輸出感測結果。

本發明另提出一種讀取位元線的電壓判讀方法，適用於一記憶體裝置。所述之記憶體裝置包括有一記憶胞陣列、一第一預充電開關電路、一選擇電路與一感測放大器。所述之記憶胞陣列又包括有多條讀取字元線、多條讀取位元線與多個第一記憶胞。上述之第一記憶胞係排列成一矩陣，且每一第一記憶胞電性連接上述讀取位元線的其中之一與上述讀取字元線的其中之一。第一預充電開關電路電性連接記憶胞陣列中之每一第一記憶胞。第一預充電開關電路用以接收第一電壓，並依據預充電控制訊號決定是否提供第一電壓至上述之第一記憶胞，以作為上述第一記憶胞之工作電壓。選擇電路係電性連接上述讀取位元線，以選擇讀取位元線的其中之一的訊號來輸出。而感測放大器係電性連接上述選擇電路之輸出。所述之電壓判讀方法包括下列步驟：提供一輔助記憶胞陣列，此輔助記憶胞陣列包括有一輔助讀取位元線與多個第二記憶胞，上述之第二記憶胞係排成一行，且每一第二記憶胞皆電性連接上述輔助讀取位元線，並電性連接上述讀取字元線的其中之一；提供一第二預充電開關電路，此第二預充電開關電路電性連接上述輔助記憶胞陣列中之每一第二記憶胞，且第二預充電開關電路用以接收參考電壓，並依據預充電控制訊號決定是否提供此參考電壓至上述之第二記憶胞，以作為上述第二記憶胞之工作電壓；依據選擇電路之輸出訊號的位準而決定是否將第二電壓電性連接至輔助讀取位元線，以動態改變輔助讀取位元線上的電壓位準；以及將輔助讀取位元線上的電壓提供至感測放大器，以便感測放大器比較選擇電路之輸出訊號的電壓與輔助讀取位元線上的電壓，據以輸出感測結果。

本發明解決前述問題的主要方式，乃是在記憶體裝置中新增了一輔助記憶胞陣列、一第二預充電開關電路以及一動態電壓控制器，並利用動態電壓控制器來依據選擇電路之輸出訊號的位準而決定是否將一電壓電性連接至輔助記憶胞陣列之輔助讀取位元線，以及利用感測放大器去比較選擇電路之輸出訊號的電壓與輔助讀取位元線上的電壓而輸出感測結果。

因此，當記憶胞陣列中之選定記憶胞所儲存的資料是1，那麼選擇電路就會選擇對應讀取位元線的訊號來作為其輸出訊號。由於上述之對應讀取位元線有漏電的情形，導致選擇電路之輸出訊號的電壓位準下降。然而，由於輔助讀取位元線也會有漏電的情形，導致輔助讀取位元線上的電壓位準也會下降，且電壓位準的下降幅度會與選擇電路之輸出訊號的電壓位準的下降幅度差不多，因此感測放大器還是可以正確地判斷出選擇電路之輸出訊號的電壓係大於輔助讀取位元線上的電壓，使得感測放大器所輸出的感測結果仍會顯示出記憶胞陣列中之選定記憶胞所儲存的資料是1。

反之，若記憶胞陣列中之選定記憶胞所儲存的資料是0，由於此時選擇電路之輸出訊號的低電壓準位將會使得動態電壓控制器動作而將輔助讀取位元線上的電壓準位上拉至第二電壓的準位，因此感測放大器還是可以正確地判斷出選擇電路之輸出訊號的電壓係小於輔助讀取位元線上的電壓，使得感測放大器所輸出的感測結果仍會顯示出記憶胞陣列中之選定記憶胞所儲存的資料是0。換句話說，在每一讀取位元線皆有漏電的情形下，不論記憶胞陣列中之選定記憶胞所儲存的資料是1還是0，本發明之記憶體裝置皆可正確地判讀選定之記憶胞所儲存的資料內容。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖1為依照本發明一實施例之記憶體裝置的示意圖。請參照圖1，記憶體裝置10包括有記憶胞陣列100、預充電開關電路110、選擇電路120、輔助記憶胞陣列130、預充電開關電路140、動態電壓控制器150以及感測放大器160。

在記憶體裝置10的各構件中，記憶胞陣列100包括有多條讀取字元線(如標示RWL_1~RWL_n所示)、多條讀取位元線(如標示RBL_1~RBL_n所示)以及多個記憶胞(如標示103所示)。在此例中，每一記憶胞103皆僅有單一個資料讀取埠，以圖2來舉例說明之。圖2係繪示有記憶胞的其中一種電路架構。在圖2中，標示200表示為記憶胞，標示VEE表示為記憶胞200的工作電壓，標示GND表示為接地電位，標示WBL_1與WBL_2皆表示為寫入位元線，標示RBL表示為讀取位元線，標示WWL表示為寫入字元線，而標示RWL表示為讀取字元線。而從記憶胞200的電路架構可知，標示202所指之處乃是記憶胞200唯一的資料讀取埠，且資料讀取埠202乃是用以電性連接讀取位元線RBL。

請再參照圖1，這些記憶胞103係排列成一矩陣，每一記憶胞103係透過其資料讀取埠(未繪示)電性連接讀取位元線RBL_1~RBL_n的其中之一，且每一記憶胞103亦電性連接讀取字元線RWL_1~RWL_n的其中之一。預充電開關電路110係電性連接記憶胞陣列100中之每一記憶胞103。此預充電開關電路110用以接收電壓VCC，並依據預充電控制訊號PRE來決定是否將電壓VCC當作其輸出訊號OUT1，進而提供電壓VCC至這些記憶胞103而作為這些記憶胞103的工作電壓。選擇電路120係電性連接讀取位元線RBL_1~RBL_n，以選擇這些讀取位元線的其中之一的訊號來作為其輸出訊號OUT2。

此外，輔助記憶胞陣列130包括有輔助讀取位元線RBL_ref以及多個記憶胞(如標示133所示)。在此例中，這些記憶胞133的電路架構係與前述那些記憶胞103的電路架構相同。也就是說，每一記憶胞133皆僅有單一個資料讀取埠。這些記憶胞133係排成一行，每一記憶胞133皆透過其資料讀取埠(未繪示)電性連接輔助讀取位元線RBL_ref，且每一記憶胞133係電性連接讀取字元線RWL_1~RWL_n的其中之一。預充電開關電路140係電性連接輔助記憶胞陣列130中之每一記憶胞133。此預充電開關電路140用以接收參考電壓VREF，並依據預充電控制訊號PRE來決定是否將參考電壓VREF當作其輸出訊號OUT3，進而提供參考電壓VREF至這些記憶胞133而作為這些記憶胞133的工作電壓。

動態電壓控制器150係電性連接選擇電路120之輸出與輔助讀取位元線RBL_ref。此動態電壓控制器150用以接收電壓VDD，並依據選擇電路120之輸出訊號OUT2的位準而決定是否將電壓VDD電性連接至輔助讀取位元線RBL_ref。在此例中，動態電壓控制器150係包括有P型電晶體153。此P型電晶體153的其中一源/汲極用以電性連接電壓VDD，另一源/汲極用以電性連接輔助讀取位元線RBL_ref，而閘極則電性連接選擇電路120之輸出。此外，在此例中，電壓VCC與電壓VDD的大小皆大於參考電壓VREF的大小，而其中電壓VCC與電壓VDD的大小又可為相同。

至於感測放大器160，其係電性連接選擇電路120之輸出與輔助讀取位元線RBL_ref，並用以比較選擇電路120之輸出訊號OUT2的電壓與輔助讀取位元線RBL_ref上的電壓，據以輸出一感測結果OUT4。當感測放大器160判斷出選擇電路120之輸出訊號OUT2的電壓係大於輔助讀取位元線RBL_ref上的電壓時，感測放大器160所輸出的感測結果OUT4便會顯示出記憶胞陣列100中之選定記憶胞所儲存的資料是1。反之，當感測放大器160判斷出選擇電路120之輸出訊號OUT2的電壓係小於輔助讀取位元線RBL_ref上的電壓時，感測放大器160所輸出的感測結果OUT4便會顯示出記憶胞陣列100中之選定記憶胞所儲存的資料是0。

假設現在要讀取電性連接讀取字元線RWL_1與讀取位元線RBL_1之記憶胞103所儲存的資料，且此選定之記憶胞103所儲存的資料是1，那麼選擇電路120就會選擇讀取位元線RBL_1的訊號來作為其輸出訊號OUT2。由於讀取位元線RBL_1有漏電的情形，導致選擇電路120之輸出訊號OUT2的電壓位準下降。舉例來說，讀取位元線RBL_1上的電壓位準可能會由預定的0.9V降至0.8V，導致選擇電路120之輸出訊號OUT2的電壓位準亦為0.8V。然而，由於輔助讀取位元線RBL_ref也會有漏電的情形，導致輔助讀取位元線RBL_ref上的電壓位準也會下降，且電壓位準的下降幅度會與輸出訊號OUT2之電壓位準的下降幅度差不多。舉例來說，輔助讀取位元線RBL_ref上的電壓位準可能會由預定的0.8V降至0.71V。因此，感測放大器160還是可以正確地判斷出輸出訊號OUT2的電壓係大於輔助讀取位元線RBL_ref上的電壓，使得感測放大器160所輸出的感測結果OUT4仍會顯示出記憶胞陣列100中之選定記憶胞所儲存的資料是1。

反之，若選定之記憶胞103所儲存的資料是0，由於此時輸出訊號OUT2的低電壓準位將會使得P型電晶體153呈現開啟的狀態而將輔助讀取位元線RBL_ref上的電壓準位上拉至電壓VDD的準位，因此感測放大器160還是可以正確地判斷出輸出訊號OUT2的電壓係小於輔助讀取位元線RBL_ref上的電壓，使得感測放大器160所輸出的感測結果OUT4仍會顯示出記憶胞陣列100中之選定記憶胞所儲存的資料是0。由上述可知，在每一讀取位元線皆有漏電的情形下，不論記憶胞陣列100中之選定記憶胞所儲存的資料是1還是0，本發明之記憶體裝置10皆可正確地判讀選定之記憶胞所儲存的資料內容。

根據上述實施例之教示，本領域具有通常知識者當可歸納出讀取位元線之電壓判讀方法的一些基本步驟，一如圖3所示。圖3為依照本發明一實施例之讀取位元線的電壓判讀方法的流程圖。此電壓判讀方法適用於一記憶體裝置，而所述之記憶體裝置包括有一記憶胞陣列、一第一預充電開關電路、一選擇電路與一感測放大器。其中記憶胞陣列又包括有多條讀取字元線、多條讀取位元線與多個第一記憶胞。所述之第一記憶胞係排列成一矩陣，且每一第一記憶胞電性連接上述讀取位元線的其中之一與上述讀取字元線的其中之一。第一預充電開關電路係電性連接上述記憶胞陣列中之每一第一記憶胞。此第一預充電開關電路用以接收第一電壓，並依據預充電控制訊號決定是否提供此第一電壓至上述第一記憶胞，以作為上述第一記憶胞之工作電壓。而選擇電路係電性連接上述讀取位元線，以選擇上述讀取位元線的其中之一的訊號來輸出。至於感測放大器，其係電性連接上述選擇電路之輸出。所述之電壓判讀方法包括有下列步驟：提供一輔助記憶胞陣列，此輔助記憶胞陣列包括有一輔助讀取位元線與多個第二記憶胞，這些第二記憶胞係排成一行，且每一第二記憶胞皆電性連接輔助讀取位元線，並電性連接上述讀取字元線的其中之一(如步驟S302所示)；提供第二預充電開關電路，此第二預充電開關電路係電性連接上述輔助記憶胞陣列中之每一第二記憶胞，且第二預充電開關電路用以接收參考電壓，並依據預充電控制訊號決定是否提供此參考電壓至第二記憶胞，以作為第二記憶胞之工作電壓(如步驟S304所示)；依據上述選擇電路之輸出訊號的位準而決定是否將第二電壓電性連接至輔助讀取位元線，以動態改變輔助讀取位元線上的電壓位準(如步驟S306所示)；以及將輔助讀取位元線上的電壓提供至感測放大器，以便感測放大器比較選擇電路之輸出訊號的電壓與輔助讀取位元線上的電壓，據以輸出感測結果(如步驟S308所示)。

綜上所述，本發明解決前述問題的主要方式，乃是在記憶體裝置中新增了一輔助記憶胞陣列、一第二預充電開關電路以及一動態電壓控制器，並利用動態電壓控制器來依據選擇電路之輸出訊號的位準而決定是否將一電壓電性連接至輔助記憶胞陣列之輔助讀取位元線，以及利用感測放大器去比較選擇電路之輸出訊號的電壓與輔助讀取位元線上的電壓而輸出感測結果。

因此，當記憶胞陣列中之選定記憶胞所儲存的資料是1，那麼選擇電路就會選擇對應讀取位元線的訊號來作為其輸出訊號。由於上述之對應讀取位元線有漏電的情形，導致選擇電路之輸出訊號的電壓位準下降。然而，由於輔助讀取位元線也會有漏電的情形，導致輔助讀取位元線上的電壓位準也會下降，且電壓位準的下降幅度會與選擇電路之輸出訊號的電壓位準的下降幅度差不多，因此感測放大器還是可以正確地判斷出選擇電路之輸出訊號的電壓係大於輔助讀取位元線上的電壓，使得感測放大器所輸出的感測結果仍會顯示出記憶胞陣列中之選定記憶胞所儲存的資料是1。

反之，若記憶胞陣列中之選定記憶胞所儲存的資料是0，由於此時選擇電路之輸出訊號的低電壓準位將會使得動態電壓控制器動作而將輔助讀取位元線上的電壓準位上拉至第二電壓的準位，因此感測放大器還是可以正確地判斷出選擇電路之輸出訊號的電壓係小於輔助讀取位元線上的電壓，使得感測放大器所輸出的感測結果仍會顯示出記憶胞陣列中之選定記憶胞所儲存的資料是0。換句話說，在每一讀取位元線皆有漏電的情形下，不論記憶胞陣列中之選定記憶胞所儲存的資料是1還是0，本發明之記憶體裝置皆可正確地判讀選定之記憶胞所儲存的資料內容。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．記憶體裝置

100．．．記憶胞陣列

103、133、200．．．記憶胞

110、140．．．預充電開關電路

120．．．選擇電路

130．．．輔助記憶胞陣列

150．．．動態電壓控制器

153．．．P型電晶體

160．．．感測放大器

202．．．資料讀取埠

GND．．．接地電位

OUT1、OUT2、OUT3．．．輸出訊號

OUT4．．．感測結果

PRE．．．預充電控制訊號

RBL、RBL_1~RBL_n．．．讀取位元線

RWL、RWL_1~RWL_n．．．讀取字元線

VCC、VDD．．．電壓

VEE．．．工作電壓

VREF．．．參考電壓

WBL_1、WBL_2．．．寫入位元線

WWL．．．寫入字元線

S302~S308．．．步驟

圖1為依照本發明一實施例之記憶體裝置的示意圖。

圖2係繪示有記憶胞的其中一種電路架構。

圖3為依照本發明一實施例之讀取位元線的電壓判讀方法的流程圖。

10．．．記憶體裝置

100．．．記憶胞陣列

103、133．．．記憶胞

110、140．．．預充電開關電路

120．．．選擇電路

130．．．輔助記憶胞陣列

150．．．動態電壓控制器

153．．．P型電晶體

160．．．感測放大器

OUT1、OUT2、OUT3．．．輸出訊號

OUT4．．．感測結果

PRE．．．預充電控制訊號

RBL_1~RBL_n．．．讀取位元線

RWL_1~RWL_n．．．讀取字元線

VCC、VDD．．．電壓

VREF．．．參考電壓

Claims (10)

1. 一種記憶體裝置，包括：一記憶胞陣列，包括：多條讀取字元線；多條讀取位元線；以及多個第一記憶胞，該些第一記憶胞排列成一矩陣，且每一第一記憶胞電性連接該些讀取位元線其中之一與該些讀取字元線其中之一；一第一預充電開關電路，電性連接該記憶胞陣列中之每一第一記憶胞，該第一預充電開關電路用以接收一第一電壓，並依據一預充電控制訊號決定是否提供該第一電壓至該些第一記憶胞，以作為該些第一記憶胞之工作電壓；一選擇電路，電性連接該些讀取位元線，以選擇該些讀取位元線之其中之一的訊號來輸出；一輔助記憶胞陣列，包括：一輔助讀取位元線；以及多個第二記憶胞，該些第二記憶胞排成一行，且每一第二記憶胞皆電性連接該輔助讀取位元線，並電性連接該些讀取字元線其中之一；一第二預充電開關電路，電性連接該輔助記憶胞陣列中之每一第二記憶胞，該第二預充電開關電路用以接收一參考電壓，並依據該預充電控制訊號決定是否提供該參考電壓至該些第二記憶胞，以作為該些第二記憶胞之工作電壓；一動態電壓控制器，電性連接該選擇電路之輸出與該輔助讀取位元線，該動態電壓控制器用以接收一第二電壓，並依據該選擇電路之輸出訊號的位準而決定是否將該第二電壓電性連接至該輔助讀取位元線；以及一感測放大器，電性連接該選擇電路之輸出與該輔助讀取位元線，並用以比較該選擇電路之輸出訊號的電壓與該輔助讀取位元線上的電壓，據以輸出一感測結果。
2. 如申請專利範圍第1項所述之記憶體裝置，其中該些第一記憶胞與該些第二記憶胞的電路架構皆相同，且皆僅有單一個資料讀取埠，每一第一記憶胞之資料讀取埠用以電性連接該些讀取位元線的其中之一，而每一第二記憶胞之資料讀取埠用以電性連接該輔助讀取位元線。
3. 如申請專利範圍第1項所述之記憶體裝置，其中該動態電壓控制器包括一P型電晶體，該P型電晶體的其中一源/汲極用以電性連接該第二電壓，另一源/汲極用以電性連接該輔助讀取位元線，而閘極則電性連接該選擇電路之輸出。
4. 如申請專利範圍第1項所述之記憶體裝置，其中該第一電壓與該第二電壓的大小皆大於該參考電壓的大小。
5. 如申請專利範圍第4項所述之記憶體裝置，其中該第一電壓與該第二電壓的大小為相同。
6. 一種讀取位元線的電壓判讀方法，適用於一記憶體裝置，該記憶體裝置包括有一記憶胞陣列、一第一預充電開關電路、一選擇電路與一感測放大器，其中該記憶胞陣列又包括有多條讀取字元線、多條讀取位元線與多個第一記憶胞，該些第一記憶胞排列成一矩陣，且每一第一記憶胞電性連接該些讀取位元線其中之一與該些讀取字元線其中之一，該第一預充電開關電路電性連接該記憶胞陣列中之每一第一記憶胞，該第一預充電開關電路用以接收一第一電壓，並依據一預充電控制訊號決定是否提供該第一電壓至該些第一記憶胞，以作為該些第一記憶胞之工作電壓，該選擇電路電性連接該些讀取位元線，以選擇該些讀取位元線之其中之一的訊號來輸出，而該感測放大器電性連接該選擇電路之輸出，該電壓判讀方法包括：提供一輔助記憶胞陣列，該輔助記憶胞陣列包括有一輔助讀取位元線與多個第二記憶胞，該些第二記憶胞排成一行，且每一第二記憶胞皆電性連接該輔助讀取位元線，並電性連接該些讀取字元線其中之一；提供一第二預充電開關電路，該第二預充電開關電路電性連接該輔助記憶胞陣列中之每一第二記憶胞，且該第二預充電開關電路用以接收一參考電壓，並依據該預充電控制訊號決定是否提供該參考電壓至該些第二記憶胞，以作為該些第二記憶胞之工作電壓；依據該選擇電路之輸出訊號的位準而決定是否將一第二電壓電性連接至該輔助讀取位元線，以動態改變該輔助讀取位元線上的電壓位準；以及將該輔助讀取位元線上的電壓提供至該感測放大器，以便該感測放大器比較該選擇電路之輸出訊號的電壓與該輔助讀取位元線上的電壓，據以輸出一感測結果。
7. 如申請專利範圍第6項所述之電壓判讀方法，其中該些第一記憶胞與該些第二記憶胞的電路架構皆相同，且皆僅有單一個資料讀取埠，每一第一記憶胞之資料讀取埠用以電性連接該些讀取位元線的其中之一，而每一第二記憶胞之資料讀取埠用以電性連接該輔助讀取位元線。
8. 如申請專利範圍第6項所述之電壓判讀方法，其中該動態電壓控制器包括一P型電晶體，該P型電晶體的其中一源/汲極用以電性連接該第二電壓，另一源/汲極用以電性連接該輔助讀取位元線，而閘極則電性連接該選擇電路之輸出。
9. 如申請專利範圍第6項所述之電壓判讀方法，其中該第一電壓與該第二電壓的大小皆大於該參考電壓的大小。
10. 如申請專利範圍第9項所述之電壓判讀方法，其中該第一電壓與該第二電壓的大小為相同。