JPH05189964A - Ｄｒａｍコントロール回路及び半導体装置のコントロール回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＤＲＡＭコントロール回路が各温度毎に異な
るＤＲＡＭの特性に応じた制御を行うことにより、リフ
レッシュ時の消費電力を削減することを目的とする。 【構成】 温度検出回路１がＤＲＡＭ５を含む装置の温
度を検出する。リフレッシュ・タイマ部２は、温度検出
回路１の検出結果に基づいてその時々のＤＲＡＭ５の温
度に適したリフレッシュの間隔でリフレッシュリクエス
ト信号を出力する。タイミング・ジェネレータ部４は、
入力した各温度によって異なるリフレッシュの間隔を有
するリフレッシュリクエスト信号にしたがって、ＤＲＡ
Ｍ５が要求するタイミングを満足するように信号／ＲＡ
Ｓ，／ＣＡＳ等を出力する。 【効果】 各温度のＤＲＡＭのリフレッシュ時間に合わ
せてリフレッシュを行わせることができ、従来に比べて
リフレッシュ時の消費電力を削減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＤＲＡＭのリフレッ
シュ及びリード・ライトアクセスを制御するＤＲＡＭコ
ントロール回路及び温度により動作速度の異なる半導体
装置のコントロール回路に関し、特にＤＲＡＭ及び半導
体装置の温度特性を考慮したＤＲＡＭコントロール回路
及び半導体装置のコントロール回路に関する。

【０００２】

【従来の技術】従来の半導体装置のコントロール回路の
一例としてＤＲＡＭコントロール回路について図７乃至
図９を用いて説明する。図７は従来のＤＲＡＭコントロ
ール回路の構成を示すブロック図である。図において、
２０はＤＲＡＭコントロール回路であり、アドレス・マ
ルチプレクス部２１とリフレッシュ・タイマ部２２とリ
フレッシュ・アドレス・カウンタ部２３とアービタ部２
４とタイミング・ジェネレータ部２５の５つのブロック
より構成されている。また、３０はＤＲＡＭコントロー
ル回路２０により制御されるＤＲＡＭ、３１はＤＲＡＭ
コントロール回路２０等を制御するマイクロ・プロセッ
サ・ユニット（以下ＭＰＵという）、３２はデータ・バ
ス２７を通して行われるＭＰＵ３１とＤＲＡＭ３０のデ
ータの入出力の仲介をするデータ・バッファである。

【０００３】次に、ＤＲＡＭコントロール回路２０を構
成している各ブロックの動作について説明する。ＤＲＡ
Ｍ３０では、ロウアドレスとカラムアドレスを時分割で
入力するので、ＭＰＵ３１からのメモリ・アドレスをロ
ウアドレスとカラムアドレスに切り替えるアドレス・マ
ルチプレクス機能が必要となる。この機能を有するのが
アドレス・マルチプレクス部２１で、ＭＰＵ３１からア
ドレス・バス２６を通して入力するメモリ・アドレスを
ロウアドレスとカラムアドレスに切り替えてＤＲＡＭ３
０に対して出力する。次に、リフレッシュ・タイマ部２
２は、ＤＲＡＭ３０を一定間隔でリフレッシュするため
のタイマ機能を有する部分である。リフレッシュ・タイ
マ部２２より出力されたリフレッシュリクエスト信号
は、アービタ部２４に入力される。現在、最も多く使用
されている１ＭビットＤＲＡＭでは、８ｍｓの間に５１
２アドレスをリフレッシュする必要がある。ＤＲＡＭに
記憶されたデータを保持するためにＤＲＡＭをリフレッ
シュしなければならない時間間隔をリフレッシュ・サイ
クル時間という。また、リフレッシュ・アドレス・カウ
ンタ部２２は、リフレッシュ・アドレスを与えるための
カウンタ機能を有する部分である。通常、１ＭビットＤ
ＲＡＭでは５１２アドレス必要であり、９ビットのカウ
ンタ構成になる。／ＲＡＳオンリ・リフレッシュは、リ
フレッシュするアドレスを外部から与える必要があるの
で、このリフレッシュ・アドレス・カウンタ部２２が必
要になる。しかし、２５６Ｋビット以上のＤＲＡＭに
は、このリフレッシュ・アドレス・カウンタが内蔵され
ており、ＤＲＡＭ内蔵のこのカウンタを使用することこ
ともできる。この場合には、／ＣＡＳビフォア／ＲＡＳ
リフレッシュを行う。この方式のリフレッシュを使う
と、ＤＲＡＭコントロール回路２０にはリフレッシュ・
アドレス・カウンタ部２３が必要ではなくなる。

【０００４】次に、アービタ部２４は、ＭＰＵ３１から
のメモリ・アクセス要求と、リフレッシュタイマ部２２
からのリフレッシュ要求が競合した場合に、どちらの要
求を優先させるかの裁定を行う機能を有する部分であ
る。そして、タイミング・ジェネレータ部２５は、メモ
リ・アクセス時或いはリフレッシュ時にＤＲＡＭ３０が
要求するタイミングを満足するようにロウアドレススト
ローブ信号／ＲＡＳ、カラムアドレスストローブ信号／
ＣＡＳ、ライト信号／Ｗを作りだす機能を有する部分で
ある。

【０００５】

【発明が解決しようとする課題】従来のＤＲＡＭコント
ロール回路は以上のように構成されており、ＤＲＡＭの
周囲の温度が高温、常温または低温のいずれの場合にお
いても、区別なく同じ動作を行うように設定されてい
る。

【０００６】まず、ＤＲＡＭの温度特性に関する問題点
について図８を用いて説明する。図８は、ＤＲＡＭコン
トロール回路におけるリフレッシュ・タイマ部２２の設
定を示す図である。図に示すように、ＤＲＡＭの温度Ｔ
ａが高温Ｈｏｔ、常温Ｒｏｏｍ及び低温Ｃｏｏｌのいず
れの場合にもリフレッシュ・タイマ部２２は同じ動作を
して、ほぼ同じ間隔でリフレッシュリクエスト信号を出
力する。ＤＲＡＭコントロール回路がこのリフレッシュ
リクエスト信号を出力するリフレッシュの間隔は、例え
ば１ＭビットＤＲＡＭではリフレッシュ・サイクル時間
が５１２サイクル／８ｍｓという値で規定されており、
１サイクルの間隔は約１５．６μｓになる。従って、リ
フレッシュは１５．６μｓ以内に１サイクル行わなけれ
ばならない。このＤＲＡＭのリフレッシュ・サイクル時
間は低温Ｃｏｏｌ時より高温Ｈｏｔ時のほうが特性が悪
く、５１２サイクル／８ｍｓという規格値は高温状態を
基にした値である。

【０００７】ところが、常温Ｒｏｏｍ時、低温Ｃｏｏｌ
時のＤＲＡＭのリフレッシュ・サイクル時間は高温Ｈｏ
ｔ時に比べて１０°Ｃ毎に２倍になるというように指数
関数的に長くなる。従って、現状のＤＲＡＭコントロー
ル回路２０においては、常温時及び低温時には、ＤＲＡ
Ｍがまだデータの保持能力があるにもかかわらず、余分
なリフレッシュを行うこととなる。また、リフレッシュ
時にはＤＲＡＭ全体を同時にリフレッシュするため、リ
フレッシュによる消費電力は大きなものとなる。そのた
め、常温時及び低温時においては余分なリフレッシュを
行い、それにより無駄な電力を消費してしまうという問
題点があった。特に、バッテリーバックアップのシステ
ムにおいては、これが非常に重要な問題点である。

【０００８】次に、半導体装置の一例としてのＤＲＡＭ
の温度特性による問題点について図９を用いて説明す
る。図９はＤＲＡＭコントロール回路を用いたＤＲＡＭ
のリードアクセスを示すタイミング波形図である。ＤＲ
ＡＭ３０ではリード時において、／ＲＡＳアクセスタイ
ムと／ＣＡＳアクセスタイムの遅い方で出力データが確
定する。図に示すように、ＤＲＡＭ自身の特性として／
ＲＡＳアクセスタイムと／ＣＡＳアクセスタイムは、Ｄ
ＲＡＭ３０の温度Ｔａが低温Ｃｏｏｌ時より高温Ｈｏｔ
時のほうが遅くなる。従って、／ＲＡＳアクセスタイム
と／ＣＡＳアクセスタイムの保証される値は高温Ｈｏｔ
時の特性を基にしたものである。そこで、システム設計
を行う場合には、ＤＲＡＭ３０が保証する／ＲＡＳアク
セスタイムと／ＣＡＳアクセスタイムの値としてそれぞ
れの高温Ｈｏｔ時における値を用いることとなる。従っ
て、ＤＲＡＭを含む装置の高速化を考えた場合、回路動
作が高温Ｈｏｔ時、常温Ｒｏｏｍ時及び低温Ｃｏｏｌ時
に同じ動作をするとアクセスタイムは高温Ｈｏｔ時に合
わせて装置を構成することとなり常温Ｒｏｏｍ時及び低
温Ｃｏｏｌ時の動作が遅くなるという問題点があった。

【０００９】この発明は上記のような問題点を解消する
ためになされたもので、ＤＲＡＭの動作時の温度に合わ
せて、余分なリフレッシュによる無駄な電力消費を防止
するために各温度においてＤＲＡＭを最適に動作させる
とができるＤＲＡＭコントロール回路を得ることを目的
としている。

【００１０】また、半導体装置の温度に合わせて、半導
体装置の動作を高速化するために各温度において半導体
装置を最適に動作させるとができる半導体装置のコント
ロール回路を得ることを目的としている。

【００１１】

【課題を解決するための手段】第１の発明に係るＤＲＡ
Ｍコントロール回路は、ＤＲＡＭのリフレッシュを制御
するＤＲＡＭコントロール回路であって、前記ＤＲＡＭ
の周囲の温度を検出する温度検出回路と、前記温度検出
回路に接続し、前記温度検出回路の検出結果に基づいて
リフレッシュの間隔を変化させる手段とを備えて構成さ
れている。

【００１２】また、第２の発明に係る半導体装置のコン
トロール回路は、半導体装置の周囲の温度を検出する温
度検出回路と、前記温度検出回路に接続し、前記温度検
出回路の検出結果に基づいて前記半導体装置の動作タイ
ミングを制御する制御手段とを備えて構成されている。

【００１３】

【作用】第１の発明における温度検出回路は、ＤＲＡＭ
の温度を検出して、その検出結果をリフレッシュの間隔
を変化させる手段に対して出力する。前記手段は、前記
温度検出回路の検出結果に基づいて、その温度における
前記ＤＲＡＭのリフレッシュ・サイクル時間に合わせて
リフレッシュの間隔を変化させる。従って、従来のよう
に最もリフレッシュ時間に関する特性の悪い温度におけ
る最も短いリフレッシュの間隔に固定することによる余
分なリフレッシュを行うことを防止することができる。

【００１４】また、第２の発明における温度検出回路
は、半導体装置の周囲の温度を検出して、その検出結果
を制御手段に対して出力する。前記制御手段は、前記温
度検出回路の検出結果に基づいて前記半導体装置の動作
タイミングを制御する。従って、例えば半導体装置がＤ
ＲＡＭである場合、その温度における前記ＤＲＡＭのア
クセスタイムに合わせて、少なくともロウアドレススト
ローブ信号若しくはカラムアドレスストローブ信号の発
生タイミングのうち一方を変化させることができる。こ
のことにより、温度によって変化する前記ＤＲＡＭのア
クセスタイムに適した動作タイミングの制御が行え、温
度変化による前記ＤＲＡＭの動作タイミングのズレを補
償して前記半導体装置の高速動作を可能にする。

【００１５】

【実施例】以下、この発明の一実施例について図１乃至
図４を用いて説明する。図１はこの発明の一実施例によ
るＤＲＡＭコントロール回路を示すブロック図である。
図において、１はＤＲＡＭの温度を検出する温度検出回
路、２は温度検出回路１に接続し、温度検出回路１が検
出したＤＲＡＭの温度を伝達する信号Ｓ_H ，Ｓ_R ，Ｓ_C
を入力して、それぞれのＤＲＡＭの温度に適したリフレ
ッシュの間隔を設定してリフレッシュリクエスト信号を
出力するリフレッシュ・タイマ部、３はアービタ部、４
はリフレッシュ・タイマ部２から出力されたリフレッシ
ュリクエスト信号に基づいてＤＲＡＭ５が要求するタイ
ミングを満たすローアドレスストローブ信号／ＲＡＳや
カラムアドレスストローブ信号／ＣＡＳ等を出力するタ
イミング・ジェネレータ部である。図に示していないア
ドレス・マルチ・プレクス部等は図７に示した従来のＤ
ＲＡＭコントロール回路２０と同一の構成である。

【００１６】図２は、図１に示したリフレッシュ・タイ
マ部２が各温度において出力するリフレッシュリクエス
ト信号を示す図である。温度検出回路１により装置が高
温、常温または低温のいずれの状態にあるかを検出し、
各温度でのＤＲＡＭ５のリフレッシュ・サイクル時間に
見合ったリフレッシュの間隔をリフレッシュ・タイマ部
２に設定する。すなわち、図２に示すように装置温度Ｔ
ａが高温Ｈｏｔより常温Ｒｏｏｍ、常温Ｒｏｏｍより低
温Ｃｏｏｌの方がよりリフレッシュの間隔を長くするよ
うに、リフレッシュ・タイマ部２を設定する。このこと
により、常温Ｒｏｏｍ時及び低温Ｃｏｏｌ時には余分な
リフレッシュを行う必要がなく、従来に比べて消費電力
を削減することができる。リフレッシュ・タイマ部２の
各温度におけるリフレッシュの間隔の設定方法として
は、図１０に示すように、例えばリフレッシュ・タイマ
部２が基準クロックをカウンタ４１〜４３により分周し
てリフレッシュリクエスト信号を発生している場合、カ
ウンタ４１〜４３で異なるカウント数により複数のリフ
レッシュリクエスト信号を発生してセレクタ４４に入力
し、温度検出回路１より出力された信号Ｓ_H ，Ｓ_R ，Ｓ
_C に基づいてセレクタ４４を切り替えることにより、所
望のリフレッシュの間隔を有するリフレッシュリクエス
ト信号を出力することができる。

【００１７】図３は、図１に示した温度検出回路のブロ
ック図である。図において、５は定電圧源、６は定電圧
源５に接続した抵抗、７は抵抗６の一方端に接続した定
電流源、８は抵抗６と定電流源７の接続点の電圧と設定
電圧Ｖ_Coolとを比較して該接続点の電圧が設定電圧Ｖ
_Coolより高ければ“Ｈ”を出力するコンパレータ、９は
前記接続点の電圧と設定電圧Ｖ_Roomとを比較して該接続
点の電圧が設定電圧Ｖ_Roomより高ければ“Ｈ”を出力す
るコンパレータ、１０は前記接続点の電圧と設定電圧Ｖ
_Hot とを比較して該接続点の電圧が設定電圧Ｖ_Hot より
高ければ“Ｈ”を出力するコンパレータである。

【００１８】図３（ａ）の定電流源７は、図３（ｂ）及
び図３（ｃ）に示すトランジスタ１３あるいはダイオー
ド１２などの能動素子を用いて構成する。図３（ｂ）の
トランジスタ１３は、Ｐ型ＭＯＳトランジスタあるいは
Ｎ型ＭＯＳトランジスタであり、Ｐ型ＭＯＳトランジス
タの場合には抵抗６の一方端にソースを接続し、ドレイ
ンを接地してゲートをドレインに接続する。また、Ｎ型
ＭＯＳトランジスタの場合には抵抗６の一方端にドレイ
ンを接続し、ソースを接地してゲートをドレインに接続
する。図３（ｃ）に示したダイオード１２の場合には、
アノードを抵抗６の一方端に接続し、カソードを接地し
て順方向に接続する。そして、トランジスタあるいはダ
イオードなどの能動素子に流れる電流の温度特性（図３
（ｂ）に示したトランジスタ１３では低温→常温→高温
の順に流れる電流が減少し、図３（ｃ）に示したダイオ
ード１２では高温→常温→低温の順に流れる電流が減少
する。）を用いて、装置の温度Ｔａが高温Ｈｏｔ、常温
Ｒｏｏｍまたは低温Ｃｏｏｌのいずれの状態かを検出す
ることができる。図４は図３（ｂ）のトランジスタ１３
の電圧‐電流特性の温度依存性を示す図である。なお、
検出しなければならないのはＤＲＡＭ５の温度である
が、通常、ＤＲＡＭコントロール回路とＤＲＡＭは、各
々別のデバイスとして形成されても同一基板上に構成さ
れるなど、ほぼ同一温度となっているため、定電流源７
等の温度検出部分をＤＲＡＭ内に設ける必要はない。し
かし、ＤＲＡＭコントロール回路とＤＲＡＭの温度が異
なる場合、温度検出部分をＤＲＡＭ内に設けるか、また
は、温度検出部分をＤＲＡＭ内に設けないときには、温
度検出回路１で温度差を補正してもよい。

【００１９】次に、この発明の他の実施例について図５
及び図６を用いて説明する。図５はこの発明の他の実施
例による半導体装置のコントロール回路の一例としての
ＤＲＡＭコントロール回路を示すブロック図である。図
において、１６はＤＲＡＭの温度を検出する温度検出回
路、１４は温度検出回路１６に接続し、温度検出回路１
６が検出した装置温度を伝達する信号Ｓ_H ，Ｓ_R ，Ｓ_C
を入力して、それぞれの装置温度に適したタイミング
で、かつＤＲＡＭ１５が要求するタイミングを満たすロ
ーアドレスストローブ信号／ＲＡＳとカラムアドレスス
トローブ信号／ＣＡＳ等を出力するタイミング・ジェネ
レータ部である。１５はＤＲＡＭを示す。図に示してい
ないアドレス・マルチ・プレクス部等は図７に示した従
来のＤＲＡＭコントロール回路２０と同一の構成であ
る。また、温度検出回路１６は、図１に示した温度検出
回路１と同様の構成を有する。

【００２０】図６は、リードアクセス時における図５の
ＤＲＡＭコントロール回路及びＤＲＡＭの動作を示すタ
イミング図である。図６には、／ＲＡＳアクセスタイム
より／ＣＡＳアクセスタイムの方が遅く、出力データの
確定が／ＣＡＳアクセスタイムで決まる場合を示してい
る。図６に示すように、データ出力を各温度において一
定にするためには、ＤＲＡＭ１５の温度が高温になるほ
ど／ＣＡＳアクセスタイムが長くなるため、高温になる
ほどカラムアドレスストローブ信号／ＣＡＳの立ち下が
りを早めることが必要になる。図５に示す温度検出回路
１６により検出されたＤＲＡＭ１５の温度に基づいて装
置温度が高くなるほどリードアクセス時におけるカラム
アドレスストローブ信号／ＣＡＳの立ち下がりのタイミ
ングを早くするようにタイミング・ジェネレータ部１４
を設定する。このように、リードアクセス時における高
温時のＤＲＡＭ１５のデータ確定時を従来に比べて早め
ることができ、ＤＲＡＭ１５を含む装置の高速化を図る
ことができる。

【００２１】図１１は図５に示したタイミング・ジェネ
レータ部１４の構成の一部を示すブロック図である。図
において、５０は基準クロックを入力して３ビットの信
号を出力するカウンタ、５１は温度検出回路１６からの
信号Ｓ_H ，Ｓ_R ，Ｓ_C を入力して、信号Ｓ_H ，Ｓ_R ，Ｓ
_C に基づいてカウンタから入力する３ビットの信号によ
り規定される種々の発生タイミングを選択することによ
り、検出した温度に応じてタイミングを変化させたロウ
アドレスストローブ信号／ＲＡＳとカラムアドレススト
ローブ信号／ＣＡＳを出力するランダムロジックであ
る。

【００２２】なお、上記各実施例において、温度検出回
路の温度検出ポイントを高温（Ｈｏｔ）、常温（Ｒｏｏ
ｍ）及び低温（Ｃｏｏｌ）の３ポイントにしたが、温度
を検出するポイントを増やすことにより更に精度の高い
ＤＲＡＭコントロール回路を作成することができる。

【００２３】また、上記実施例では、半導体装置の例と
してＤＲＡＭを示したが、この発明の適用される半導体
装置は、その半導体装置の動作タイミングを制御する回
路を有しており、前記コントロール回路からの信号に応
答して動作するとき、温度によって動作速度が変化する
半導体装置であればよく、上記実施例と同様の効果を奏
する。

【００２４】

【発明の効果】以上のように、請求項１に係るＤＲＡＭ
コントロール回路によれば、ＤＲＡＭの周囲の温度を検
出する温度検出回路と、前記温度検出回路に接続し、前
記温度検出回路の検出結果に基づいてリフレッシュの間
隔を変化させる手段とを備えて構成したので、前記ＤＲ
ＡＭの温度領域における最も短いリフレッシュの間隔に
固定することによる余分なリフレッシュを行うことを防
止することができ、従来に比べて消費電力を削減するこ
とができるという効果がある。

【００２５】また、請求項２に係る半導体装置のコント
ロール回路によれば、半導体装置の周囲の温度を検出す
る温度検出回路と、前記温度検出回路に接続し、前記温
度検出回路の検出結果に基づいて前記半導体装置の動作
タイミングを制御する制御手段とを備えて構成したの
で、前記半導体装置が例えばＤＲＡＭの場合、前記ＤＲ
ＡＭの周囲の温度に応じて少なくともロウアドレススト
ローブ信号若しくはカラムアドレスストローブ信号の発
生タイミングのうち一方を変化させて、温度によって変
化する前記ＤＲＡＭのアクセスタイムに適した制御を行
い、温度変化による前記ＤＲＡＭの動作タイミングのズ
レを補償して前記ＤＲＡＭの高速動作を可能にすること
ができるという効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるＤＲＡＭコントロー
ル回路の構成の一部分を示すブロック図である。

【図２】図１に示したリフレッシュ・タイマ部の出力信
号を示す波形図である。

【図３】図１に示した温度検出回路の構成を示す回路図
である。

【図４】図３に示したトランジスタの動作を示す電圧‐
電流特性図である。

【図５】この発明の他の実施例によるＤＲＡＭコントロ
ール回路の構成の一部分を示すブロック図である。

【図６】図５に示したＤＲＡＭコントロール回路の動作
を示すタイミング波形図である。

【図７】従来のＤＲＡＭコントロール回路の構成を示す
ブロック図である。

【図８】図７に示したリフレッシュ・タイマ部の出力信
号を示す波形図である。

【図９】図７に示したタイミング・ジェネレータ部の動
作を示すタイミング波形図である。

【図１０】図１に示したリフレッシュ・タイマ部の構成
を示すブロック図である。

【図１１】図５に示したタイミング・ジェネレータ部の
構成の一部を示すブロック図である。

【符号の説明】

１ 温度検出回路 ２ リフレッシュ・タイマ部 ３ アービタ部 ４ タイミング・ジェネレータ部 ５ ＤＲＡＭ １４ タイミング・ジェネレータ部 １５ ＤＲＡＭ １６ 温度検出回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＤＲＡＭのリフレッシュを制御するＤＲ
   ＡＭコントロール回路において、 前記ＤＲＡＭの周囲の温度を検出する温度検出回路と、 前記温度検出回路に接続し、前記温度検出回路の検出結
   果に基づいてリフレッシュの間隔を変化させる手段と、
   を備えたＤＲＡＭコントロール回路。
2. 【請求項２】 半導体装置の周囲の温度を検出する温度
   検出回路と、 前記温度検出回路に接続し、前記温度検出回路の検出結
   果に基づいて前記半導体装置の動作タイミングを制御す
   る制御手段と、を備えた半導体装置のコントロール回
   路。