KR100533990B1 - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR100533990B1 KR100533990B1 KR10-2001-0078651A KR20010078651A KR100533990B1 KR 100533990 B1 KR100533990 B1 KR 100533990B1 KR 20010078651 A KR20010078651 A KR 20010078651A KR 100533990 B1 KR100533990 B1 KR 100533990B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- ras
- signal generator
- inverter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Abstract
Description
Claims (6)
- 입력되는 기준신호에 따라 라스신호를 인에이블시키고, 프리차지구간 신호발생기에서 피드백되는 신호에 따라 상기 라스신호를 디스에이블시키는 라스신호발생기;상기 라스신호가 인에이블될 때 동작하며, 상기 기준신호를 입력 및 버퍼링하여 동작하며 온도가 상온보다 낮을 때 활성화 신호를 출력하는 온도계회로; 및상기 온도계회로의 출력신호 및 상기 라스신호 발생기에서 출력되는 상기 라스신호에 응답하여, 상기 동작온도가 상온보다 낮은 경우 상기 피드백 되는 신호의 활성화 시점을 지연시켜 상기 라스신호발생기로 출력하는 상기 프리차지구간 신호발생기를 구비하는 반도체 장치.
- 제 1 항에 있어서,상기 온도계회로는,온도의 영향에 따라 지연시간이 크게 변하는 제1 버퍼링수단;온도의 영향에 따라 지연시간이 상기 제1 버퍼링수단보다는 적게 변하는 제2 버퍼링수단; 및상기 라스신호에 따라 인에이블 되고, 상기 제1, 2 버퍼링 수단에서 출력되는 신호의 차이를 인지하여 출력하는 출력수단을 구비하는 것을 특징으로 하는 반도체 장치.
- 제 2 항에 있어서,상기 제1 버퍼링수단은,직렬연결된 다수의 인버터로 구성되는 것을 특징으로 하는 반도체 장치.
- 제 3 항에 있어서,상기 제2 버퍼링수단은,직렬연결된 다수개의 인버터로 구성된 인버터단;상기 다수개의 인버터 각각의 출력과 전원전압 또는 접지전원을 연결하며, 다음단 인버터의 출력을 게이트로 입력받는 다수개의 모스 트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치.
- 제 4 항에 있어서,상기 온도계회로의 출력수단은,일측입력으로 상기 제1 버퍼링부의 출력신호 및 상기 제2 버퍼링부의 출력신호를 각각 입력받고, 타측입력은 각각의 출력이 커로스 커플로 입력되어 래치를 구성하는 제1,2 낸드게이트;상기 제1 낸드게이트의 출력을 반전시키는 제1 인버터;상기 제1 인버터의 출력 및 반전된 상기 라스신호를 입력받는 2입력 노어게이트;상기 노어게이트의 출력을 입력받아 래치를 구성하는 두개의 제3,4 인버터;상기 제3, 4 인버터의 출력을 반전하여 프리차지구간 신호발생기로 출력하는 재5 인버터를 구비하는 것을 특징으로 하는 반도체 장치.
- 제 5 항에 있어서,상기 프리차지구간 신호발생기는상기 라스신호를 입력받아 일정시간 지연시키는 제1 지연기;상기 제1 지연기의 출력을 반전시켜 출력하는 제6 인버터;반전된 상기 온도계회로의 출력신호 및 상기 제6 인버터의 출력을 입력받아 출력하는 제3 낸드게이트;상기 제3 낸드게이트의 출력을 일정시간 지연시키는 제2 지연기;상기 제2 지연기 및 상기 제3 낸드게이트의 출력을 입력받는 제4 낸드게이트;상기 제4 낸드게이트의 출력 및 상기 제6 인버터의 출력을 입력받아 상기 라스 신호발생기로 피드백되는 신호를 출력하는 제2 노어게이트를 구비하는 것을 특징으로 하는 반도체 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0078651A KR100533990B1 (ko) | 2001-12-12 | 2001-12-12 | 반도체 장치 |
US10/317,544 US6735137B2 (en) | 2001-12-12 | 2002-12-12 | Semiconductor memory device employing temperature detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0078651A KR100533990B1 (ko) | 2001-12-12 | 2001-12-12 | 반도체 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030048677A KR20030048677A (ko) | 2003-06-25 |
KR100533990B1 true KR100533990B1 (ko) | 2005-12-08 |
Family
ID=29574541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0078651A KR100533990B1 (ko) | 2001-12-12 | 2001-12-12 | 반도체 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100533990B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757935B1 (ko) * | 2006-09-13 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 프리 차지 회로 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05189964A (ja) * | 1992-01-16 | 1993-07-30 | Mitsubishi Electric Corp | Dramコントロール回路及び半導体装置のコントロール回路 |
JPH0969285A (ja) * | 1995-08-31 | 1997-03-11 | Fujitsu Ltd | 同期型半導体装置 |
JPH10125056A (ja) * | 1996-10-18 | 1998-05-15 | Seiko Epson Corp | 半導体記憶装置 |
KR19990006103A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 온도 적응형 신호지연 보상장치 |
KR100200723B1 (ko) * | 1996-08-21 | 1999-06-15 | 윤종용 | 온도 감지기를 구비한 전압 제어 오실레이터 |
KR19990048860A (ko) * | 1997-12-11 | 1999-07-05 | 김영환 | 반도체 메모리 소자의 온도 감지 회로 |
KR20000001906U (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 리프레쉬 제어장치 |
KR20030034468A (ko) * | 2001-10-23 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 소자용 온도 검출 회로 |
-
2001
- 2001-12-12 KR KR10-2001-0078651A patent/KR100533990B1/ko active IP Right Grant
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05189964A (ja) * | 1992-01-16 | 1993-07-30 | Mitsubishi Electric Corp | Dramコントロール回路及び半導体装置のコントロール回路 |
JPH0969285A (ja) * | 1995-08-31 | 1997-03-11 | Fujitsu Ltd | 同期型半導体装置 |
KR100200723B1 (ko) * | 1996-08-21 | 1999-06-15 | 윤종용 | 온도 감지기를 구비한 전압 제어 오실레이터 |
JPH10125056A (ja) * | 1996-10-18 | 1998-05-15 | Seiko Epson Corp | 半導体記憶装置 |
KR19990006103A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 온도 적응형 신호지연 보상장치 |
KR19990048860A (ko) * | 1997-12-11 | 1999-07-05 | 김영환 | 반도체 메모리 소자의 온도 감지 회로 |
KR20000001906U (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 리프레쉬 제어장치 |
KR20030034468A (ko) * | 2001-10-23 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 소자용 온도 검출 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR20030048677A (ko) | 2003-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100757926B1 (ko) | 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법 | |
US7319361B2 (en) | Internal voltage generation circuit of a semiconductor device | |
US8559254B2 (en) | Precharging circuit and semiconductor memory device including the same | |
US8804446B2 (en) | Semiconductor device having equalizing circuit equalizing pair of bit lines | |
KR100965773B1 (ko) | 메모리소자의 센스앰프제어회로 및 그 제어방법 | |
KR20130072869A (ko) | 프리차지 회로 및 비휘발성 메모리 장치 | |
US8278989B2 (en) | Semiconductor device including analog circuit and digital circuit | |
US6542426B2 (en) | Cell data protection circuit in semiconductor memory device and method of driving refresh mode | |
US11335385B2 (en) | Apparatuses including temperature-based threshold voltage compensated sense amplifiers and methods for compensating same | |
US5031150A (en) | Control circuit for a semiconductor memory device and semiconductor memory system | |
US9478265B2 (en) | Semiconductor memory device | |
KR20150017574A (ko) | 센스앰프 구동 장치 및 이를 포함하는 반도체 장치 | |
US7499350B2 (en) | Sense amplifier enable signal generator for semiconductor memory device | |
KR100780633B1 (ko) | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 | |
KR100533990B1 (ko) | 반도체 장치 | |
KR20160148346A (ko) | 센스앰프 구동 장치 및 이를 포함하는 반도체 장치 | |
US7447097B2 (en) | TRAS adjusting circuit for self-refresh mode in a semiconductor device | |
KR100909625B1 (ko) | 어드레스 동기 회로 | |
KR100802075B1 (ko) | 반도체 메모리 장치 | |
US20080080273A1 (en) | Over-drive control signal generator for use in semiconductor memory device | |
KR20140060684A (ko) | 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로 | |
US8867291B2 (en) | Semiconductor apparatus | |
US8149636B2 (en) | Semiconductor memory device with pulse width determination | |
KR20110002303A (ko) | 반도체 메모리 장치 및 그 구동 방법 | |
US7888992B2 (en) | Circuit and method for controlling internal voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131023 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151020 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161024 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171025 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20181022 Year of fee payment: 14 |