KR100533990B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100533990B1
KR100533990B1 KR10-2001-0078651A KR20010078651A KR100533990B1 KR 100533990 B1 KR100533990 B1 KR 100533990B1 KR 20010078651 A KR20010078651 A KR 20010078651A KR 100533990 B1 KR100533990 B1 KR 100533990B1
Authority
KR
South Korea
Prior art keywords
signal
output
ras
signal generator
inverter
Prior art date
Application number
KR10-2001-0078651A
Other languages
English (en)
Other versions
KR20030048677A (ko
Inventor
양선석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0078651A priority Critical patent/KR100533990B1/ko
Priority to US10/317,544 priority patent/US6735137B2/en
Publication of KR20030048677A publication Critical patent/KR20030048677A/ko
Application granted granted Critical
Publication of KR100533990B1 publication Critical patent/KR100533990B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/18Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626Temperature related aspects of refresh operations
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

본 발명은 온도 변환에 따른 동작상의 특성을 개선시킨 메모리 장치를 제공하기 위한 것으로, 본 발명의 일 측면에 따르면, 입력되는 기준신호에 따라 라스신호를 인에이블시키고, 프리차지구간 신호발생기에서 피드백되는 신호에 따라 상기 라스신호를 디스에이블시키는 라스신호발생기; 상기 라스신호가 인에이블될 때 동작하며, 상기 기준신호를 입력 및 버퍼링하여 동작하며 온도가 상온보다 낮을 때 활성화 신호를 출력하는 온도계회로; 및 상기 온도계회로의 출력신호 및 상기 라스신호 발생기에서 출력되는 상기 라스신호에 응답하여, 상기 동작온도가 상온보다 낮은 경우 상기 피드백 되는 신호의 활성화 시점을 지연시켜 상기 라스신호발생기로 출력하는 상기 프리차지구간 신호발생기를 구비하는 반도체 장치가 제공된다.

Description

반도체 장치{Seimiconductor device}
본 발명은 메모리 장치의 리프레쉬 동작에서 라스인에이블 신호를 일정시간 유지시켜주는 라스인에이블 보장회로에 관한 것으로, 특히 온도변화에 따른 동작상의 특성을 개선시킨 라스인에이블 보장회로에 관한 것이다.
일반적으로, 반도체 메모리의 일종인 디램(dynamic random access memory)는 스위칭 소자인 모스 트랜지스터와 저장수단인 커패시터를 사용하여 빠른 시간내에 데이터를 저장 및 출력할 수 있는 장점이 있으나, 커패시터의 자연방전에 의해 데이터가 유지되지 않기 때문에, 일정한 주기로 저장된 데이터를 재충전하는 셀프 리프레시(self refresh) 동작을 수행해야 한다.
따라서, 디램(DRAM)등과 같은 반도체 메모리 소자는 메모리 셀에 저장되어 있는 데이터를 안정적으로 유지시키기 위해 주기적으로 또는 비주기적으로 셀프 리프레쉬(self refresh) 또는 자동 리프레쉬(auto refresh) 명령에 의해 데이터를 리프레쉬하게 된다.
이 때에 자동리프레쉬나 셀프리프레쉬 명령 커팬드가 입력되었을 때 동작은 소정의 시간동안 라스인에블신호를 출력하고, 이후 프리차지 동작이 스팩에 정해진 시간 안에 끝내야 한다. 이런 리프레쉬 동작에서 라스인에이블 신호의 인에이블 시간은 회로 내부 딜레이에 의하여 결정되는데, 라스신호발생기에서 딜레이의 출력신호를 피드백받아 라스인에이블 신호를 디스에이블 시키고, 이후 나머지 시간이 프리차지시간으로 정해진다.
도1은 종래 기술에 의한 메모리 장치의 리프레쉬 동작에서 로우액티브 보장회로도이다.
도1을 참조하여 살펴보면, 기준신호(ref)를 입력받아 라스신호(ras)를 출력하는 라스 신호발생기(10)와, 라스신호(ras)를 입력받아 라스신호 발생기(10)로 피드백 되는 피드백신호(rpc)를 출력하는 프리차지구간 신호발생기(20)로 구성된다.
도2는 도1의 로우액티브 보장회로도의 동작파형도이다.
도1 내지 도2를 참조하여 종래의 로우액티브 보장회로의 동작을 설명한다.
먼저, 라스 신호발생기(10)는 입력되는 기준신호(ref)에 따라 라스인에이블 구간동안(tRAS) 하이로 되고 이후 프리차지 구간(tRP)동안 로우를 출력되는 라스신호(ras)를 출력한다.
이후에 프리차치구간 신호발생기(20)은 라스신호(ras)가 로우에서 하이로의 변화를 감지하여, 라스신호(ras)가 하이에서 로우로 되도록 라스 신호발생기(10)로 피드백신호(rpc)를 출력한다. 라스 신호발생기(10)는 피드백신호(rpc)에 의해 라스신호(ras)를 하이에서 로우로 변화시키고, 라스신호(ras)가 로우로 된 기간동안 프리차지 동작이 수행된다.
그런데, 반도체 소자가 동작하는데 있어서, 주변 온도에 의해 셀을 리프레쉬 하는 동작이 시간 차이가 난다. 현재의 미세공정으로 가면서 공정상의 문제로 인해 동작온도가 낮아지게 되면, 비트라인 센스앰프(BLSA)에 있는 콘택의 저항이 증가하게 되고, 이로 인해 비트라인 센스앰프의 센싱 동작이 길어지는 현상이 발생하게 된다.
한편, 리프레쉬 상황일 때 센싱시간을 결정하는 프리차지 구간 신호발생기(20)의 딜레이시간의 동작 속도는 오히려 빨라지게 되어, 라스인에이블 구간(tRAS)의 보장 시간은 더욱 줄어들게 된다. 이는 결과적으로 센싱 시간을 충분히 확보하지 못하고 프리차지 되는 현상이 발생하게 되어 반도체 소자의 동작상의 안정성에 문제를 발생시킨다.
본 발명은 온도 변환에 따른 동작상의 특성을 개선시킨 반도체 장치를 제공함을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 입력되는 기준신호에 따라 라스신호를 인에이블시키고, 프리차지구간 신호발생기에서 피드백되는 신호에 따라 상기 라스신호를 디스에이블시키는 라스신호발생기; 상기 라스신호가 인에이블될 때 동작하며, 상기 기준신호를 입력 및 버퍼링하여 동작하며 온도가 상온보다 낮을 때 활성화 신호를 출력하는 온도계회로; 및 상기 온도계회로의 출력신호 및 상기 라스신호 발생기에서 출력되는 상기 라스신호에 응답하여, 상기 동작온도가 상온보다 낮은 경우 상기 피드백 되는 신호의 활성화 시점을 지연시켜 상기 라스신호발생기로 출력하는 상기 프리차지구간 신호발생기를 구비하는 반도체 장치가 제공된다.
본 발명은 메모리 장치에서 온도변화에 따라 라스 인에이블신호가 인에이블되어 있는 구간이 변화되는 것을, 온도의 영향에 간섭받지 않고 라스 인에이블신호의 인에이블 구간을 충분히 보장할 수 있는 라스인에이블 보장회로에 관한 것으로, 종래의 라스인에이블 보장회로에서 온도변화를 감지할 수 있는 온도계회로 및 온도계회로의 출력에 따라 지연시간을 조정할 수 있는 지연회로부를 추가로 구비한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도3은 본발명의 바람직한 일실시예에 따른 라스인에이블 보장회로도이다.
도3을 참조하여 살펴보면, 기준신호(ref)를 입력받아 라스신호(ras)를 출력하는 라스 신호발생기(100)와, 라스신호(ras)를 입력받아 라스신호 발생기(100)로 피드백 되는 피드백신호(rpc)를 출력하는 프리차지구간 신호발생기(300)와, 라스 신호발생기(100)에 출력되는 라스신호(ras)와 기준신호(ref)를 입력받아 프리치지구간 신호발생기(300)로 동작온도의 영향에 따라 신호(out)를 출력하는 온도계회로(200)로 구성된다.
도4는 도3의 온도계 회로부(200)를 나타내는 회로도이다.
도4를 참조하여 살펴보면, 온도계 회로부(200)는 기준신호(ref)를 입력받아 버퍼링하여 출력하며 온도의 영향에 따라 딜레이값이 크게 증가되는 제1 버퍼링(210)부와, 기준신호(ref)를 입력받아 버퍼링하며, 온도의 영향에 따라 딜레이값이 적게 증가되는 제2 버퍼링부(220)와, 라스신호(ras) 및제1,2 버퍼링부(210, 220)의 출력을 입력받아 프리차지구간 신호발생기(300)으로 신호(out)를 출력하는 출력부(230)로 구성된다.
제1 버퍼링부(210)은 직렬연결된 다수개의 인버터(I1,I2,,,I10)로 구성되고, 제2 버퍼링부(220)은 직렬연결된 다수개의 인버터(I11,I12,,,I22) 및 각각의 인버터의 출력과 전원전압(VDD) 또는 접전를 연결하며, 다음단의 인버터의 출력을 게이트로 입력받는 다수개의 모스 트랜지스터로 구성된다.
출력부(230)는 일측입력으로 제1 버퍼링부(210)의 출력신호(in1)와 제2 버퍼링부(220)의 출력신호(in2)를 각각 입력받고 타측입력은 각각의 출력이 커로스 커플 로 입력되어 래치를 구성하는 제1,2 낸드게이트(NAND1,NAND2)와 제1 낸드게이트의 출력을 반전시키는 인버터(I23)과 인버터(I23)의 출력 및 반전된 라스신호(ras)를 입력받는 2입력 노어게이트(NOR1)와, 노어게이트(NOR1)의 출력을입력받아 래치를 구성하는 두개의 인버터(I25,I26)와 인버터(I25)의 출력을 반전하여 출력하는 프리차지구간 신호발생기(300)로 출력하는 인버터(I27)로 구성된다.
도5은 프리차지구간 신호 발생부에 구비되며, 본 발명에의 의해 추가되는 지연기의 회로도를 나타내는 도면이다.
도5를 참조하여 살펴보면, 프리차지구간 신호발생기(300)는 라스신호(ras)를 입력받아 일정시간 지연시키는 제1 지연기(310)와 제1 지연기(310)의 출력을 반전시켜 출력하는 인버터(IN1)와, 온도계회로의 출력신호(out) 및 인버터(IN1)의 출력을 입력받아 출력하는 2입력 제3 낸드게이트(NAND3)와, 낸드게이트(NAND3)의 출력을 일정시간 지연시키는 제2 지연기(320)와, 제2 지연기(320) 및 제3 낸드게이트(NAND3)의 출력을 입력받는 2입력 제4 낸드게이트(NAND4)와, 제4 낸드게이트(NAND4)의 출력 및 인버터(IN1)의 출력을 입력받아 라스 신호발생기(100)로 피드백되는 신호(rpc)를 출력하는 2입력 제2 노어게이트(NOR1)를 포함하여 구성된다.
도6는 본발명에 의한 라스인에이블 보장회로의 동작파형도이다.
이하 도3 내지 도6을 참조하여 본 발명에 의한 라스인에이블 보장회로의 동작을 설명한다.
먼저, 라스신호발생기(100)에서 기준전압(ref)에 따라 라스신호(ras)를 하이로 인에이블시켜 출력하고, 프리차지구간 신호발생기(300)에서는 인에이블된 라스신호(ras)를 로우(Row) 액티브되는 일정시간동안 지연시킨 다음 라스신호발생기로 신호(rpc)를 피드백 출력한다. 라스신호발생기(100)는 피드백되어 입력되는 신호(rpc)에 따라 라스신호(ras)를 로우로 디스에이블시켜 출력하고, 이 때부터 프리차지 구간이 된다. 이후에 다시 라스신호발생기(100)는 외부의 기준신호(ref)에 따라 라스신호(ras)를 하이로 인에이블시켜 출력하게 된다.
전술한 바와 같이, 자동리프레쉬 또는 셀프리프레쉬 동작에서는 프리차지 커맨드가 따로 입력되지 않기 때문에 센스앰프가 센싱하는 데 필요한 시간만큼 내부 딜레이 이후에 자동으로 프리차지 되도록 설계되어 있다. 그러나 센스앰프의 센싱시간은 온도의 영향을 받게 되는데 센스앰프는 컨택저항 때문에 낮은 온도에서는 동작시간이 증가한다. 예를 들어, 회로 동작시의 온도가 상온(예컨대 25℃)보다 낮아지게 되면(예컨대 -10℃), 전술한 바와 같이 비트라인 센스앰프의 컨택저항의 증가로 센스 앰프의 센싱시간이 증가되게 되는 것이다. 따라서 보다 충분하게 센스 앰프가 센싱할 수 있는 시간이 필요하다.
온도변화를 감지하여 낮은 온도일 때 센싱에 필요한 시간을 보장해 주기 위해서 온도변화에 따라 지연시간이 추가되도록, 온도계회로(300) 및 프리차지 구간 신호 발생기 내부에 온도계회로의 출력에 따라 지연을 추가로 더 시킬 수 있는 회로를 라스 인에이블 보장회로에 추가하였다.
계속해서 라스 인에이블 보장회로의 동작을 살펴보면, 온도가 상온(예컨대 25℃)보다 낮아지게 되면(예컨대 -10℃), 온도계 회로(200)에서 이를 감지하여 신호(out)를 출력하고 이 신호(out)에 따라 프리차지 구간 신호 발생기(300)에서 라스신호(ras)를 상온에서 보다 지연시간을 추가하여 라스신호발생기(100)로 피드백시킨다. 이에 따라 낮은 온도(-10℃)에서는 라스신호(ras)가 상온보다 오랫동안 인에이블 되어 센스앰프의 센싱 시간을 충분히 확보할 수 있게 되는 것이다. 이 동작에 대해서 도6의 A와, B에 도시되어 있다.
또한, 온도계회로의 출력신호(out)는 온도가 높을 때(hot,예컨대 90℃) 나 평균온도일 때(Room Temperature, 예컨대 25℃)에는 하이로 되고, 낮은 온도에서는 로우로 되어 프리차지 구간 신호발생기의 지연기에 의해 지연된 신호(rpc)를 라스신호 발생기(100)로 출력시키는 신호이다.
온도계회로(200)는 온도가 낮아질 때 영향을 크게 받는 제1 버퍼링부(210)와, 온도의 낮아 질때 영향을 적게 받는 제2 버퍼링부(230)으로 구성되어 온도가 낮아질 때에는 출력부(230)에서 그 차이를 감지하여 출력신호(out)를 변화시키게 되는 것이다.
이상에서 설명한 본 발명은, 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명에 의해, 온도의 변화에 상관없이 반도체 소자가 안정적으로 동작할 수 있어 제품의 수율을 향상시킬 수 있다.
도1은 종래 기술에 의한 메모리 장치의 리프레쉬 동작에서 로우액티브 보장회로도.
도2는 도1의 라스인에이블 보장회로도의 동작파형도.
도3은 본발명의 바람직한 일실시예에 따른 라스인에블 보장회로도
도4는 도3의 온도계회로를 나타내는 회로도.
도5은 도3에서 프리차지구간 신호발생기에 구비되는 지연부를 나타내는 회로도.
도6는 본발명에 의한 라스인에이블 보장회로도의 동작파형도.
도7은 종래기술에 의한 라스인에이블 보장회로도의 시뮬레이션 파형도.
도8은 본발명에 의한 라스인에이블 보장회로도의 시뮬레이션 파형도.
* 도면의 주요부분에 대한 부호의 설명
100 : RAS 신호 발생기
200 : 온도계 회로부
300 : 프리차지구간 신호발생기

Claims (6)

  1. 입력되는 기준신호에 따라 라스신호를 인에이블시키고, 프리차지구간 신호발생기에서 피드백되는 신호에 따라 상기 라스신호를 디스에이블시키는 라스신호발생기;
    상기 라스신호가 인에이블될 때 동작하며, 상기 기준신호를 입력 및 버퍼링하여 동작하며 온도가 상온보다 낮을 때 활성화 신호를 출력하는 온도계회로; 및
    상기 온도계회로의 출력신호 및 상기 라스신호 발생기에서 출력되는 상기 라스신호에 응답하여, 상기 동작온도가 상온보다 낮은 경우 상기 피드백 되는 신호의 활성화 시점을 지연시켜 상기 라스신호발생기로 출력하는 상기 프리차지구간 신호발생기
    를 구비하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 온도계회로는,
    온도의 영향에 따라 지연시간이 크게 변하는 제1 버퍼링수단;
    온도의 영향에 따라 지연시간이 상기 제1 버퍼링수단보다는 적게 변하는 제2 버퍼링수단; 및
    상기 라스신호에 따라 인에이블 되고, 상기 제1, 2 버퍼링 수단에서 출력되는 신호의 차이를 인지하여 출력하는 출력수단을 구비하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제1 버퍼링수단은,
    직렬연결된 다수의 인버터로 구성되는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 제2 버퍼링수단은,
    직렬연결된 다수개의 인버터로 구성된 인버터단;
    상기 다수개의 인버터 각각의 출력과 전원전압 또는 접지전원을 연결하며, 다음단 인버터의 출력을 게이트로 입력받는 다수개의 모스 트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 온도계회로의 출력수단은,
    일측입력으로 상기 제1 버퍼링부의 출력신호 및 상기 제2 버퍼링부의 출력신호를 각각 입력받고, 타측입력은 각각의 출력이 커로스 커플로 입력되어 래치를 구성하는 제1,2 낸드게이트;
    상기 제1 낸드게이트의 출력을 반전시키는 제1 인버터;
    상기 제1 인버터의 출력 및 반전된 상기 라스신호를 입력받는 2입력 노어게이트;
    상기 노어게이트의 출력을 입력받아 래치를 구성하는 두개의 제3,4 인버터;
    상기 제3, 4 인버터의 출력을 반전하여 프리차지구간 신호발생기로 출력하는 재5 인버터를 구비하는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 프리차지구간 신호발생기는
    상기 라스신호를 입력받아 일정시간 지연시키는 제1 지연기;
    상기 제1 지연기의 출력을 반전시켜 출력하는 제6 인버터;
    반전된 상기 온도계회로의 출력신호 및 상기 제6 인버터의 출력을 입력받아 출력하는 제3 낸드게이트;
    상기 제3 낸드게이트의 출력을 일정시간 지연시키는 제2 지연기;
    상기 제2 지연기 및 상기 제3 낸드게이트의 출력을 입력받는 제4 낸드게이트;
    상기 제4 낸드게이트의 출력 및 상기 제6 인버터의 출력을 입력받아 상기 라스 신호발생기로 피드백되는 신호를 출력하는 제2 노어게이트를 구비하는 것을 특징으로 하는 반도체 장치.
KR10-2001-0078651A 2001-12-12 2001-12-12 반도체 장치 KR100533990B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0078651A KR100533990B1 (ko) 2001-12-12 2001-12-12 반도체 장치
US10/317,544 US6735137B2 (en) 2001-12-12 2002-12-12 Semiconductor memory device employing temperature detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0078651A KR100533990B1 (ko) 2001-12-12 2001-12-12 반도체 장치

Publications (2)

Publication Number Publication Date
KR20030048677A KR20030048677A (ko) 2003-06-25
KR100533990B1 true KR100533990B1 (ko) 2005-12-08

Family

ID=29574541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0078651A KR100533990B1 (ko) 2001-12-12 2001-12-12 반도체 장치

Country Status (1)

Country Link
KR (1) KR100533990B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757935B1 (ko) * 2006-09-13 2007-09-11 주식회사 하이닉스반도체 반도체 메모리 장치의 프리 차지 회로

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189964A (ja) * 1992-01-16 1993-07-30 Mitsubishi Electric Corp Dramコントロール回路及び半導体装置のコントロール回路
JPH0969285A (ja) * 1995-08-31 1997-03-11 Fujitsu Ltd 同期型半導体装置
JPH10125056A (ja) * 1996-10-18 1998-05-15 Seiko Epson Corp 半導体記憶装置
KR19990006103A (ko) * 1997-06-30 1999-01-25 김영환 온도 적응형 신호지연 보상장치
KR100200723B1 (ko) * 1996-08-21 1999-06-15 윤종용 온도 감지기를 구비한 전압 제어 오실레이터
KR19990048860A (ko) * 1997-12-11 1999-07-05 김영환 반도체 메모리 소자의 온도 감지 회로
KR20000001906U (ko) * 1998-06-30 2000-01-25 김영환 리프레쉬 제어장치
KR20030034468A (ko) * 2001-10-23 2003-05-09 주식회사 하이닉스반도체 반도체 소자용 온도 검출 회로

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189964A (ja) * 1992-01-16 1993-07-30 Mitsubishi Electric Corp Dramコントロール回路及び半導体装置のコントロール回路
JPH0969285A (ja) * 1995-08-31 1997-03-11 Fujitsu Ltd 同期型半導体装置
KR100200723B1 (ko) * 1996-08-21 1999-06-15 윤종용 온도 감지기를 구비한 전압 제어 오실레이터
JPH10125056A (ja) * 1996-10-18 1998-05-15 Seiko Epson Corp 半導体記憶装置
KR19990006103A (ko) * 1997-06-30 1999-01-25 김영환 온도 적응형 신호지연 보상장치
KR19990048860A (ko) * 1997-12-11 1999-07-05 김영환 반도체 메모리 소자의 온도 감지 회로
KR20000001906U (ko) * 1998-06-30 2000-01-25 김영환 리프레쉬 제어장치
KR20030034468A (ko) * 2001-10-23 2003-05-09 주식회사 하이닉스반도체 반도체 소자용 온도 검출 회로

Also Published As

Publication number Publication date
KR20030048677A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
KR100757926B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
US7319361B2 (en) Internal voltage generation circuit of a semiconductor device
US8559254B2 (en) Precharging circuit and semiconductor memory device including the same
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
KR100965773B1 (ko) 메모리소자의 센스앰프제어회로 및 그 제어방법
KR20130072869A (ko) 프리차지 회로 및 비휘발성 메모리 장치
US8278989B2 (en) Semiconductor device including analog circuit and digital circuit
US6542426B2 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
US11335385B2 (en) Apparatuses including temperature-based threshold voltage compensated sense amplifiers and methods for compensating same
US5031150A (en) Control circuit for a semiconductor memory device and semiconductor memory system
US9478265B2 (en) Semiconductor memory device
KR20150017574A (ko) 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
US7499350B2 (en) Sense amplifier enable signal generator for semiconductor memory device
KR100780633B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
KR100533990B1 (ko) 반도체 장치
KR20160148346A (ko) 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
US7447097B2 (en) TRAS adjusting circuit for self-refresh mode in a semiconductor device
KR100909625B1 (ko) 어드레스 동기 회로
KR100802075B1 (ko) 반도체 메모리 장치
US20080080273A1 (en) Over-drive control signal generator for use in semiconductor memory device
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로
US8867291B2 (en) Semiconductor apparatus
US8149636B2 (en) Semiconductor memory device with pulse width determination
KR20110002303A (ko) 반도체 메모리 장치 및 그 구동 방법
US7888992B2 (en) Circuit and method for controlling internal voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 14