KR20000001906U - 리프레쉬 제어장치 - Google Patents

Abstract

본 고안은 반도체 메모리소자의 리프레쉬 제어장치에 관한 것으로, 특히 내부명령 디코더로부터 리프레쉬 명령신호를 입력받아 내부 RAS신호를 발생시키는 RAS 발생수단과; 상기 리프레쉬 명령신호를 입력받아 리프레쉬 마진을 고려한 일정 딜레이 후, 상기 라스신호의 리프레쉬 제어신호를 발생시키는 리프레쉬 지연수단과; 공정·전압·온도 등의 변화에 따른 상기 리프레쉬 지연수단에서의 일정 딜레이의 증가 및 감소를 검출하는 검출수단과; 상기 검출수단의 출력신호에 따라 동작이 제어되어, 상기 리프레쉬 지연수단의 출력단에 추가 딜레이를 선택적으로 연결하여 리프레쉬주기를 제어하는 리프레쉬주기 제어수단을 구비하므로써, 공정/전압/온도(Process/Voltage/Temperature: 이하 ‘PVT’라 칭함)의 변화에 따라 바뀌는 리프레쉬신호가 항상 일정시간동안 인에이블되도록 제어하여 안정된 리프레쉬 마진을 확보한 리프레쉬 제어장치에 관한 것이다.

Description

리프레쉬 제어장치

본 고안은 반도체 메모리소자의 리프레쉬 제어장치에 관한 것으로, 보다 상세하게는 공정/전압/온도(Process/Voltage/Temperature: 이하 ‘PVT’라 칭함)의 변화에 따라 바뀌는 리프레쉬신호를 PVT감지기를 이용해 항상 일정한 시간동안 인에이블되도록 제어하여 안정된 리프레쉬 마진을 확보한 리프레쉬 제어장치에 관한 것이다.

일반적으로, 디램(dynamic random access memory:DRAM) 및 동기식 디램(synchronous DRAM) 등과 같은 동적 메모리소자는 고립된 셀 캐패시터(cell capacitor)에 전하의 형태로 데이타가 저장되는데, 상기 캐패시터가 완벽하지 않기 때문에 저장된 전하는 누전(leakage current)에 의해 외부로 소멸된다. 따라서, 데이타가 완전히 소멸되기 전에 저장된 데이타를 꺼내서 읽어보고 다시 써넣는 반복된 과정이 필요하며, 이를 ‘리프레쉬동작’이라 한다.

도 1 은 종래의 리프레쉬 동작경로를 설명하는 블럭 구성도를 나타낸 것으로, 내부명령 디코더(도시되지 않음)로부터 리프레쉬 명령(refresh command)신호를 입력받아 내부 RAS(row address strobe)신호를 발생시키는 RAS 발생수단(10)과, 상기 리프레쉬 명령(refresh command)신호를 입력받아 리프레쉬 마진(refresh margin)을 고려한 일정시간이 지나면 상기 라스신호(RAS)를 디스에이블시키도록 제어하는 리프레쉬 지연수단(12)을 구비한다.

상기 구성에 의해, 종래의 리프레쉬 제어장치는 상기 리프레쉬 지연수단(12)에서 이루어지는 일정시간의 딜레이만으로 리프레쉬주기가 조절되기 때문에, 예를들어 공정, 전압, 온도(process/voltage/temperature: PVT) 등의 변화에 따라 리프레쉬동작 제어신호가 빨리 동작하여 상기 라스신호(RAS)를 너무 빨리 디스에이블시키게 되면, 미쳐 워드라인(word line)을 통해 비트라인(bit line)의 데이타값이 셀에 저장되기도 전에 상기 워드라인(word line)이 닫히게 되어, 리프레쉬 특성을 저하시키는 문제점이 발생한다.

따라서, 본 고안은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 고안의 목적은 공정·전압·온도 등의 변화를 감지하는 감지수단을 구비하여 이에 따라 리프레쉬신호의 인에이블시간을 제어하므로써, 안정적인 리프레쉬 마진을 확보케 할 뿐만 아니라, 이로인해 리프레쉬 특성을 향상시킨 리프레쉬 제어장치를 제공하는데 있다.

도 1 은 종래의 리프레쉬 동작경로를 설명하는 블럭 구성도

도 2 는 본 고안에 의한 리프레쉬 동작경로를 설명하는 블럭 구성도

<도면의 주요부분에 대한 부호의 설명>

1: 추가 딜레이부 10, 20: RAS발생수단

12, 22: 리프레쉬 지연수단 24: PVT 검출수단

26: 리프레쉬주기 제어수단

상기 목적을 달성하기 위하여, 본 고안에 의한 리프레쉬 제어장치는 내부명령 디코더로부터 리프레쉬 명령신호를 입력받아 내부 RAS신호를 발생시키는 RAS 발생수단과,

상기 리프레쉬 명령신호를 입력받아 리프레쉬 마진을 고려한 일정 딜레이 후, 상기 라스신호의 리프레쉬 제어신호를 발생시키는 리프레쉬 지연수단과,

공정·전압·온도 등의 변화에 따른 상기 리프레쉬 지연수단에서의 일정 딜레이의 증가 및 감소를 검출하는 검출수단과,

상기 검출수단의 출력신호에 따라 동작이 제어되어, 상기 리프레쉬 지연수단의 출력단에 추가 딜레이를 선택적으로 연결하여 리프레쉬주기를 제어하는 리프레쉬주기 제어수단을 구비하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 고안의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 고안의 실시예를 상세히 설명하면 다음과 같다.

도 2 는 본 고안에 의한 리프레쉬 동작경로를 설명하는 블럭 구성도를 나타낸 것으로, 내부명령 디코더(도시되지 않음)로부터 리프레쉬 명령신호(ref_command)를 입력받아 내부 RAS신호를 발생시키는 RAS 발생수단(20)과; 상기 리프레쉬 명령신호(ref_command)를 입력받아 리프레쉬 마진을 고려한 일정 딜레이 후, 상기 라스신호(RAS)의 리프레쉬 제어신호를 발생시키는 리프레쉬 지연수단(22)과; 공정/전압/온도(process/voltage/temperature: PVT) 등의 변화에 따라 상기 리프레쉬 지연수단(22)에서의 일정 딜레이의 증가 및 감소를 검출하는 검출수단(24)과; 상기 검출수단(24)의 출력신호에 따라 동작이 제어되어, 상기 리프레쉬 지연수단(22)의 출력단에 추가 딜레이(1)를 선택적으로 연결하여 그 출력신호를 상기 RAS 발생수단(20)으로 피드백시켜 전달하므로써, 리프레쉬 주기를 제어하는 리프레쉬 제어수단(26)으로 구성된다.

그리고, 상기 리프레쉬 제어수단(26)은 상기 리프레쉬 지연수단(22)의 출력신호를 반전시키는 인버터(I1)와; 상기 인버터(I1)의 출력신호와 상기 검출수단(24)의 출력신호를 입력으로 하는 논리소자(NAND1)와; 상기 논리소자(NAND1)의 출력단에 연결된 추가 딜레이부(1)와; 상기 추가 딜레이부(1)와 상기 리프레쉬 지연수단(22)의 출력단 각각에 연결되며, 상기 검출수단(24)의 출력신호가 다수개의 인버터(동 도면에서는 2개의 인버터로(I2, I3)로 도시됨)에 의해 소정의 시간만큼 딜레이된 신호에 따라 선택적으로 동작하는 제1 및 제2 스위칭 소자(MT1, MT2)로 구성된다.

또한, 동 도면에서 상기 논리소자는 낸드게이트로 이루어지며, 상기 제1 및 제2 스위칭 소자는 전달게이트로 이루어지는 것을 특징으로 한다.

이하, 상기 구성을 갖는 본 고안의 동작을 도면을 참조하며 알아보기로 한다.

우선, 공정·전압·온도(PVT) 등의 변화에 따라 상기 리프레쉬 지연수단(22)에서의 일정 딜레이의 증가·감소여부를 검출하는 검출수단(24)은 외부에서 인가되는 클럭신호를 주파수 분주기를 거쳐 샘플 클럭(sample clock)을 만들고, 또 원하는 공정/압력/온도(PVT) 조건에 맞는 한 주기의 딜레이를 만든다.

여기서, 가장 딜레이 시간이 적을 때는 high Vcc, low Temperature, Pfast＆Nfast model일 경우이며, 반대로 상기 딜레이 시간이 가장 클 때는 low Vcc, high Temperature, Pslow＆Nslow model일 경우이다.

예를들어, 원하는 PVT조건을 3.3V, 상온, P typical＆N typical model이라 할 때, 상기 3가지 조건(공정, 전압, 온도) 중 어느 한가지라도 변화하게 되면 상기 리프레쉬 지연수단(22)의 딜레이에 변화가 발생하게 되고, 상기 검출수단(24)은 상기 샘플 클럭을 기준으로 하여 한 주기의 딜레이를 거친 출력값을 다르게 출력함으로써, 상기 지연수단(22)내 딜레이의 증가 및 감소를 알 수 있게 된다.

본 고안의 실시예에서, 상기 검출수단(24)은 상기 PVT의 변화를 종합적으로 감지하여 상기 지연수단(22)내 딜레이가 원하는 한 주기보다 감소하였을 경우 ‘로우’신호를 출력하고, 반대의 경우 ‘하이’신호를 출력하는 것으로 설정한다.

그리고, 후단의 리프레쉬주기 제어수단(26)은 상기 검출수단(24)의 출력신호에 따라, 두 스위칭 소자(MT1, MT2) 중 하나를 선택적으로 턴-온시켜, 선택적으로 추가 딜레이부(1)를 거치도록 제어한다.

예를들어, 상기 검출수단(24)에서 상기 지연수단(22)내 딜레이가 원하는 한 주기보다 감소한 것을 감지하여 ‘로우’의 신호를 출력하게 되면, 상기 두 인버터(I2, I3)에서 발생되는 타이밍차에 의해, 최종 출력단에는 이전의 ‘하이’신호가 유지되기 때문에, 제1 스위칭소자(MT1)가 턴-온되고, 제2 스위칭소자(MT2)는 턴-오프된다.

그래서, PVT변화에 의한 상기 리프레쉬 지연수단(22)내 딜레이의 감소를 상기 턴-온된 제1 스위칭소자(MT1) 앞단의 추가 딜레이부(1)에 의해 증가시키게 되므로, 항상 일정한 시간동안 리프레쉬신호가 인에이블되며, 상기 리프레쉬 지연수단(22)내 딜레이와 상기 추가 딜레이부(1)에 의한 딜레이가 합쳐진 딜레이시간 후에야 상기 RAS신호가 디스에이블되도록 동작하므로써, 안정적인 리프레쉬 마진을 확보하게 된다.

반대의 경우로, 상기 검출수단(24)에서 상기 리프레쉬 지연수단(22)내 딜레이가 원하는 한 주기보다 증가한 것을 감지하여 ‘하이’의 신호를 출력하게 되면, 상기 제1 스위칭소자(MT1)가 턴-오프되고, 반대로 제2 스위칭소자(MT2)가 턴-온된다.

그래서, PVT변화에 의한 상기 지연수단(22)내의 딜레이 감소가 없을 경우에는, 상기 턴-온된 제2 스위칭소자(MT2)에 의해 추가 딜레이없이 라스신호(RAS)를 디스에이블시키도록 동작한다.

이상에서 설명한 바와 같이 본 고안에 따른 리프레쉬 제어장치에 의하면, 공정·전압·온도 등의 변화를 감지하는 감지수단을 구비하여 상기 공정/전압/온도의 변화에 따라 바뀌는 리프레쉬신호를 항상 일정시간동안 인에이블시키도록 제어하므로써, 안정된 리프레쉬 마진을 확보할 수 있을 뿐만 아니라, 이로인해 리프레쉬 특성을 향상시킬 수 있는 매우 뛰어난 효과가 있다.

아울러 본 고안의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 고안의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 실용신안등록청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

1. 내부명령 디코더로부터 리프레쉬 명령신호를 입력받아 내부 RAS신호를 발생시키는 RAS 발생수단과,

   상기 리프레쉬 명령신호를 입력받아 리프레쉬 마진을 고려한 일정 딜레이 후, 상기 라스신호의 리프레쉬 제어신호를 발생시키는 리프레쉬 지연수단과,

   공정·전압·온도 등의 변화에 따른 상기 리프레쉬 지연수단에서의 일정 딜레이의 증가 및 감소를 검출하는 검출수단과,

   상기 검출수단의 출력신호에 따라 동작이 제어되어, 상기 리프레쉬 지연수단의 출력단에 추가 딜레이를 선택적으로 연결하여 리프레쉬주기를 제어하는 리프레쉬주기 제어수단을 구비하는 것을 특징으로 하는 리프레쉬 제어장치.
2. 제 1 항에 있어서,

   상기 리프레쉬 제어수단은,

   상기 리프레쉬 지연수단의 출력신호를 반전시키는 인버터와,

   상기 인버터의 출력신호와 상기 검출수단의 출력신호를 입력으로 하는 논리소자와,

   상기 논리소자의 출력단에 연결된 추가 딜레이부와,

   상기 추가 딜레이부와 상기 리프레쉬 지연수단의 출력단 각각에 연결되며, 상기 검출수단의 출력신호가 소정의 시간만큼 딜레이된 신호에 따라 선택적으로 동작하는 제1 및 제2 스위칭 소자를 구비하는 것을 특징으로 하는 리프레쉬 제어장치.
3. 제 2 항에 있어서,

   상기 논리소자는 낸드게이트로 이루어지는 것을 특징으로 하는 리프레쉬 제어장치.
4. 제 2 항에 있어서,

   상기 제1 및 제2 스위칭소자는 전달게이트로 이루어지는 것을 특징으로 하는 리프레쉬 제어장치.