KR20020001015A - 입력 버퍼 제어 장치 - Google Patents

입력 버퍼 제어 장치 Download PDF

Info

Publication number
KR20020001015A
KR20020001015A KR1020000034896A KR20000034896A KR20020001015A KR 20020001015 A KR20020001015 A KR 20020001015A KR 1020000034896 A KR1020000034896 A KR 1020000034896A KR 20000034896 A KR20000034896 A KR 20000034896A KR 20020001015 A KR20020001015 A KR 20020001015A
Authority
KR
South Korea
Prior art keywords
control signal
buffer
signal
refresh
input
Prior art date
Application number
KR1020000034896A
Other languages
English (en)
Other versions
KR100363481B1 (ko
Inventor
이병재
김준호
남영준
조광래
이상권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000034896A priority Critical patent/KR100363481B1/ko
Priority to TW090115227A priority patent/TW514935B/zh
Priority to US09/886,465 priority patent/US6545938B2/en
Priority to JP2001191022A priority patent/JP4458715B2/ja
Publication of KR20020001015A publication Critical patent/KR20020001015A/ko
Application granted granted Critical
Publication of KR100363481B1 publication Critical patent/KR100363481B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리의 입력 버퍼 제어 장치에 관한 것으로, 컴멘드 버퍼 제어 회로를 구비하여, 리프레쉬 모드의 종료시 의도되지 않은 모드 리지스터 셋(mode register set)으로 진입하여 오동작이 발생하는 문제점을 해결하였으며, 이에 따라, 반도체 메모리 소자의 고속 동작 향상의 효과를 얻었다.

Description

입력 버퍼 제어 장치{Input Buffer Control Device}
본 발명은 반도체 메모리 소자의 입력 버퍼 제어 장치에 관한 것으로, 특히 리프레쉬 모드의 종료시 오동작이 발생하는 것을 방지하기 위해 컴멘드 버퍼 제어회로를 구비한 입력 버퍼 제어 회로에 관한 것이다.
도 1은 종래의 입력 버퍼 제어 장치를 도시한 것이다. 종래의 입력 버퍼 제어 장치는 리프레쉬 때에 컴멘드 버퍼와 어드레스 버퍼를 디스에이블시켜 전류 소비를 감소시키도록 하였다.
도 1에 도시된 것처럼, 종래의 입력 버퍼 제어 장치는 셀프 리프레쉬 신호(SREF) 및 오토 리프레쉬 신호(AREF)를 입력받아 이를 논리 조합하여, 리프레쉬 신호(REF)를 출력하는 리프레쉬 신호 입력부(10)와, 클럭 인에이블 신호(CKE) 및 상기 리프레쉬 신호(REF)를 입력받아 제어신호(CON)를 출력하는 제어 신호 발생부(20)와, 상기 제어신호(CON)를 입력받아, 컴멘드 및 어드레스 신호를 각각 버퍼링하여 출력하는 컴멘드 버퍼부(30) 및 어드레스 버퍼부(40)로 구성된다.
리프레쉬 신호 입력부(10)는 셀프 리프레쉬 신호(SREF) 및 오토 리프레쉬 신호(AREF)를 입력받아 노아링(NORing)하는 노아 게이트(NOR1) 및 노아 게이트(NOR1)의 출력 신호를 반전하여 리프레쉬 신호(REF)를 출력하는 인버터(IV2)로 구성된다.
제어신호 발생부(20)는 클럭 인에이블 신호(CKE)를 입력하여 래치한 후 래치된 신호를 출력하는 클럭 인에이블 래치부(21), 클럭 인에이블 래치부(21)의 출력 신호를 반전시키는 인버터(IV1), 인버터(IV1)를 통해 반전된 신호 및 리프레쉬 신호 입력부(10)로부터의 리프레쉬 신호(REF)를 입력 받아 노아링하는 노아 게이트(NOR2) 및 노아 게이트(NOR2)의 출력 신호를 반전시켜 버퍼 제어 신호(CON)를 출력하는 인버터(IV3)로 구성된다.
컴멘드 버퍼부(30)는 제어신호 발생부(20)으로부터의 버퍼 제어 신호(CON)및 버퍼 제어 신호(CON)가 인버터(IV4)에 의해 반전된 제1 컴멘드 버퍼 제어 신호(MCON1)를 입력받아, 이에 따라 칩 선택 제어 신호(/CS)를 버퍼링하여 출력하는 칩 선택 제어 신호 버퍼(CSBUF) 및 상기 제1 컴멘드 버퍼 제어 신호(MCON1)를 입력 받아, 이에 따라, 라스 제어 신호(/RAS), 카스 제어 신호(/CAS) 및 라이트 인에이블 제어 신호(/WE)를 각각 버퍼링하여 출력하는 라스 제어 신호 버퍼(RASBUF), 카스 제어 신호 버퍼(CASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)로 구성된다.
어드레스 버퍼부(40)는 제어 신호 발생부(20)로부터의 버퍼 제어 신호(CON)가 인버터(IV5)에 의해 반전된 어드레스 버퍼 제어 신호(ACON)를 출력하는 인버터(IV5) 및 상기 어드레스 제어 신호(ACON)를 입력받아, 이에 따라, 어드레스 신호를 버퍼링하여 출력하는 다수개의 어드레스 버퍼(41,42,...,4N)로 구성된다.
라스 제어 신호 버퍼(RASBUF), 카스 제어 신호 버퍼(CASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)가 도2에 도시되어 있다. 각 버퍼는 인에이블 신호로서 입력되는 제1 컴멘드 버퍼 제어 신호(MCON1)에 따라 버퍼에 각각 입력되는 컴멘드 신호(vinz1)를 기준전압(Vref)과 비교하여, 그 결과를 출력하는 차동 증폭기(DA1) 및 세 개의 인버터(IV21, IV22, IV23)가 직렬로 연결되어, 차동 증폭기(DA1)의 출력 신호를 반전 지연하여 버퍼 출력 신호(voutz1)로서 출력하는 딜레이(DL1)로 구성된다. 여기서, 차동 증폭기(DA1,DA2)의 내부 구성 및 동작은 주지 관용의 기술이므로 설명을 생략하기로 한다.
어드레스 버퍼(41, 42,..., 4N)는 상기 라스 제어 신호 버퍼(RASBUF), 카스제어 신호 버퍼(CASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)와 동일하게 구성되며, 상기 제어 신호(CON)가 인버터(IV5)에 의해 반전된 어드레스 제어 신호(ACON)를 인에이블 신호로서 입력받는다.
칩 선택 제어 신호 버퍼(CSBUF)는 도 3에 도시되어 있다. 칩 선택 제어 신호 버퍼(CSBUF)는 인에이블 신호로서 입력되는 제1 컴멘드 버퍼 제어 신호(MCON1)에 따라, 버퍼로 입력되는 칩 선택 신호 제어 신호(vinz2)를 기준전압(Vref)과 비교하여, 그 결과를 출력하는 차동 증폭기(DA2), 세 개의 인버터(IV35, IV36, IV37)가 직렬로 연결되어, 차동 증폭기(DA2)에서 출력된 신호를 입력받아 그 반전 지연된 신호(A)를 출력하는 딜레이(DL3), 네 개의 인버터(IV31, IV32, IV33, IV34)가 직렬로 연결되어, 제어 신호 발생부(60)로부터 제어 신호(CON)를 입력받아 비 반전 지연된 출력신호(B)를 출력하는 딜레이(DL2), 상기 두 개의 딜레이(DL2, DL3) 각각으로부터의 출력 신호(A, B)를 입력받아 노아링하는 노아 게이트(NOR3), 및 노아 게이트(NOR3)의 출력 신호를 반전하여 버퍼 출력 신호(voutz2)로 출력하는 인버터(IV38)로 구성된다.
상기와 같이 구성되는 종래 입력 버퍼 제어 장치의 동작을 설명하면 다음과 같다.
셀프 리프레쉬 신호나 오토 리프레쉬 신호 중 하나라도 "하이"(high)로 인에이블 되면, 제어 신호 발생부(20)는 클럭 인에이블 신호와 상관없이 "하이"(high)의 버퍼 제어 신호(CON)를 출력한다.
"하이"의 버퍼 제어 신호(CON)가 인버터(IV4, IV5)에 의해 각각 반전된 제1컴멘드 버퍼 제어 신호(MCON1) 및 어드레스 버퍼 제어 신호(ACON)는 각 버퍼의 차동 증폭기(DA1, DA2)에 "로우"의 인에이블 신호로 입력되어, 차동 증폭기(DA1, DA2)를 턴오프하여, 버퍼를 디스에이블시킨다.
이때, 칩 선택 제어 신호 버퍼(CSBUF)의 차동 증폭기(DA2)는 "하이" 신호를 출력하며, 차동 증폭기(DA2)의 출력이 딜레이(DL3)에 의해 반전 지연된 "로우" 신호(A) 및 "하이"의 버퍼 제어 신호(CON)가 딜레이(DL2)에 의해 비 반전 지연된 "하이" 신호(B)는 노아 게이트(NOR3)에 입력되어, 노아 게이트(NOR3)및 인버터(IV38)를 통해, "하이"의 버퍼 출력 신호(voutz2)로 출력된다.
카스 제어 신호 버퍼(CASBUF), 라스 제어 신호 버퍼(RASBUF), 라이트 인에이블 제어 신호 버퍼(WEBUF) 및 어드레스 버퍼(41, 42,...,4N)에서는, 디스에이블된 차동 증폭기(DA1)의 "하이" 출력 신호가 딜레이(DL1)에 의해 반전 지연 되어 "로우"의 버퍼 출력 신호(voutz1)로 출력된다.
리프레쉬 모드를 종료할 때, 버퍼 제어 신호(CON)는 "로우" 레벨로 전환되며, 이에 따라, 칩 선택 제어 신호 버퍼(CSBUF)에서는, "하이"의 제1 컴멘드 버퍼 제어 신호(MCON1)가 인에이블 신호로서 차동 증폭기(DA2)에 입력되어, 차동 증폭기(DA2)를 동작시킨다. 그러면, 차동 증폭기(DA2)에서 출력된 신호가 딜레이(DL3)에 의해 반전 지연된 신호(A)는 노아 게이트(NOR3)에 입력된다. "로우"의 버퍼 제어 신호(CON)역시 딜레이(DL2)에 의해 비 반전 지연되어, "로우" 신호(B)로 노아 게이트(NOR3)에 입력된다.
도 4의 타이밍도에 도시된 것처럼, 리프레쉬 모드가 종료되고 아직 칩 선택제어 신호 버퍼(CSBUF)가 입력(vinz2)을 받아들이기 전에, 신호(B)가 우선 "로우"로 전환되고, 일정한 시간이 지난 후, 버퍼가 "로우"의 칩 선택 제어 신호 입력(vinz2)을 받아들이면, 신호(A)가 "하이"로 전환되며, 버퍼의 출력(voutz2)은 그 시간 동안 "로우" 펄스 구간을 가지게 된다.
라스 제어 신호 버퍼(RASBUF), 카스 제어 신호 버퍼(CASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)에서는, "로우"로 전환된 버퍼 제어 신호(CON)가 인버터(IV4)에 의해 반전된 "하이"의 제1 컴멘드 버퍼 제어 신호가 버퍼의 차동 증폭기(DA1)를 턴온하여, 버퍼를 인에이블 시킨다. 버퍼가 인에이블 되었으나, 아직 입력 신호(vinz1)가 차동 증폭기(DA1)와 딜레이(DL1)를 통과하기 전에는, 출력 신호(voutz1)는 "로우" 레벨을 유지하게 된다.
라스 제어 신호 버퍼(RASBUF), 카스 제어 신호 버퍼(CASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)의 출력이 아직 "로우" 레벨을 유지하며, 칩 선택 제어 신호 버퍼(CSBUF) 출력이 "로우" 펄스 구간에 있게 되고, 이때 클럭 신호가 입력되면, 칩 선택 제어 신호(/CS), 카스 제어 신호(/CAS), 라스 제어 신호(/RAS) 및 라이트 인에이블 제어 신호(/WE) 모두 "로우"인, 의도하지 않은 모드 리지스터 셋(mode register set; 이하 MRS)으로 진입하여 오동작을 발생시킨다.
셀프 리프레쉬 모드의 경우에는, 칩 선택 제어 신호 버퍼(CSBUF)의 출력 신호가 메모리 내에서 칩 선택 제어 신호(/CS)로 쓰이기 위해 또 다른 버퍼(미도시)를 경유하게 된다. 이 경우에, 칩 선택 제어 신호(/CS)의 타이밍 조절을 위해, 클럭 딜레이를 통해 지연된 내부 클럭에 따라 메모리가 작동하게 되는데, 클럭 딜레이의 타이밍을 조절하여 원하지 않는 MRS로 진입하는 것을 막을 수 있다. 따라서, 셀프 리프레쉬 모드에 대하여는, 모든 입력 버퍼를 디스에이블시키는 경우, 상술한 바와 같이 칩 선택 제어 신호(/CS), 카스 제어 신호(/CAS), 라스 제어 신호(/RAS) 및 라이트 인에이블 제어 신호(/WE)가 전부 "로우"인 MRS로 진입하는 문제가 발생하지 않는다.
반면, 오토 리프레쉬의 경우에는, 상술한 바와 같이, 모드 종료시에 원하지 않는 MRS로 진입하여 오동작이 발생하는 문제를 가진다. 종래에는 딜레이(DL2)를 통해 이 문제를 해결하려 하였으나, 물리적으로 구성되는 딜레이는 인가 전압, 온도, 공정 변수에 따라 변하므로 문제 해결이 어렵고, 고속 동작시 딜레이에 의한 동작 속도의 제한을 가져오게 된다.
본 발명은 상술한 바와 같은, 종래 입력 버퍼의 문제점을 해결하기 위해 이루어진 것으로, 오토 리프레쉬 모드에서의 오동작을 제거한 입력 버퍼 제어 장치를 제공하는 것을 목적으로 하고 있다.
본 발명에서는 상기 목적을 달성하기 위하여, 셀프 리프레쉬 신호 및 오토 리프레쉬 신호를 입력받아, 이를 논리 조합하여, 리프레쉬 신호로 출력하는 리프레쉬 신호 입력부;
클럭 인에이블 신호 및 상기 리프레쉬 신호 입력부로부터의 리프레쉬 신호를 각각 입력받아, 이를 논리 조합하여, 버퍼 제어 신호로서 출력하는 제어신호 발생부;
셀프 리프레쉬 신호 및 상기 제어 신호 발생부로부터의 버퍼 제어 신호를 입력받아, 이를 논리 조합하여, 제2 컴멘드 버퍼 제어 신호를 출력하는 컴멘드 버퍼 제어부;
상기 컴멘드 버퍼 제어부로부터 입력받은 제2 컴멘드 버퍼 제어 신호에 따라, 각각 라스 제어 신호, 카스 제어 신호 및 라이트 인에이블 제어 신호를 버퍼링하여 출력하는 라스 제어 신호 버퍼, 카스 제어 신호 버퍼 및 라이트 인에이블 제어 신호 버퍼를 포함한 제1 컴멘드 버퍼부;
상기 제어 신호 발생부로부터 입력받은 버퍼 제어 신호 및 상기 버퍼 제어 신호가 인버터에 의해 반전된 제1 컴멘드 버퍼 제어 신호에 따라, 칩 선택 제어 신호를 버퍼링하여 출력하는 칩 선택 제어 신호 버퍼를 포함하는 제2 컴멘드 버퍼부;
상기 버퍼 제어 신호가 인버터에 의해 반전된 어드레스 버퍼 제어 신호에 따라, 어드레스 신호를 각각 버퍼링하여 출력하는 다수 개의 어드레스 버퍼를 포함하는 어드레스 버퍼부;
를 포함하는 입력 버퍼 제어 장치가 제공된다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다.
도 1은 종래의 입력 버퍼 제어 장치를 나타낸 회로도.
도 2는 도 1의 입력 버퍼 제어 장치에 있어서, 라스(/RAS), 카스(/CAS), 라이트 인에이블(/WE) 제어 신호 입력 버퍼의 상세 회로도.
도 3은 도 1의 입력 버퍼 제어 장치에 있어서, 칩 선택 제어 신호 (/CS) 입력 버퍼의 상세 회로도.
도 4는 도 1의 입력 버퍼 제어 회로에 있어서, 오동작이 발생하는 경우의 동작 타이밍도.
도 5는 본 발명의 실시예에 따른 입력 버퍼 제어 장치를 보인 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 50 : 리프레쉬 신호 입력부 20, 60 : 제어 신호 발생부
70 : 컴멘드 버퍼 제어부
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 5는 본 발명의 실시예에 따른 입력 버퍼 제어 장치를 도시한 것이다. 도면을 참조하면, 본 발명의 입력 버퍼 제어 장치는 리프레쉬 신호 입력부(50), 제어 신호 발생부(60), 컴멘드 버퍼 제어부(70), 제1 컴멘드 버퍼부(80), 제2 컴멘드 버퍼부(90) 및 어드레스 버퍼부(100)를 포함한다.
리프레쉬 신호 입력부(50)는 셀프 리프레쉬 신호(SREF) 및 오토 리프레쉬 신호(AREF)를 입력받아, 이를 논리 조합한 리프레쉬(REF) 신호를 발생하며, 제어 신호 발생부(60)는 클럭 인에이블 신호(CKE) 및 리프레쉬 신호 입력부(50)로부터의 리프레쉬 신호(REF)를 입력받아, 이를 논리 조합하여, 버퍼 제어 신호(CON)로 출력한다.
컴멘드 버퍼 제어부(70)는 셀프 리프레쉬 신호(SREF) 및 제어 신호 발생부(60)로부터 버퍼 제어 신호(CON)를 입력받아, 이를 논리 조합하여, 라스 제어 신호 버퍼(RASBUF), 카스 제어 신호 버퍼(CASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)를 제어하는 제2 컴멘드 버퍼 제어 신호(MCON2)로 출력한다.
제1 컴멘드 버퍼부(80)는 상기 제2 컴멘드 버퍼 제어 신호(MCON2)를 입력받아, 이에 따라, 각각 라스 제어 신호(/RAS), 카스 제어 신호(/CAS) 및 라이트 인에이블 제어 신호(/WE)를 버퍼링하여 출력한다.
제2 컴멘드 버퍼부(90)는 상기 버퍼 제어 신호(CON) 및 상기 버퍼 제어 신호(CON)가 인버터(IV6)에 의해 반전된 제1 컴멘드 버퍼 제어 신호(MCON1)를 입력받아, 이에 따라, 칩 선택 제어 신호(/CS)를 버퍼링하여 출력하고, 어드레스 버퍼부(100)는 상기 버퍼 제어 신호(CON)가 인버터(IV7)에 의해 반전된 어드레스 버퍼 제어 신호(ACON)를 입력 받아, 이에 따라 어드레스 신호를 버퍼링하여 출력한다.
상기 리프레쉬 신호 입력부(50)는 셀프 리프레쉬 신호(SREF) 및 오토 리프레쉬 신호(AREF)를 입력받고 노아링하여 리프레쉬 신호(REF)를 출력하는 노아 게이트(NOR4)로 구성된다.
제어 신호 발생부(60)는 입력된 클럭 인에이블 신호(CKE)를 래칭하여 출력하는 클럭 인에이블 래치부(61), 클럭 인에이블 래치부(61)의 출력 및 리프레쉬 신호 입력부(50)로부터의 리프레쉬 신호(REF)를 각각 반전시키는 인버터(IV11, IV12), 두 인버터(IV11, IV12)의 출력을 입력받아 노아링하는 노아 게이트(NOR5) 및 노아 게이트(NOR5)의 출력을 반전시켜 버퍼 제어 신호(CON)로서 출력하는 인버터(IV13)를 포함한다.
컴멘드 버퍼 제어부(70)는 셀프 리프레쉬 신호(SREF) 및 제어 신호 발생부(60)로부터의 버퍼 제어 신호(CON)를 입력받아 낸딩(NANDing)하여 제2 컴멘드 버퍼 제어 신호(MCON2)로서 출력하는 낸드 게이트(ND1)로 구성된다.
제1 컴멘드 버퍼부(80)는 컴멘드 버퍼 제어부(70)로부터 입력된 제2 컴멘드 버퍼 제어 신호(MCON2)에 따라, 라스 제어 신호(/RAS), 카스 제어 신호(/CAS), 라이트 인에이블 제어 신호(/WE)를 각각 버퍼링하여 출력하는 라스 제어 신호 버퍼(RASBUF), 카스 제어 신호 버퍼(CASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)로 구성된다.
제2 컴멘드 버퍼부(90)는 제어 신호 발생부(60)로부터의 버퍼 제어 신호(CON) 및 인버터(IV6)에 의해 반전된 신호(MCON1)를 입력 받아, 이에 따라, 칩 선택 제어 신호(/CS)를 버퍼링하여 출력하는 칩 선택 제어 신호 버퍼(CSBUF)를 포함한다.
어드레스 버퍼부(100)는 버퍼 제어 신호(CON)가 인버터(IV7)에 의해 반전된 신호(ACON)를 입력 받아, 이에 따라, 입력된 각 어드레스를 버퍼링하여 출력하는 다수 개의 어드레스 버퍼(91, 92,...,9N)를 포함한다.
본 발명의 실시예에 사용된 버퍼는 종래의 입력 버퍼 제어 장치에 사용된 각 버퍼와 동일한데, 카스 제어 신호 버퍼(CASBUF), 라스 제어 신호 버퍼(RASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)는 컴멘드 버퍼 제어부(70)로부터의 제2 컴멘드 버퍼 제어 신호(MCON2)를, 어드레스 버퍼(91, 92,...9N)는 버퍼 제어 신호(CON)가 인버터(IV7)에 의해 반전된 신호(ACON)를 버퍼 내의 차동 증폭기(DA1) 인에이블 신호로 입력받는다. 칩 선택 제어 신호 버퍼(CSBUF)는 버퍼 제어 신호(CON) 및 차동 증폭기(DA2)의 인에이블 신호로서 입력되는, 버퍼 제어 신호(CON)가 인버터(IV6)에 의해 반전된 신호(MCON1)를 입력받아 작동한다.
상기 실시예와 같이 구성되는 입력 버퍼 제어 장치의 동작을 도면을 참조하여 살펴보면 다음과 같다.
셀프 리프레쉬 신호(SREF)나 오토 리프레쉬 신호(AREF) 중 어느 하나라도 "하이" 신호가 입력되면, 리프레쉬 신호 입력부(50)는 "로우"의 리프레쉬 신호(REF)가 출력하며, 이 신호는 "하이" 신호로 노아 게이트(NOR5)에 입력되는데, 이 때, 제어 신호 발생부(60)는 입력되는 클럭 인에이블 신호(CKE)와 상관없이, "하이"의 버퍼 제어 신호(CON)를 출력한다.
셀프 리프레쉬 모드에서는, "하이"의 버퍼 제어 신호(CON) 및 "하이"의 셀프리프레쉬 신호(SREF)가 컴멘드 버퍼 제어부(70)의 낸드 게이트(ND1)에 입력되며, 컴멘드 버퍼 제어부(70)는 "로우"의 제2 컴멘드 버퍼 제어 신호(MCON2)를 출력한다.
"로우"의 제2 컴멘드 버퍼 제어 신호(MCON2)가 카스 제어 신호 버퍼(CASBUF), 라스 제어 신호 버퍼(RASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)의 각 차동 증폭기(DA1)에 인에이블 신호로서 입력되고, "하이"의 버퍼 제어 신호(CON)가 인버터(IV6, IV7)를 통해, "로우"로 전환되어, 어드레스 버퍼(91, 92,...,9N) 및 칩 선택 제어 신호 버퍼(CSBUF)의 차동 증폭기(DA1, DA2)에 인에이블 신호(ACON, MCON1)로 각각 입력되면, 각 버퍼의 차동 증폭기(DA1, DA2)는 모두 턴 오프되고, 각 버퍼는 모두 디스에이블된다.
오토 리프레쉬 모드에서는, "하이"의 버퍼 제어 신호(CON) 및 "로우"의 셀프 리프레쉬 신호(SREF)가 컴멘드 버퍼 제어부의 낸드 게이트(ND1)로 입력되고, 컴멘드 버퍼 제어부(70)는 "하이"의 제2 컴멘드 버퍼 제어 신호(MCON2)를 출력한다.
칩 선택 제어 신호 버퍼(CSBUF) 및 각 어드레스 버퍼(91, 92,...,9N)에는 "로우"의 제1 컴멘드 버퍼 제어 신호(MCON1)가 인에이블 신호로 입력되어 버퍼를 디스에이블시키며, "하이" 신호(voutz2)를 출력한다. 버퍼의 신호 출력 과정은 종래와 같으므로 생략한다.
카스 제어 신호 버퍼(CASBUF), 라스 제어 신호 버퍼(RASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)의 각 차동 증폭기(DA1)에는, "하이"의 제2 컴멘드 버퍼 제어 신호가 인에이블 신호로서 입력되어, 각 차동 증폭기(DA1)를 턴온하여, 세버퍼를 각각 인에이블시킨다. 버퍼가 인에이블 되면, 각 버퍼는 외부로부터의 컴멘드 입력 신호(vinz1)인 카스 제어 신호(/CAS), 라스 제어 신호(/RAS) 및 라이트 인에이블 제어 신호(/WE)를 입력받아, 버퍼링하여, 버퍼링된 신호(voutz1)를 출력한다.
리프레쉬 모드를 종료할 때, 버퍼 제어 신호(CON)는 "로우" 레벨로 전환되며, 이에 따라, 칩 선택 제어 신호 버퍼(CSBUF)에서는, "하이"의 제1 컴멘드 버퍼 제어 신호(MCON1)가 인에이블 신호로서 차동 증폭기(DA2)에 입력되어, 차동 증폭기(DA2)를 동작시킨다. 그러면, 차동 증폭기(DA2)에서 출력된 신호가 딜레이(DL3)에 의해 반전 지연된 신호(A)는 노아 게이트(NOR3)에 입력된다. "로우"의 버퍼 제어 신호(CON)역시 딜레이(DL2)에 의해 비 반전 지연되어, "로우" 신호(B)로 노아 게이트(NOR3)에 입력되며, 신호(A)와 신호(B)는 노아 게이트(NOR3) 및 인버터(IV38)을 통해 노아링 및 반전되어 칩 선택 제어 신호 버퍼(CSBUF)의 출력신호(voutz2)로서 출력된다.
도 4의 타이밍도에 도시된 것처럼, 리프레쉬 모드가 종료되고 아직 칩 선택 제어 신호 버퍼(CSBUF)가 입력(vinz2)을 받아들이기 전에, 신호(B)가 우선 "로우"로 전환되고, 일정한 시간이 지난 후, 버퍼가 "로우"의 칩 선택 제어 신호 입력(vinz2)을 받아들이면, 신호(A)가 "하이"로 전환되며, 버퍼의 출력(voutz2)은 그 시간 동안 "로우" 펄스 구간을 가지게 된다.
그러나, 카스 제어 신호 버퍼(CASBUF), 라스 제어 신호 버퍼(RASBUF) 및 라이트 인에이블 제어 신호 버퍼(WEBUF)의 출력(voutz1)은 외부에서 입력되는 컴멘드신호 입력(vinz1)에 의해 결정되므로, 외부 컴멘드 신호를 조절함으로써 카스 제어 신호(/CAS), 라스 제어 신호(/RAS), 라이트 인에이블 제어 신호(/WE) 및 칩 선택 제어 신호(/CS)가 모두 "로우"인 MRS로 진입하는 것을 방지할 수 있다.
상술된 본 발명의 입력 버퍼 제어 장치는, 오토 리프레쉬 모드에서, 컴멘드 버퍼 및 어드레스 버퍼 모두를 디스에이블 시킴으로 인해 모드 종료시 원하지 않는 MRS로 진입하여 발생되는 오동작을 방지하는 효과가 있으며,
또한, 인가 전압, 온도, 공정 변수에 의해 발생 가능한 오동작을 논리회로에 의해 방지하므로, 고속 동작시의 동작 속도의 제한을 줄여, 반도체 메모리의 고속 동작을 향상시킨다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이므로, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

  1. 셀프 리프레쉬 신호 및 오토 리프레쉬 신호를 입력받아, 이를 논리 조합하여, 리프레쉬 신호로 출력하는 리프레쉬 신호 입력부;
    클럭 인에이블 신호 및 상기 리프레쉬 신호 입력부로부터의 리프레쉬 신호를 각각 입력받아, 이를 논리 조합하여, 버퍼 제어 신호로 출력하는 제어신호 발생부;
    셀프 리프레쉬 신호 및 상기 제어신호 발생부로부터의 버퍼 제어 신호를 입력받아, 이를 논리 조합하여, 제2 컴멘드 버퍼 제어 신호로서 출력하는 컴멘드 버퍼 제어부;
    상기 컴멘드 버퍼 제어부로부터 입력받은 제2 컴멘드 버퍼 제어 신호에 따라, 입력되는 라스 제어 신호, 카스 제어 신호 및 라이트 인에이블 제어 신호를 각각 버퍼링하여 출력하는 라스 제어 신호 버퍼, 카스 제어 신호 버퍼 및 라이트 인에이블 제어 신호 버퍼를 포함한 제1 컴멘드 버퍼부;
    상기 제어 신호 발생부로부터 입력받은 버퍼 제어 신호 및 버퍼 제어 신호가 인버터에 의해 반전된 제1 컴멘드 버퍼 제어 신호를 입력 받아, 이에 따라, 칩 선택 제어 신호를 버퍼링하여 출력하는 칩 선택 제어 신호 버퍼를 포함하는 제2 컴멘드 버퍼부;
    상기 제어 신호 발생부로부터 입력받은 버퍼 제어 신호가 인버터에 의해 반전된 어드레스 버퍼 제어 신호를 입력받아, 이에 따라, 어드레스 신호를 각각 버퍼링하여 출력하는 다수 개의 어드레스 버퍼를 포함하는 어드레스 버퍼부;
    를 포함하는 입력 버퍼 제어 장치
  2. 제 1 항에 있어서,
    상기 컴멘드 버퍼 제어부는 셀프 리프레쉬 신호 및 제어신호 발생부로부터의 버퍼 제어 신호를 입력받아, 이를 낸딩하여 제2 컴멘드 버퍼 제어 신호로서 출력하는 낸드 게이트를 포함하는 것을 특징으로 하는 입력 버퍼 제어 장치.
KR1020000034896A 2000-06-23 2000-06-23 입력 버퍼 제어 장치 KR100363481B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000034896A KR100363481B1 (ko) 2000-06-23 2000-06-23 입력 버퍼 제어 장치
TW090115227A TW514935B (en) 2000-06-23 2001-06-22 Buffering circuit in a semiconductor memory device
US09/886,465 US6545938B2 (en) 2000-06-23 2001-06-22 Buffering circuit in a semiconductor memory device
JP2001191022A JP4458715B2 (ja) 2000-06-23 2001-06-25 半導体メモリ装置のバッファリング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000034896A KR100363481B1 (ko) 2000-06-23 2000-06-23 입력 버퍼 제어 장치

Publications (2)

Publication Number Publication Date
KR20020001015A true KR20020001015A (ko) 2002-01-09
KR100363481B1 KR100363481B1 (ko) 2002-11-30

Family

ID=19673541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000034896A KR100363481B1 (ko) 2000-06-23 2000-06-23 입력 버퍼 제어 장치

Country Status (4)

Country Link
US (1) US6545938B2 (ko)
JP (1) JP4458715B2 (ko)
KR (1) KR100363481B1 (ko)
TW (1) TW514935B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764183B2 (en) * 2005-04-22 2010-07-27 Infratab, Inc. Apparatus and method for monitoring and communicating data associated with a product
US7495558B2 (en) 2004-04-27 2009-02-24 Infratab, Inc. Shelf-life monitoring sensor-transponder system
US20060227626A1 (en) * 2005-04-11 2006-10-12 Hynix Semiconductor Inc. Input buffer circuit of semiconductor memory device
US7492656B2 (en) * 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
US7733731B2 (en) 2007-03-05 2010-06-08 Micron Technology, Inc. Control of inputs to a memory device
US8446793B2 (en) * 2010-03-31 2013-05-21 Hynix Semiconductor Inc. Semiconductor memory device including clock control circuit and method for operating the same
EP2901431A4 (en) 2012-10-09 2016-03-09 Infratab Inc ELECTRONIC DATAGE SYSTEM BY INFERENCE OF A CONSERVATION TIME DESIGNED FOR PERISHABLE FOODSTUFFS
US10522206B2 (en) 2017-04-06 2019-12-31 SK Hynix Inc. Semiconductor device and system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055289A (en) * 1996-01-30 2000-04-25 Micron Technology, Inc. Shared counter
JP3827406B2 (ja) * 1997-06-25 2006-09-27 富士通株式会社 クロック同期型入力回路及びそれを利用した半導体記憶装置
KR100253410B1 (ko) * 1998-02-20 2000-05-01 김영환 오토 리프레시 제어회로
KR100324821B1 (ko) * 1999-06-29 2002-02-28 박종섭 반도체 메모리 소자의 자동 리프레쉬 방법 및 장치

Also Published As

Publication number Publication date
US6545938B2 (en) 2003-04-08
TW514935B (en) 2002-12-21
KR100363481B1 (ko) 2002-11-30
JP4458715B2 (ja) 2010-04-28
US20020010829A1 (en) 2002-01-24
JP2002025270A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
US6385127B1 (en) Synchronous semiconductor device and method for latching input signals
US6373783B1 (en) Semiconductor integrated circuit, method of controlling the same, and variable delay circuit
KR0132645B1 (ko) 타이밍 발생기가 코맨드 신호를 래치하도록 일정한 메인 제어 신호를 생성하기 위한 입력회로를 갖는 반도체 동기 메모리 디바이스
JP3667690B2 (ja) 出力バッファ回路及び半導体集積回路装置
KR100274602B1 (ko) 동기형 메모리 장치
US6275086B1 (en) Clock signal generator for an integrated circuit
US6538956B2 (en) Semiconductor memory device for providing address access time and data access time at a high speed
KR100377840B1 (ko) 반도체 기억 장치
KR20020085959A (ko) 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
US20090279373A1 (en) Auto-refresh operation control circuit for reducing current consumption of semiconductor memory apparatus
US6359828B1 (en) Column address decoder and decoding method for controlling column select line enable time
US6636443B2 (en) Semiconductor memory device having row buffers
US7580318B2 (en) Address buffer circuit and method for controlling the same
KR100363481B1 (ko) 입력 버퍼 제어 장치
US6256260B1 (en) Synchronous semiconductor memory device having input buffers and latch circuits
US5748553A (en) Semiconductor memory device having extended margin in latching input signal
KR20040022379A (ko) 입출력 단자를 삭감 가능한 반도체 기억 장치
JP2022144926A (ja) 半導体メモリ装置
US6922372B2 (en) Synchronous semiconductor memory device having stable data output timing
KR100646204B1 (ko) 입력 어드레스 제어 회로
KR100557572B1 (ko) 전력소모를 방지한 데이터 리프레쉬 입력장치
US7952957B2 (en) Circuit for generating read and signal and circuit for generating internal clock using the same
KR100819648B1 (ko) 반도체 메모리장치
TW202238587A (zh) 半導體記憶體裝置
US20100034035A1 (en) Address latch circuit and semiconductor memory apparatus using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee