TWI514415B - 低功率保護電路 - Google Patents

Description

低功率保護電路

本發明主要是有關於一種低功率保護電，且特別是有關於一種低功率保護電路，可適用於具有雙操作電壓的動態隨機存取記憶體(DRAM)的電壓泵電路。

隨著現今科技的快速發展，現在的電子產品普遍運用半導體記憶體。傳統的動態隨機存取記憶體(DRAM)使用雙操作電壓。為了讓動態隨機存取記憶體運作正常，會使用具有較低電壓位準的第二操作電壓，而使用具有較高電壓位準的第一操作電壓可以使動態隨機存取記憶體的電壓泵電路更有效率地運作。

請參考圖1，圖1為傳統動態隨機存取記憶體DRAM的波形圖。在時間週期T0期間，操作電壓VDD1與VDD2上升，而且操作電壓VDD1較快達到第一穩定電壓位準。當操作電壓VDD1達到第一穩定電壓位準而且第二操作電壓VDD2無法達到第二穩定電壓位準，由電壓泵電路產生的泵輸出電壓VCCP可能會失控(因為太高)。在時間週期T0結束後與在時間週期T2期間，第一與第二操作電壓VDD1與VDD2下降，而且第二操作電壓VDD2較快減少。當第一操作電壓VDD1維持在第一穩定電壓位準 而且第二操作電壓VDD2減少到非常低的狀態，由電壓泵電路產生的泵輸出電壓VCCP可能失控

本發明提供一種低功率保護電路，用以避免動態隨機存取記憶體(DRAM)的電壓泵電路發生失控狀況。

本發明提供一種低功率保護電路，包括第一電壓偵測器，脈衝產生電路，SR閂鎖器，以及輸出邏輯操作電路。低功率保護電路適用於具有雙操作電壓的動態隨機存取記憶體(DRAM)。第一電壓偵測器接收電壓啟動信號並藉由偵測電壓啟動信號的電壓位準而產生高壓泵致能信號。脈衝產生電路接收電壓啟動信號並根據電壓啟動信號而產生電壓啟動脈衝。SR閂鎖器具有設定端、第一與第二重置端與輸出端。SR閂鎖器的設定端接收所述電壓啟動脈衝，SR閂鎖器的第一與第二重置端依序接收所述高壓泵致能信號與反向電壓啟動信號，SR閂鎖器的輸出端產生輸出信號。第二電壓偵測器接收輸出信號並藉由偵測輸出信號的電壓位準而產生低壓泵致能信號。輸出邏輯操作電路接收低壓泵致能信號與高壓泵致能信號，並根據低壓泵致能信號與高壓泵致能信號而產生泵致能信號，其中泵致能信號用於致能或禁能動態隨機存取記憶體(DRAM)的電壓泵電路的電壓操作。

因此，低功率保護電路提供第一與第二電壓偵測器，用以偵測雙操作電壓的電壓位準。低功率保護電路根據從第一與第二電壓偵測器所偵測到的結果而產生泵致能信號。如此一來，動態隨機存取記憶體(DRAM)的電壓泵電路根據第一與第二操作電壓的變化而得到控制，而 且電壓泵電路不會失控。

請了解，上述的概念與以下的細節描述是示範性，而且是為了本發明申請範圍提供進一步的解釋。

210‧‧‧電壓偵測器

220‧‧‧輸出邏輯操作電路

230‧‧‧脈衝產生電路

240‧‧‧SR閂鎖器

250‧‧‧電壓偵測器

290‧‧‧電壓泵電路

310‧‧‧電壓偵測器

320‧‧‧輸出邏輯操作電路

330‧‧‧脈衝產生電路

340‧‧‧SR閂鎖器

350‧‧‧電壓偵測器

370‧‧‧電壓位準轉換器

380‧‧‧邏輯操作電路

PWUP‧‧‧電壓啟動信號

HVPEN‧‧‧高壓泵致能信號

PUP‧‧‧電壓啟動脈衝

OS‧‧‧輸出信號

LVPEN‧‧‧低壓泵致能信號

PMPEN‧‧‧泵致能信號

VCCP‧‧‧泵出電壓

T0~T2‧‧‧時間週期

VDD1、VDD2‧‧‧操作電壓

NO1~NO3‧‧‧反或閘

IV11~IV4‧‧‧反向器

MP1~MP4、MN1~MN2‧‧‧電晶體

GND‧‧‧參考接地

TOSCEN‧‧‧壓轉換後電壓泵震盪器致能信號

OSCEN‧‧‧電壓泵震盪器致能信號

以下將以圖示提供對本發明的進一步的了解，並且將圖示合併並且構成本說明書的一部分。圖示繪示本發明的示範實施例，並配合描述以解釋本發明的原理。

圖1為傳統DRAM的波形圖。

圖2A為根據本發明一實施例的低功率保護電路的方塊流程圖。

圖2B為根據圖2A的實施例的該低功率保護電路的波形圖。

圖3為根據本發明另一實施例的低功率保護電路的電路圖。

圖4為根據本發明另一實施例的該低功率保護電路的電路圖。

將對本發明之示範實施例進行詳細地參考，在隨附圖式中說明示範實施例之實例。請知悉，相同參考數字在圖式中與描述中盡可能可用以代表相同或相似部分。

請參考圖2A，圖2A為根據本發明一實施例的一低功率保護電路的一方塊流程圖。低功率保護電路200包括電壓偵測器210，輸出邏輯操作電路220，脈衝產生電路230，SR閂鎖器240，以及電壓偵測器250。電壓偵測器210接收電壓啟動信號PWUP並藉由偵測電壓啟動信號PWUP的電壓位準產生高壓泵致能信號HVPEN。即，電壓偵測器210可偵測電壓啟動信號PWUP的電壓位準，且當電壓啟動信號PWUP的電壓位準高於預設值 時，電壓偵測器210產生邏輯高準位的高壓泵致能信號HVPEN(高壓泵致能信號HVPEN的預設值可以是邏輯低準位)。

另一方面，電壓啟動信號PWUP是根據第二操作電壓的電壓位準差異而產生。當第二操作電壓的電壓位準達到電壓啟動位準，其中電壓啟動位準是預設值時，電壓啟動信號PWUP可被觸發。

電壓啟動信號PWUP也由脈衝產生電路230接收。脈衝產生電路230根據電壓啟動信號PWUP而產生電壓啟動脈衝PUP。脈衝產生電路230可以是單發電路，而且脈衝產生電路230可藉由參考電壓啟動信號PWUP的轉態邊緣的其中之一而產生電壓啟動脈衝PUP。

SR閂鎖器240耦接脈衝產生電路230，SR閂鎖器240的設定端接收電壓啟動脈衝PUP，而SR閂鎖器240的第一與第二重置端依序接收高壓泵致能信號HVPEN與反向電壓啟動信號PWUPF。閂鎖器240根據高壓泵致能信號HVPEN、反向電壓啟動信號PWUPF與電壓啟動信號PWUP而產生輸出信號OS。輸出信號OS可經由電壓啟動信號PWUP設定為邏輯高準位，且輸出信號OS可經由高壓泵致能信號HVPEN與反向電壓啟動信號PWUPF的至少之一而重新設定為邏輯低準位。

電壓偵測器250耦接SR閂鎖器240，並從SR閂鎖器240接收輸出信號OS。電壓偵測器250藉由偵測輸出信號OS的電壓位準而產生低壓泵致能信號。

輸出邏輯操作電路220耦接電壓偵測器210與250。輸出邏輯操作電路220接收高壓泵致能信號HVPEN與低壓泵致能信號LVPEN，且在其接收到的高壓泵致能信號HVPEN與低壓泵致能信號LVPEN上執行邏輯 運算，而產生泵致能信號PMPEN。在本發明的一實施例中，由輸出邏輯操作電路220執行的邏輯運算可以是「或」運算。泵致能信號PMPEN被傳送到電壓泵電路290，以致能或禁能電壓泵電路290的操作。當電壓泵電路290被致能時，電壓泵電路290產生泵出電壓VCCP，而當電壓泵電路290被禁能時，電壓泵電路290不會產生泵出電壓VCCP。

關於低功率保護電路200的操作，請參考圖2A與圖2B，其中圖2B為根據圖2A的實施例的低功率保護電路的波形圖。在圖2B中，第一操作電壓VDD1在時間週期T0中逐漸上升，且第一操作電壓VDD1在第二操作電壓上升至滿級之前已上升至滿級。當第一操作電壓VDD1在時間週期T0中已上升至滿級，但第二操作電壓VDD2尚未上升至最大電壓值，電壓啟動信號PWUP是在邏輯低準位的狀態，且根據電壓啟動信號PWUP，高壓泵致能信號HVPEN與低壓泵致能信號LVPEN是在邏輯低準位的狀態。輸出邏輯操作電路220產生的泵致能信號PMPEN是在邏輯低準位的狀態，且電壓泵電路290在時間週期T0中停止產生泵輸出電壓VCCP。

電壓啟動信號PWUP在時間週期T1中藉由隨著第二操作電壓VDD2的上升而被觸發。當電壓啟動信號PWUP大於預設值，高壓泵致能信號HVPEN變化為邏輯高準位，且泵致能信號PMPEN也成為邏輯高準位。低壓泵致能信號LVPEN在高壓泵致能信號HVPEN到達高點的同時刻瞬間也到達高點，但接著，低壓泵致能信號LVPEN被關閉至邏輯低準位。此時，電壓泵電路290被致能，以在時間週期T1中產生泵輸出電壓VCCP。

請注意，在此，假如第一操作電壓VDD1隨著第二操作電壓VDD2上升或在第二操作電壓VDD2之後上升，電壓啟動信號PWUP可能會在泵 輸出電壓VCCP達到滿級之前跳閘。電壓啟動脈衝PUP由脈衝產生電路210產生，且低壓泵致能信號LVPEN被觸發。泵致能信號PMPEN為邏輯高準位，且電壓泵電路290被致能以產生泵輸出電壓VCCP。

在時間週期T2中，低功率保護電路200進入斷電模式。在斷電模式初期，高壓泵致能信號HVPEN為邏輯高準位，而低壓泵致能信號LVPEN為邏輯低準位。在時間週期T2中，首先，第一操作電壓VDD1保持在滿級狀態且第二操作電壓VDD2下降到低於預定電壓的電壓位準，而且高壓泵致能信號HVPEN跳閘為邏輯低準位。相對地，泵致能信號PMPEN跳閘為邏輯低準位，且電壓泵電路290被禁能。

因此，當第一與/或第二操作電壓VDD1，VDD2沒有滿級，而本發明的電壓泵電路290並未發生失控狀況時，就不會產生泵輸出電壓VCCP。

當第一與第二操作電壓VDD1，VDD2同時下降，或第一操作電壓VDD1比第二操作電壓VDD2提早下降時，低功率保護電路200的運作與上述在時間週期T2中的斷電模式的運作相同。

請參考圖3，圖3為根據本發明另一實施例的低功率保護電路的電路圖。電壓偵測器310包括電晶體MP1、MP2與MN1，以及反向器IV1。電晶體MP1的第一端耦接到第一操作電壓VDD1，電晶體MP1的控制端接收電壓啟動信號PWUP，且電晶體MP1的第二端耦接到電晶體MP2的第一端。電晶體MP2的控制端耦接到參考接地GND，且電晶體MP2的第二端耦接到電晶體MN1的第一端。電晶體MN1的控制端接收電壓啟動信號PWUP，電晶體MN1的第二端耦接到參考接地GND。反向器IV1的輸 入端耦接到電晶體MP2的第二端，而反向器IV1的輸出端產生高壓泵致能信號HVPEN。

電晶體MP1為具有低臨界電壓的P型電晶體。電晶體MP2為具 有長型通道長度的P型電晶體。電晶體MN1為具有長型通道長度的N型電晶體。

電壓偵測器350包括電晶體MP3，MP4與MN2，以及反向器IV2。 電晶體MP3的第一端耦接到第一操作電壓VDD1，電晶體MP3的控制端接收輸出信號OS，且電晶體MP3的第二端耦接到電晶體MP4的第一端。電晶體MP4的控制端耦接到參考接地GND，電晶體MP4的第二端耦接到電晶體MN2的第一端。電晶體MN2的控制端接收輸出信號OS，且電晶體MN2的第二端耦接到參考接地GND。反向器IV2的輸入端耦接到電晶體MP4的第二端，反向器IV2的輸出端產生低壓泵致能信號LVPEN。

電晶體MP3為具有低臨界電壓的P型電晶體。電晶體MP4為具 有長型通道長度的P型電晶體。電晶體MN2為具有長型通道長度的N型電晶體。

SR閂鎖器340包括反或(NOR)閘NO1與NO2，以及反向器 IV3。反或閘NO1的第一輸入端形成SR閂鎖器340的設定端，用以從脈衝產生電路330接收電壓啟動脈衝PUP。反或閘NO1的第二端耦接到反或閘NO2的輸出端。反或閘NO2的第一輸入端耦接到反或閘NO1的輸出端，反或閘NO2的第二端與第三端形成SR閂鎖器340的重置端，用以分別接收高壓泵致能信號HVPEN與反向電壓啟動信號PWUPF。反向電壓啟動信號PWUPF與電壓啟動信號PWUP彼此互補。反向器IV3的輸入端耦接到 反或閘NO1的輸出端，且反向器IV3的的輸出端產生輸出信號OS。

輸出邏輯操作電路320包括反或閘NO3與反向器IV4。反或閘NO3接收高壓泵致能信號HVPEN與低壓泵致能信號LVPEN，且反或閘NO3的輸出端耦接到反向器IV4的輸入端。而且，反向器IV4的輸出端輸出泵致能信號PMPEN。輸出邏輯操作電路320對高壓泵致能信號HVPEN與低壓泵致能信號LVPEN執行「或」運算，以產生泵致能信號PMPEN。

請參考圖4，圖4為根據本發明另一實施例的該低功率保護電路 的電路圖。圖4與圖3的不同處在於，低功率保護電路300更包括電壓位準轉換器370與邏輯操作電路380。電壓位準轉換器370接收電壓泵震盪器致能信號OSCEN，並轉換電壓泵震盪器致能信號OSCEN的電壓，用以產生經過電壓轉換後電壓泵震盪器致能信號TOSCEN。邏輯操作電路380接收經過電壓轉換後電壓泵震盪器致能信號TOSCEN與泵致能信號PMPEN，且邏輯操作電路380藉由在經過轉換的電壓泵震盪器致能信號TOSCEN與泵致能信號PMPEN上執行「及」運算或「反及」運算以產生輸出泵致能信號PMPENO。

簡言之，本發明的低功率保護電路藉由偵測動態隨機存取記憶 體的操作電壓的電壓變化以提供泵致能信號。亦即，由電壓泵電路產生的泵輸出電壓可以由低功率保護電路控制，因而得以避免失控狀況。

任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，有鑑於此，故本發明所涵蓋的更動與潤飾的保護範圍當視後附的申請專利範圍所界定者為準。

200‧‧‧低功率保護電路

210‧‧‧電壓偵測器

220‧‧‧輸出邏輯操作電路

230‧‧‧脈衝產生電路

240‧‧‧SR閂鎖器

250‧‧‧電壓偵測器

290‧‧‧電壓泵電路

PWUP‧‧‧電壓啟動信號

HVPEN‧‧‧高壓泵致能信號

PUP‧‧‧電壓啟動脈衝

OS‧‧‧輸出信號

LVPEN‧‧‧低壓泵致能信號

PMPEN‧‧‧泵致能信號

VCCP‧‧‧泵出電壓

PWUPF‧‧‧反向電壓啟動信號

Claims (10)

1. 一種低功率保護電路，適用於具有雙操作電壓的動態隨機存取記憶體(DRAM)，包括：一第一電壓偵測器，接收一電壓啟動信號並藉由偵測所述電壓啟動信號的電壓位準而產生一高壓泵致能信號；一脈衝產生電路，接收所述電壓啟動信號並根據所述電壓啟動信號而產生一電壓啟動脈衝；一SR閂鎖器，具有一設定端、一第一與一第二重置端與一輸出端，所述設定端接收所述電壓啟動脈衝，所述第一與第二重置端依序接收所述高壓泵致能信號與反向電壓啟動信號，而且所述輸出端產生一輸出信號；一第二電壓偵測器，接收所述輸出信號並藉由偵測所述輸出信號的電壓位準而產生一低壓泵致能信號；以及一輸出邏輯操作電路，接收所述低壓泵致能信號與所述高壓泵致能信號，並根據所述低壓泵致能信號與所述高壓泵致能信號而產生一泵致能信號，其中，所述泵致能信號用於致能或禁能所述動態隨機存取記憶體的電壓泵電路的操作。
2. 如申請專利範圍第1項所述的低功率保護電路，其中所述雙操作電壓是一第一操作電壓與一第二操作電壓，且所述第一操作電壓的電壓位準大於所述第二操作電壓的電壓位準。
3. 如申請專利範圍第1項所述的低功率保護電路，其中所述電壓啟動信號的產生是依據所述第二操作電壓的所述電壓位準是否大於電壓 啟動位準，其中所述電壓啟動位準是一預設值。
4. 如申請專利範圍第1項所述的低功率保護電路，其中所述第一電壓偵測器包括：一第一電晶體，具有第一端、第二端以及控制端，所述第一電晶體的第一端耦接到一第一操作電壓，所述第一電晶體的控制端接收所述電壓啟動信號；一第二電晶體，具有第一端、第二端以及控制端，所述第二電晶體的第一端耦接到所述第一電晶體的第二端，所述第二電晶體的控制端耦接到一參考接地；一第三電晶體，具有第一端、第二端以及控制端，所述第三電晶體的第一端耦接到所述第二電晶體的第二端，所述第三電晶體的控制端耦接到所述第一電晶體的控制端以接收所述電壓啟動信號，所述第三電晶體的第二端耦接到所述參考接地；以及一反向器，所述反向器的輸入端耦接到所述第二電晶體的第二端，且所述反向器的輸出端產生所述高壓泵致能信號。
5. 如申請專利範圍第4項所述的低功率保護電路，其中所述第一與第二電晶體是P型電晶體且所述第三電晶體是N型電晶體。
6. 如申請專利範圍第1項所述的低功率保護電路，其中所述輸出邏輯操作電路對所述低壓泵致能信號與所述高壓泵致能信號上執行一或邏輯操作，以產生所述泵致能信號。
7. 如申請專利範圍第6項所述的低功率保護電路，其中所述輸出 邏輯操作電路包括：一反或閘，接收所述低壓泵致能信號與所述高壓泵致能信號；以及一反向器，所述反向器的輸入端耦接到所述反或閘的輸出端，所述反向器的輸出端產生所述泵致能信號。
8. 如申請專利範圍第1項所述的低功率保護電路，其中所述第二電壓偵測器包括：一第一電晶體，具有第一端、第二端以及控制端，所述第一電晶體的第一端耦接到一第一操作電壓，所述第一電晶體的控制端接收所述輸出信號；一第二電晶體，具有第一端、第二端以及控制端，所述第二電晶體的第一端耦接到所述第一電晶體的第二端，所述第二電晶體的控制端耦接到一參考接地；一第三電晶體，具有第一端、第二端以及控制端，所述第三電晶體的第一端耦接到所述第二電晶體的第二端，所述第三電晶體的控制端耦接到所述第一電晶體的控制端以接收所述輸出信號，所述第三電晶體的第二端耦接到所述參考接地；以及一反向器，所述反向器的輸入端耦接到所述第二電晶體的第二端，且所述反向器的輸出端產生所述低壓泵致能信號。
9. 如申請專利範圍第1項所述的低功率保護電路，其中所述SR閂鎖器包括：第一反或閘，所述第一反或閘的第一輸入端接收所述電壓啟動脈衝；第二反或閘，所述第二反或閘的第一輸入端耦接到所述第一反或閘的 輸出端，所述第二反或閘的第二輸入端接收所述高壓泵致能信號，所述第二反或閘的第三輸入端接收反向電壓啟動信號，所述第二反或閘的輸出端耦接到所述第一反或閘的第二輸入端；以及一反向器，所述反向器一輸入端耦接到所述第一反或閘的所述輸出端，所述反向器的輸出端產生所述輸出信號。
10. 如申請專利範圍第1項所述的低功率保護電路，更包括：一電壓位準轉換器，接收電壓泵震盪器致能信號並轉換所述電壓泵震盪器致能信號的電壓，用以產生經過電壓轉換的一電壓泵震盪器致能信號；以及一邏輯操作電路，接收所述經過電壓轉換的電壓泵震盪器致能信號與所述泵致能信號，並且藉由對所述經過電壓轉換的電壓泵震盪器致能信號與所述泵致能信號上執行一及運算或一反及運算以產生一輸出泵致能信號。