KR101770604B1 - 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치 - Google Patents

전자 회로에서 저항의 공정 변화를 보상하기 위한 장치 Download PDF

Info

Publication number
KR101770604B1
KR101770604B1 KR1020100098593A KR20100098593A KR101770604B1 KR 101770604 B1 KR101770604 B1 KR 101770604B1 KR 1020100098593 A KR1020100098593 A KR 1020100098593A KR 20100098593 A KR20100098593 A KR 20100098593A KR 101770604 B1 KR101770604 B1 KR 101770604B1
Authority
KR
South Korea
Prior art keywords
transistor
resistor
voltage
resistance
process variation
Prior art date
Application number
KR1020100098593A
Other languages
English (en)
Other versions
KR20120037066A (ko
Inventor
이정호
홍승표
손주호
장승호
길현태
이준희
노이주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100098593A priority Critical patent/KR101770604B1/ko
Priority to CN201110305773.7A priority patent/CN102543992B/zh
Priority to US13/270,384 priority patent/US9231593B2/en
Priority to EP11184567.3A priority patent/EP2439847B1/en
Publication of KR20120037066A publication Critical patent/KR20120037066A/ko
Application granted granted Critical
Publication of KR101770604B1 publication Critical patent/KR101770604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 저항을 포함하는 전자 회로에서 상기 저항의 공정 변화를 보상하기 위한 것으로서, 상기 전자 회로는, 상기 적어도 하나의 저항의 공정 변화 값을 나타내는 제어 전압을 발생시키는 검출부와, 상기 제어 전압을 이용하여 상기 적어도 하나의 저항의 공정 변화를 보상하는 보상부를 포함한다.

Description

전자 회로에서 저항의 공정 변화를 보상하기 위한 장치{APPARATUS FOR COMPENSATING PROCESS VARIATION OF RESISTOR IN ELECTRONIC CIRCUIT}
본 발명은 전자 회로에 관한 것으로, 특히, 전자 회로에서 생산 공정에 따른 저항 값의 변화를 보상하기 위한 장치에 관한 것이다.
반도체 공정을 이용한 IC(Intergrated Circuit) 설계에 있어서, 능동(active) 소자인 PMOS(P-type Metal-Oxide Semiconductor), NMOS(N-type Metal-Oxide Semiconductor)는 물론, 캐패시터(capacitor), 저항 등 수동 소자들도 불가피하게 공정 변화(variation)을 가진다. 특히, 저항의 경우, 공정 변화는 무시할 수 없을 정도로 큰데, 저항을 형성하는 기술과 공정의 안정성에 따라 ±3σ(σ:표준편차) 범위에서 약 ±15% 내지 ±25% 정도의 저항 값 변화를 갖는 것이 일반적인 상용 반도체 공정의 수준이다.
반도체 공정에서 발생하는 저항 공정 변화 무시할 수 없을 정도로 크다. 도 1은 종래의 저항의 공정 변화를 도시하고 있다. 구체적으로, 상기 도 1은 CMOS(Complementary Metal-Oxide Semiconductor) 공정에서 제공되는 저항 값의 예를 도시하고 있다. 상기 도 1의 X축은 공정 변화 정도를 표준 편차로 나타낸다. 상기 저항의 공정 변화는 일반적으로 정규분포를 따른다. 상기 도 1을 참고하면, ±3σ수준에서 노미널(nominal) 값 대비 +22.0% 내지 -21.5%의 저항 값 변화를 보여 준다.
상술한 바와 같은 저항의 공정 변화는 상기 저항을 포함하는 회로의 성능에 큰 영향을 끼친다. 예를 들어, 믹서(mixer)를 살펴보면 다음과 같다. 도 2는 상향 변환 믹서(Up-conversion mixer) 회로의 예를 도시하고 있다. 상기 도 2에서, 저항 R1(210)은 다음의 역할을 수행한다. 첫째, 상기 R1(210)은 회로의 고주파 특성을 높여 주어 요구된 대역폭(Bandwidth)를 확보하는데 중요한 역할을 한다. 둘째, 상기 R1(210)은 트랜지스터(Transistor) Q1 내지 Q6의 변화에 둔감한 이득(Gain)을 보장한다. 셋째, 상기 R1(210)은 입력 신호의 크기가 클 때, 이득(Gain) 값을 조절하여 적정 선형성을 가지는 회로 구성하게 한다. 마지막으로, 상기 R1(210)은 입력 저항 값을 증가시킴으로써 앞에 위치할 블럭의 출력 신호의 크기를 그대로 받아들일 수 있도록 한다.
상술한 바와 같이, 상기 도 2의 R1(210)은 믹서 회로에 있어서 중요한 기능을 가진다. 하지만, 공정상에서 발생하는 저항 값 변화에 의해 상기 믹서의 이득은 도 3에 도시된 바와 같이 일정하지 못하게 된다. 상기 도 3을 참고하면, 상기 이득은 최대 약 3.75dB의 차이를 보인다. 상기 이득이 떨어지는 경우, 최종 출력단에서의 전력(Power)이 작아져 수신거리가 감소하는 영향이 발생하고, 상기 이득이 증가하는 경우, 선형성(Linearity)이 떨어져 SNR(Signal to Noise Ratio) 확보에 문제가 발생할 수 있다. 저항 값의 변화가 상기 이득의 변화에 지배적이기는 하나, 다른 소자, 온도 및 전원 전압의 변화까지 고려하면, 결과적으로 수율이 떨어지거나, 이를 극복하기 위한 캘리브레이션(calibration)이 필요하게 된다. 이로 인해, 회로 단가를 증가하고, 전력 소모가 커지며, 부피가 커지는 결과가 야기된다.
상술한 바와 같이, 생산 공정에 따른 저항 값의 변화로 인해 회로의 수율, 전력 소모 증가 등의 문제점이 발생한다. 따라서, 저항의 공정 변화가 있더라도, 이로 인한 피해를 최소화하기 위한 대안이 제시되어야 한다.
따라서, 본 발명의 목적은 전자 회로에서 저항의 공정 변화가 회로에 미치는 영향을 최소화하기 위한 장치를 제공함에 있다.
본 발명의 다른 목적은 전자 회로에서 저항의 공정 변화를 측정하기 위한 장치를 제공함에 있다.
본 발명의 또 다른 목적은 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 견지에 따르면, 적어도 하나의 저항을 포함하는 전자 회로 장치는, 상기 적어도 하나의 저항의 공정 변화 값을 나타내는 제어 전압을 발생시키는 검출부와, 상기 제어 전압을 이용하여 상기 적어도 하나의 저항의 공정 변화를 보상하는 보상부를 포함한다.
전자 회로에서 전류 소스 및 트랜지스터를 이용하여 공정 변화를 측정하고, 선형 영역에서 동작하는 트랜지스터를 통해 상기 공정 변화를 보상함으로써, 낮은 전력 소비 및 작은 크기의 회로 구성을 통해 상기 공정 변화로 인한 성능 저하를 방지할 수 있다.
도 1은 종래의 저항의 공정 변화를 도시하는 도면,
도 2는 종래 기술에 따른 상향 변환 믹서 회로의 예를 도시하는 도면,
도 3은 종래 기술에 따른 상향 변환 믹서의 이득 변화를 도시하는 도면,
도 4는 본 발명의 실시 예에 따른 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치의 블록 구성을 도시하는 도면,
도 5는 본 발명의 실시 예에 따른 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치의 검출부의 구체적 예들을 도시하는 도면,
도 6는 본 발명의 실시 예에 따른 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치의 보상부의 구체적 예들을 도시하는 도면,
도 7은 NMOS(N-type Metal-Oxide Semiconductor) 트랜지스터의 특성을 도시하는 도면,
도 8은 PMOS(P-type Metal-Oxide Semiconductor) 트랜지스터의 특성을 도시하는 도면,
도 9는 본 발명의 실시 예에 따라 보상된 저항의 공정 변화를 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 저항의 공정 변화를 보상하기 위한 장치를 적용한 상향 변환 믹서를 도시하는 도면,
도 11은 본 발명의 실시 예에 따른 저항의 공정 변화를 보상하기 위한 장치를 적용한 상향 변환 믹서의 이득 변화를 도시하는 도면,
도 12는 본 발명의 다른 실시 예에 따른 저항의 공정 변화를 보상하기 위한 장치를 적용한 상향 변환 믹서를 도시하는 도면,
도 13은 본 발명의 실시 예에 따른 저항의 공정 변화를 보상하기 위한 장치를 적용한 피드백 회로를 도시하는 도면.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우, 그 상세한 설명은 생략한다.
이하 본 발명은 전자 회로에서 저항의 공정 변화를 보상하기 위한 기술에 대해 설명한다.
도 4는 본 발명의 실시 예에 따른 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치의 블록 구성을 도시하고 있다. 이하 설명의 편의를 위해, 본 발명은 상기 '저항의 공정 변화를 보상하기 위한 장치'를 '공정 변화 보상 장치'라 칭한다.
상기 도 4에 도시된 바와 같이, 상기 공정 변화 보상 장치는 크기 2개의 블럭들, 즉, 검출부(Detecting Part)(410) 및 보상부(Compensating Part)(420)를 포함하여 구성된다.
상기 검출부(410)는 보상하고자 하는 저항의 공정 변화 값을 나타내는 전압을 발생시킨다. 즉, 상기 검출부(410)는 상기 보상하고자 하는 저항과 동일한 공정 변화를 가지는 저항에 고정 전류를 흐르게 함으로써, 상기 공정 변화 값을 나타내는 전압(이하 '제어(TUNE) 전압'이라 칭함)으로 변환한다. 상세히 설명하면, 상기 검출부(410)는 전류소스(curreent source)(412), 저항검출기(414), 추가전압발생기(416)을 포함한다. 상기 전류소스(412)는 상기 저항검출기(414)가 저항 값으로부터 전압 값을 발생시키기 위한 전류를 제공하고, 상기 저항검출기(414)는 상기 전류소스(412)로부터의 고정 전류를 이용하여 저항의 공정 변화 값에 대응되는 전압, 즉, 상기 제어(TUNE) 전압을 발생시킨다. 상기 추가전압발생기(416)는 상기 보상부(420)의 동작 성능 향상을 위해 상기 제어(TUNE) 전압의 값을 최적화한다. 단, 상기 추가전압발생기(416)는 임의적 구성요소로서, 구체적인 실시 예에 따라 생략될 수 있다.
상기 보상부(420)는 상기 제어(TUNE) 전압을 이용하여 상기 공정 변화를 보상한다. 즉, 상기 부상부(420)는 상기 제어(TUNE) 전압을 저항 값으로 변환하는 소자를 보상의 대상인 목표(Object) 저항과 병렬 또는 직렬로 연결함으로써 상기 목표 저항의 공정 변화를 보상한다. 상세히 설명하면, 상기 보상부(420)는 전압-저항변환기(voltage to R converter)(422), 목표저항(object R)(424)를 포함한다. 상기 전압-저항변환기(422)는 상기 제어(TUNE) 전압을 제공받아 상기 제어(TUNE) 전압에 대응되는 저항 값을 발생시키고, 상기 전압-저항변환기(422)에 의해 발생된 저항 값은 상기 목표 저항(424)의 저항 값과 합산된다. 이로써, 상기 목표 저항(424)의 공정 변화가 보상된다.
도 5는 본 발명의 실시 예에 따른 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치의 상기 검출부(410)의 구체적 예들을 도시하고 있다. 상기 도 5의 (a) 및 (b)는 상기 검출부(410)는 2가지 실시 예들을 도시하고 있다.
상기 도 5의 (a)를 참고하면, 상기 검출부(410)는 VDD 및 GND(Ground) 사이에 순차적으로 직렬 연결된 전류소스(502), 측정저항(504), 트랜지스터(506)를 포함할 수 있다. 구체적으로, 상기 트랜지스터(506)는 NMOS 트랜지스터이고, 상기 트랜지스터(506)의 소스(soruce) 단자는 GND에, 상기 트랜지스터(506)의 드레인(drain) 단자는 상기 측정저항(504)의 일단에, 상기 측정저항(504)의 타단은 상기 전류소스(502)의 일단에, 상기 전류소스(502)의 타단은 상기 VDD에 연결된다. 상기 전류소스(502)는 일반적인 커런트 미러(Current Mirror)로 구성될 수 있다. 상기 측정저항(504)는 상기 보상부(420)에 포함된 목표(object) 저항과 동일한 공정 변화를 가진다. 예를 들어, 상기 측정저항(504) 및 상기 목표 저항이 동일한 기법의 공정을 통해 생산된 경우, 상기 측정저항(504) 및 상기 목표 저항은 상기 동일한 공정 변화를 가질 수 있다. 상기 전류소스(502) 및 상기 측정저항(504) 간 노드(node)에서 제어(TUNE) 전압이 측정된다. 상기 트랜지스터(506)는 상기 보상부(420)의 동작을 최적화하기 위해 상기 제어(TUNE) 전압의 값을 조절한다. 단, 상기 트랜지스터(506)는 임의적 구성요소로서, 구체적인 실시 예에 따라 생략될 수 있다.
상기 도 5의 (a)에서, 상기 제어(TUNE) 전압을 수식으로 표현하면 하기 <수학식 1>과 같다.
Figure 112010065332453-pat00001
상기 <수학식 1>에서, 상기 VTUNE은 상기 제어(TUNE) 전압, 상기 I는 상기 전류소스(502)의 발생 전류, 상기 R은 상기 측정저항(504)의 설계 저항 값, 상기 △R은 상기 측정저항(504)의 공정 변화 저항 값, 상기 VGS는 상기 트랜지스터(506)의 게이트-소스 전압(gate-source voltage)을 의미한다.
상기 <수학식 1>을 참고하면, 공정 변화에 해당하는 전압 값은 I△R가 되고, 공정 변화와 무관한 DC(Direct Current) 전압 값은 IR+VGS(=VDS)가 된다. 그러나, 상기 공정 변화 저항 값 △R은 설계 저항 값 R의 함수이므로, 상기 VGS(=VDS)는 공정 변화와 무관한 상기 DC 전압 값을 최적화하는 설계 변수 역할을 한다. 상기 <수학식 1>에 의하면, 상기 도 5의 (a)에서 상기 측정저항(504)의 공정 변화 저항 값 △R이 커질수록, 상기 제어(TUNE) 전압도 커진다.
상기 도 5의 (b)를 참고하면, 상기 검출부(410)는 VDD와 GND(Ground) 사이에 순차적으로 직렬 연결된 트랜지스터(516), 측정저항(514), 전류소스(512)를 포함할 수 있다. 상기 전류소스(512)는 일반적인 커런트 미러(Current Mirror)로 구성될 수 있다. 구체적으로, 상기 트랜지스터(516)는 PMOS 트랜지스터이고, 상기 트랜지스터(516)의 소스(soruce) 단자는 상기 VDD에, 상기 트랜지스터(516)의 드레인(drain) 단자는 상기 측정저항(514)의 일단에, 상기 측정저항(514)의 타단은 상기 전류 소스의 일단에, 상기 전류소스(512)의 타단은 상기 GND에 연결된다. 상기 측정저항(514)은 상기 보상부(420)에 포함된 목표(object) 저항과 동일한 공정 변화를 가진다. 예를 들어, 상기 측정저항(514) 및 상기 목표 저항이 동일한 기법의 공정을 통해 생산된 경우, 상기 측정저항(514) 및 상기 목표 저항은 상기 동일한 공정 변화를 가질 수 있다. 상기 전류소스(512) 및 상기 측정저항(514) 간 노드에서 제어(TUNE) 전압이 측정된다. 상기 트랜지스터(516)는 상기 보상부(420)의 동작을 최적화하기 위해 상기 제어(TUNE) 전압의 값을 조절한다. 단, 상기 트랜지스터(516)는 임의적 구성요소로서, 구체적인 실시 예에 따라 생략될 수 있다.
상기 도 5의 (b)에서, 상기 제어(TUNE) 전압을 수식으로 표현하면 하기 <수학식 2>과 같다.
Figure 112010065332453-pat00002
상기 <수학식 2>에서, 상기 VDD는 입력 전압, 상기 VTUNE은 상기 제어(TUNE) 전압, 상기 I는 상기 전류소스(512)의 발생 전류, 상기 R은 상기 측정저항(514)의 설계 저항 값, 상기 △R은 상기 측정저항(514)의 공정 변화 저항 값, 상기 VGS는 상기 트랜지스터(516)의 게이트-소스 전압을 의미한다.
상기 <수학식 2>를 참고하면, 공정 변화에 해당하는 전압 값은 I△R가 되고, 공정 변화와 무관한 DC 전압 값은 IR+VGS(=VDS)가 된다. 그러나, 상기 공정 변화 저항 값 △R은 설계 저항 값 R의 함수이므로, 상기 VGS(=VDS)는 공정 변화와 무관한 상기 DC 전압 값을 최적화하는 설계 변수 역할을 한다. 상기 <수학식 2>에 의하면, 상기 도 5의 (b)에서 상기 측정저항(514)의 공정 변화 저항 값 △R이 커질수록, 상기 제어(TUNE) 전압은 작아진다.
도 6는 본 발명의 실시 예에 따른 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치의 상기 보상부(420)의 구체적 예들을 도시하고 있다. 상기 도 6의 (a) 내지 (f)는 상기 보상부(420)는 6가지 실시 예들을 도시하고 있다.
상기 도 6의 (a) 내지 (f)를 참고하면, 상기 보상부(420)는 적어도 하나의 목표 저항(612, 622, 632, 642, 652, 662) 및 트랜지스터(614, 624, 634, 644, 654, 664)를 포함한다. 여기서, (a) 내지 (c)의 경우, 상기 트랜지스터(614, 624, 634)는 NMOS이고, (d) 내지 (f)의 경우, 상기 트랜지스터(644, 654, 664)는 PMOS이다. 상기 목표 저항(612, 622, 632, 642, 652, 662)은 보상하고자하는 목표이다. 상기 트랜지스터(614, 624, 634, 644, 654, 664)는 게이트(gate)로 제어(TUNE) 전압을 인가받는다. 이때, 상기 트랜지스터(614, 624, 634, 644, 654, 664)는 드레인-소스 전압(VDS) 및 드레인 전류(ID)가 선형 관계를 보이는 선형 영역(linear region)에서 동작하며, 이에 따라, 상기 제어(TUNE) 전압에 대응되는 저항 값을 생성한다.
상기 (a) 내지 상기 (c)와 같이 상기 트랜지스터(614, 624, 634)가 NMOS인 경우, 상기 트랜지스터(614, 624, 634)에 의해 생성되는 저항 값의 특성을 설명하면 다음과 같다. 도 7은 NMOS 트랜지스터의 특성을 도시하고 있다. 상기 도 7을 참고하면, 드레인-소스 전압(Drain-Source voltage) VDS의 변화에 따라 드레인-소스 전류(Drain-Source current) ID는 변화한다. 상기 NMOS 트랜지스터가 증폭기로서 사용되는 경우, 상기 NMOS 트랜지스터는 포화 영역(saturation region)에서 동작하도록 설계된다. 하지만, 본 발명과 같이 상기 NMOS 트랜지스터가 전압-저항 변환기로서 사용되는 경우, 상기 NMOS 트랜지스터는 선형 영역(linear region)에서 동작한다. 상기 도 7에 도시된 바와 같이, 상기 선형 영역에서, 일정 게이트-소스 전압(Gate-Source Voltage) VGS에 대하여 ID 및 VDS는 관계는 일정한 기울기를 가지는 직선으로 나타나며, 상기 직선의 기울기는 ID/VDS로서, 1/RDS로 표현된다. 따라서, 상기 기울기의 역수가 상기 트랜지스터(614, 624, 634)에 의해 생성되는 저항 값 RDS이다. 또한, 상기 VGS는 상기 트랜지스터(614, 624, 634)의 게이트로 인가되는 상기 제어(TUNE) 전압이다. 따라서, 상기 제어(TUNE) 전압이 커질수록, 상기 트랜지스터(614, 624, 634)에 의해 발생하는 저항 값은 작아진다.
상기 (d) 내지 상기 (f)와 같이 상기 트랜지스터(644, 654, 664)가 PMOS인 경우, 상기 트랜지스터(644, 654, 664)에 의해 생성되는 저항 값의 특성을 설명하면 다음과 같다. 도 8은 PMOS 트랜지스터의 특성을 도시하고 있다. 상기 도 8을 참고하면, 드레인-소스 전압 VDS의 변화에 따라 드레인-소스 전류 ID는 변화한다. 본 발명과 같이 상기 PMOS 트랜지스터가 전압-저항 변환기로서 사용되는 경우, 상기 PMOS 트랜지스터는 선형 영역에서 동작한다. 상기 도 8에 도시된 바와 같이, 상기 선형 영역에서, 일정 게이트-소스 전압 VGS에 대하여 ID 및 VDS는 관계는 일정한 기울기를 가지는 직선으로 나타나며, 상기 직선의 기울기는 ID/VDS로서, 1/RDS로 표현된다. 따라서, 상기 기울기의 역수가 상기 트랜지스터(644, 654, 664)에 의해 생성되는 저항 값 RDS이다. 또한, 상기 VGS는 상기 트랜지스터(644, 654, 664)의 게이트로 인가되는 상기 제어(TUNE) 전압이다. 따라서, 상기 제어(TUNE) 전압이 커질수록, 상기 트랜지스터(644, 654, 664)에 의해 발생하는 저항 값은 커진다.
상기 도 7 및 상기 도 8을 참고하여 설명한 바와 같이, NMOS 트랜지스터(614, 624, 634)를 사용하는 경우 상기 제어(TUNE) 전압이 커질수록 상기 트랜지스터(614, 624, 634)에 의해 발생하는 저항 값은 작아지고, PMOS 트랜지스터(644, 654, 664)를 사용하는 경우 상기 제어(TUNE) 전압이 커질수록 상기 트랜지스터(644, 654, 664)에 의해 발생하는 저항 값은 커진다. 따라서, 상기 목표저항(612, 622, 632, 642, 652, 662) 및 상기 트랜지스터(614, 624, 634, 644, 654, 664)의 직렬 또는 병렬 연결로 인해, 단자 P1 및 단자 P2 사이의 전체 저항 값은 상기 목표저항(612, 622, 632, 642, 652, 662)의 실제 저항 값과 달라진다. 이로써, 상기 목표저항(612, 622, 632, 642, 652, 662)의 공정 변화에 대한 보상이 이루어진다.
상기 도 6의 (a) 내지 (f)에 도시된 상기 보상부(420)의 실시 예들을 상세히 살펴보면 다음과 같다.
상기 도 6의 (a)를 참고하면, 상기 보상부(420)는 병렬 연결된 목표저항(612) 및 트랜지스터(614)를 포함하며, 상기 트랜지스터(614)의 게이트로 제어(TUNE) 전압이 인가된다. 병렬 연결이므로, 상기 단자 P1 및 상기 단자 P2의 전제 저항 값은 상기 목표저항(612)의 저항 값보다 작다. 다시 말해, 상기 목표저항(612)은 저항 값이 작아지도록 보상된다. 또한, 상기 트랜지스터(614)는 NMOS이므로, 상기 제어(TUNE) 전압이 커질수록 상기 트랜지스터(614)에 의해 발생하는 저항 값은 작아진다. 따라서, 상기 도 6의 (a)와 같이 NMOS 트랜지스터(614)를 사용하는 보상부(420)는 상기 도 5의 (a)와 같이 공정 변화가 클수록 제어(TUNE) 전압이 커지는 특성을 가지는 검출부(410)와 함께 사용됨이 바람직하다.
상기 도 6의 (b)를 참고하면, 상기 보상부(420)는 직렬 연결된 목표저항(622) 및 트랜지스터(624)를 포함하며, 상기 트랜지스터(624)의 게이트로 제어(TUNE) 전압이 인가된다. 직렬 연결이므로, 상기 단자 P1 및 상기 단자 P2의 전제 저항 값은 상기 목표저항(622)의 저항 값보다 크다. 다시 말해, 상기 목표저항(622)은 저항 값이 커지도록 보상된다. 또한, 상기 트랜지스터(624)는 NMOS이므로, 상기 제어(TUNE) 전압이 커질수록 상기 트랜지스터(624)에 의해 발생하는 저항 값은 작아진다. 따라서, 상기 도 6의 (b)와 같이 NMOS 트랜지스터(624)를 사용하는 보상부(420)는 상기 도 5의 (a)와 같이 공정 변화가 클수록 제어(TUNE) 전압이 커지는 특성을 가지는 검출부(410)와 함께 사용됨이 바람직하다.
상기 도 6의 (c)를 참고하면, 상기 보상부(420)는 직렬 연결된 2개의 목표저항(632)들 및 상기 목표저항들(632) 사이에 직렬 연결된 트랜지스터(634)를 포함하며, 상기 트랜지스터(634)의 게이트로 제어(TUNE) 전압이 인가된다. 직렬 연결이므로, 상기 단자 P1 및 상기 단자 P2의 전제 저항 값은 상기 목표저항들(632)의 저항 값보다 크다. 다시 말해, 상기 목표저항(632)은 저항 값이 커지도록 보상된다. 또한, 상기 트랜지스터(634)는 NMOS이므로, 상기 제어(TUNE) 전압이 커질수록 상기 트랜지스터(634)에 의해 발생하는 저항 값은 작아진다. 따라서, 상기 도 6의 (c)와 같이 NMOS 트랜지스터(634)를 사용하는 보상부(420)는 상기 도 5의 (a)와 같이 공정 변화가 클수록 제어(TUNE) 전압이 커지는 특성을 가지는 검출부(410)와 함께 사용됨이 바람직하다. 나아가, 상기 도 6의 (c)와 같은 경우, 저항들(632)이 대칭되는 형태를 가지므로, 차동(differential) 회로, 즉, 대칭(symmetric) 구조에서 사용될 수 있다.
상기 도 6의 (d)를 참고하면, 상기 보상부(420)는 병렬 연결된 목표저항(642) 및 트랜지스터(644)를 포함하며, 상기 트랜지스터(644)의 게이트로 제어(TUNE) 전압이 인가된다. 병렬 연결이므로, 상기 단자 P1 및 상기 단자 P2의 전제 저항 값은 상기 목표저항(642)의 저항 값보다 작다. 다시 말해, 상기 목표저항(642)은 저항 값이 작아지도록 보상된다. 또한, 상기 트랜지스터(644)는 PMOS이므로, 상기 제어(TUNE) 전압이 커질수록 상기 트랜지스터(644)에 의해 발생하는 저항 값은 커진다. 따라서, 상기 도 6의 (d)와 같이 PMOS 트랜지스터(614)를 사용하는 보상부(420)는 상기 도 5의 (b)와 같이 공정 변화가 클수록 제어(TUNE) 전압이 작아지는 특성을 가지는 검출부(410)와 함께 사용됨이 바람직하다.
상기 도 6의 (e)를 참고하면, 상기 보상부(420)는 직렬 연결된 목표저항(652) 및 트랜지스터(654)를 포함하며, 상기 트랜지스터(654)의 게이트로 제어(TUNE) 전압이 인가된다. 직렬 연결이므로, 상기 단자 P1 및 상기 단자 P2의 전제 저항 값은 상기 목표저항(652)의 저항 값보다 크다. 다시 말해, 상기 목표저항(652)은 저항 값이 커지도록 보상된다. 또한, 상기 트랜지스터(654)는 PMOS이므로, 상기 제어(TUNE) 전압이 커질수록 상기 트랜지스터(654)에 의해 발생하는 저항 값은 커진다. 따라서, 상기 도 6의 (e)와 같이 PMOS 트랜지스터(654)를 사용하는 보상부(420)는 상기 도 5의 (b)와 같이 공정 변화가 클수록 제어(TUNE) 전압이 작아지는 특성을 가지는 검출부(410)와 함께 사용됨이 바람직하다.
상기 도 6의 (f)를 참고하면, 상기 보상부(420)는 직렬 연결된 2개의 목표저항(662)들 및 상기 목표저항들(662) 사이에 직렬 연결된 트랜지스터(664)를 포함하며, 상기 트랜지스터(664)의 게이트로 제어(TUNE) 전압이 인가된다. 직렬 연결이므로, 상기 단자 P1 및 상기 단자 P2의 전제 저항 값은 상기 목표저항들(662)의 저항 값보다 크다. 다시 말해, 상기 목표저항(662)은 저항 값이 커지도록 보상된다. 또한, 상기 트랜지스터(664)는 PMOS이므로, 상기 제어(TUNE) 전압이 커질수록 상기 트랜지스터(664)에 의해 발생하는 저항 값은 커진다. 따라서, 상기 도 6의 (f)와 같이 PMOS 트랜지스터(664)를 사용하는 보상부(420)는 상기 도 5의 (b)와 같이 공정 변화가 클수록 제어(TUNE) 전압이 작아지는 특성을 가지는 검출부(410)와 함께 사용됨이 바람직하다. 나아가, 상기 도 6의 (f)와 같은 경우, 저항들(662)이 대칭되는 형태를 가지므로, 차동(differential) 회로, 즉, 대칭 구조에서 사용될 수 있다.
도 9는 본 발명의 실시 예에 따라 보상된 저항의 공정 변화를 도시하고 있다. 상기 도 9는 검출부를 상기 도 5의 (a)와 같이, 보상부를 상기 도 6의 (a)와 같이 구성한 공정 변화 보상 장치의 모의 실험 결과를 도시하고 있다.
본 발명의 적용이 없는 통상의 저항의 공정 변화를 나타내는 도 1과 비교하여 살펴보면, 통상의 저항이 노미널(nominal) 저항 값에 대비 -21.5% 내지 22.0%로 상당히 큰 저항 값 변화를 보이는 반면, 본 발명에 따라 보상된 저항은 ±1.4σ의 저항 값을 노미널(nominal)로 할 때 -4.6% 내지 +1.6%로 현저히 작은 저항 값 변화를 갖는다. 즉, 본 발명이 공정 변화에 대하여 현저한 보상 효과가 있음이 확인된다.
상술한 바와 같이, 본 발명에 따른 공정 변화 보상 장치는 검출부 및 보상부로 구성된다. 상기 공정 변화 보상 장치는 저항이 사용되는 모든 전자 회로에 적용될 수 있다. 구체적으로, 본 발명에 따른 공정 변화 보상 장치는 저항이 사용되는 회로에 상기 검출부를 추가하고, 보상의 대상이 되는 저항을 상기 보상부로 대체함으로써 적용될 수 있다. 이하, 본 발명은 상기 공정 변화 보상 장치를 적용한 회로의 구체적인 예들을 도면을 참고하여 설명한다.
도 10은 본 발명의 실시 예에 따른 저항의 공정 변화를 보상하기 위한 장치를 적용한 상향 변환 믹서(Up-conversion mixer)를 도시하고 있다. 상기 도 10은 상기 도 2에 도시된 종래 기술에 따른 상향 변환 믹서에 본 발명에 따른 공정 변화 보상 장치를 적용한 실시 예를 도시하고 있다.
상기 도 2와 비교하여 살펴보면, 상기 도 10에 도시된 상향 변환 믹서는 상기 도 2에 도시된 회로에 비하여 검출부(1010)를 더 포함하며, 상기 도 2의 R1(210)은 보상부(1020)로 대체되었다. 이때, 상기 검출부(1010)는 상기 도 5의 (a)와 같은 구조를 가지며, 상기 보상부(1020)는 상기 도 6의 (a)와 같은 구조를 가진다. 구체적으로, 상기 도 10에 도시된 상향 변환 믹서는 상기 도 2에 도시된 회로에서 VDD 및 GND 사이에 전류 소스 I2(1012), 저항 R3(1014), 트랜지스터 Q8(1016)를 순차적으로 직렬 연결하고, 상기 저항 R1(210)을 제외하고, 상기 저항 R1(210)의 위치에 저항 R2(1022) 및 트랜지스터 Q7(1024)을 병렬 연결한 후, 상기 전류 소스 I2(1012) 및 상기 저항 R3(1014) 간 노드를 상기 트랜지스터 Q7(1024)의 게이트와 연결시킴으로써 구성된다. 이때, 상기 도 2에 도시된 상향 변환 믹서 및 상기 도 10에 도시된 상향 변환 믹서가 동일한 이득을 가지도록 하기 위하여, 상기 저항 R2(1022)는 상기 저항 R1(210)보다 큰 저항 값을 가짐이 바람직하다. 왜냐하면, 상기 저항 R2(1022)는 상기 트랜지스터 Q7(1024)과 병렬 연결되기 때문에 보상 후의 저항 값이 작아지기 때문이다.
상기 도 10에서, 상기 검출부(1010)는 상기 상향 변환 믹서의 일부로서, VDD 및 GND를 공유하도록 구성되어 있으나, 별도의 VDD 및 GND에 연결된 회로로 구성될 수 있다. 단, 상기 검출부(1010)가 별도로 구성되더라도, 상기 검출부(1010)에서 측정되는 제어(TUNE) 전력은 상기 보상부(1020)의 트랜지스터 Q7(1024)의 게이트로 입력되어야 한다.
도 11은 본 발명의 실시 예에 따른 저항의 공정 변화를 보상하기 위한 장치를 적용한 상향 변환 믹서의 이득 변화를 도시하고 있다. 상기 도 11은 상기 도 10에 도시된 상향 변환 믹서의 이득 변화를 도시하고 있다.
종래 기술의 상향 변환 믹서의 이득 변화를 도시한 상기 도 3과 비교하여 살펴보면, 상기 도 3에 도시된 종래의 상향 변환 믹서는 저항의 공정 변화에 따라 약 3.7dB의 큰 이득 변화를 보이지만, 상기 도 11에 도시된 보상된 저항을 적용한 상향 변환 믹서는 약 0.5dB의 현저히 개선된 이득 변화를 보인다. 상기 도 11에 도시된 바와 같은 이득 변화의 감소로 인해, 믹서의 수율 개선이 기대되며, 또한, 캘리브레이션(calibration) 절차의 생략으로 인한 테스트 비용 절감 효과가 기대된다.
도 12는 본 발명의 다른 실시 예에 따른 저항의 공정 변화를 보상하기 위한 장치를 적용한 상향 변환 믹서를 도시하고 있다. 상기 도 12는 상기 도 10과 달리 상기 도 6의 (c)와 같은 구조의 보상기를 사용한 경우를 도시하고 있다.
구체적으로, 상기 도 12에 도시된 상향 변환 믹서는 상기 도 2에 도시된 회로에서 VDD 및 GND 사이에 전류 소스 I2(1212), 저항 R3(1214), 트랜지스터 Q8(1216)를 순차적으로 직렬 연결하고, 상기 저항 R1(210)을 제외하고, 상기 저항 R1(210)의 위치에 저항 R1(1222), 저항 R2(1224) 및 트랜지스터 Q7(1226)을 병렬 연결한 후, 상기 전류 소스 I2(1212) 및 상기 저항 R3(1214) 간 노드를 상기 트랜지스터 Q7(1226)의 게이트와 연결시킴으로써 구성된다.
상기 도 12에서, 상기 검출부(1210)는 상기 상향 변환 믹서의 일부로서, VDD 및 GND를 공유하도록 구성되어 있으나, 별도의 VDD 및 GND에 연결된 회로로 구성될 수 있다. 단, 상기 검출부(1210)가 별도로 구성되더라도, 상기 검출부(1210)에서 측정되는 제어(TUNE) 전력은 상기 보상부(1220)의 트랜지스터 Q7(1226)의 게이트로 입력되어야 한다.
도 13은 본 발명의 실시 예에 따른 저항의 공정 변화를 보상하기 위한 장치를 적용한 피드백 회로를 도시하고 있다. 상기 도 13은 종래의 피드백 회로(1300), 본 발명의 실시 예에 따른 공정 변화 보상 장치를 포함하는 제1피드백 회로(1320), 본 발명의 다른 실시 예에 따른 공정 변화 보상 장치를 포함하는 제2피드백 회로(1360)를 도시하고 있다.
상기 제1피드백 회로(1320)는 상기 종래의 피드백 회로(1300)에 비하여 검출부(1330)를 더 포함하며, 상기 종래의 피드백 회로(1300)의 R1(1302)은 보상부(1340)로 대체되었다. 이때, 상기 검출부(1330)는 상기 도 5의 (b)와 같은 구조를 가지며, 상기 보상부(1340)는 상기 도 6의 (d)와 같은 구조를 가진다. 구체적으로, 상기 제1피드백 회로(1320)는 상기 종래의 피드백 회로(1300)에서 VDD 및 GND 사이에 트랜지스터 Q2(1332), 저항 R3(1334), 전류 소스 I(1336)를 순차적으로 직렬 연결하고, 상기 저항 R1(1302)을 제외하고, 상기 저항 R1(1302)의 위치에 저항 R2(1342) 및 트랜지스터 Q3(1344)을 병렬 연결한 후, 상기 전류 소스 I(1336) 및 상기 저항 R3(1334) 간 노드를 상기 트랜지스터 Q3(1344)의 게이트와 연결시킴으로써 구성된다.
상기 제2피드백 회로(1360)는 상기 종래의 피드백 회로(1300)에 비하여 검출부(1370)를 더 포함하며, 상기 종래의 피드백 회로(1300)의 R1(1302)은 보상부(1380)로 대체되었다. 이때, 상기 검출부(1370)는 상기 도 5의 (b)와 같은 구조를 가지며, 상기 보상부(1380)는 상기 도 6의 (e)와 같은 구조를 가진다. 구체적으로, 상기 제2피드백 회로(1360)는 상기 종래의 피드백 회로(1300)에서 VDD 및 GND 사이에 트랜지스터 Q2(1372), 저항 R5(1374), 전류 소스 I(1376)를 순차적으로 직렬 연결하고, 상기 저항 R1(1302)을 제외하고, 상기 저항 R1(1302)의 위치에 저항 R4(1382) 및 트랜지스터 Q4(1384)을 병렬 연결한 후, 상기 전류 소스 I(1376) 및 상기 저항 R5(1374) 간 노드를 상기 트랜지스터 Q4(1384)의 게이트와 연결시킴으로써 구성된다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (15)

  1. 적어도 하나의 저항을 포함하는 전자 회로 장치에 있어서,
    상기 적어도 하나의 저항의 공정 변화 값을 나타내는 제어 전압을 발생시키는 검출부와,
    드레인-소스 전압(VDS) 및 드레인 전류(ID)가 선형 관계를 보이는 선형 영역(linear region)에서 동작하는 적어도 하나의 트랜지스터에 적용되는 상기 제어 전압을 이용하여 상기 적어도 하나의 저항의 공정 변화를 보상하는 보상부를 포함하며,
    상기 검출부는, 고정 전류를 제공하는 전류 소스 및 측정 저항을 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서,
    상기 검출부는, 직렬 연결된 상기 전류 소스, 상기 측정 저항 및 트랜지스터를 포함하는 것을 특징으로 하는 장치.
  3. 제2항에 있어서,
    상기 측정 저항은, 상기 적어도 하나의 저항과 동일한 공정 변화를 가지는 거을 특징으로 하는 장치.
  4. 제2항에 있어서,
    상기 제어 전압은, 상기 전류 소스 및 상기 측정 저항을 연결하는 노드에서 측정되는 전압인 것을 특징으로 하는 장치.
  5. 제2항에 있어서,
    상기 트랜지스터는, NMOS 트랜지스터이고,
    상기 트랜지스터의 소스(soruce) 단자는, GND에,
    상기 트랜지스터의 드레인(drain) 단자는, 상기 측정 저항의 일단에,
    상기 측정 저항의 타단은, 상기 전류 소스의 일단에,
    상기 전류 소스의 타단은, VDD에 연결되어 있으며,
    상기 제어 전압은, 상기 트랜지스터의 VDS 전압 및 상기 측정 저항에 인가되는 전압을 합산한 값인 것을 특징으로 하는 장치.
  6. 제2항에 있어서,
    상기 트랜지스터는, PMOS 트랜지스터이고,
    상기 트랜지스터의 소스(soruce) 단자는, VDD에,
    상기 트랜지스터의 드레인(drain) 단자는, 상기 측정 저항의 일단에,
    상기 측정 저항의 타단은, 상기 전류 소스의 일단에,
    상기 전류 소스의 타단은, GND에 연결되어 있으며,
    상기 제어 전압은, 상기 VDD에서 상기 트랜지스터의 VDS 전압 및 상기 측정 저항에 인가되는 전압을 감산한 값인 것을 특징으로 하는 장치.
  7. 제1항에 있어서,
    상기 보상부는, 상기 적어도 하나의 트랜지스터 및 상기 적어도 하나의 저항을 포함하는 것을 특징으로 하는 장치.
  8. 제7항에 있어서,
    상기 적어도 하나의 트랜지스터의 게이트(Gate) 단자는, 상기 제어 전압을 인가받는 것을 특징으로 하는 장치.
  9. 삭제
  10. 제8항에 있어서,
    상기 적어도 하나의 트랜지스터는, NMOS 트랜지스터이며, 상기 적어도 하나의 저항과 병렬 연결되는 것을 특징으로 하는 장치.
  11. 제8항에 있어서,
    상기 적어도 하나의 트랜지스터는, NMOS 트랜지스터이며, 상기 적어도 하나의 저항과 직렬 연결되는 것을 특징으로 하는 장치.
  12. 제8항에 있어서,
    상기 적어도 하나의 저항은, 짝수개의 저항들을 포함하며, 상기 적어도 하나의 트랜지스터를 중심으로 대칭(symmetric) 구조를 가지며,
    상기 적어도 하나의 트랜지스터는, NMOS 트랜지스터이며, 상기 적어도 하나의 저항과 직렬 연결되는 것을 특징으로 하는 장치.
  13. 제8항에 있어서,
    상기 적어도 하나의 트랜지스터는, PMOS 트랜지스터이며, 상기 적어도 하나의 저항과 병렬 연결되는 것을 특징으로 하는 장치.
  14. 제8항에 있어서,
    상기 적어도 하나의 트랜지스터는, PMOS 트랜지스터이며, 상기 적어도 하나의 저항과 직렬 연결되는 것을 특징으로 하는 장치.
  15. 제8항에 있어서,
    상기 적어도 하나의 저항은, 짝수개의 저항들을 포함하며, 상기 적어도 하나의 트랜지스터를 중심으로 대칭(symmetric) 구조를 가지며,
    상기 적어도 하나의 트랜지스터는, PMOS 트랜지스터이며, 상기 적어도 하나의 저항과 직렬 연결되는 것을 특징으로 하는 장치.
KR1020100098593A 2010-10-11 2010-10-11 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치 KR101770604B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100098593A KR101770604B1 (ko) 2010-10-11 2010-10-11 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치
CN201110305773.7A CN102543992B (zh) 2010-10-11 2011-10-11 用于补偿电子电路中电阻器的工艺偏差的装置
US13/270,384 US9231593B2 (en) 2010-10-11 2011-10-11 Apparatus for compensating for process variation of resistor in electronic circuit
EP11184567.3A EP2439847B1 (en) 2010-10-11 2011-10-11 Apparatus for compensating for process variation of resistor in electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100098593A KR101770604B1 (ko) 2010-10-11 2010-10-11 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치

Publications (2)

Publication Number Publication Date
KR20120037066A KR20120037066A (ko) 2012-04-19
KR101770604B1 true KR101770604B1 (ko) 2017-08-23

Family

ID=44763982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100098593A KR101770604B1 (ko) 2010-10-11 2010-10-11 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치

Country Status (4)

Country Link
US (1) US9231593B2 (ko)
EP (1) EP2439847B1 (ko)
KR (1) KR101770604B1 (ko)
CN (1) CN102543992B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127877A (en) 1998-10-13 2000-10-03 Lucent Technologies Inc. Resistor circuit with DC voltage control
US6204724B1 (en) 1998-03-25 2001-03-20 Nec Corporation Reference voltage generation circuit providing a stable output voltage
US6836170B2 (en) 2003-04-17 2004-12-28 Kabushiki Kaisha Toshiba Impedance trimming circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE516411C2 (sv) * 2000-05-26 2002-01-15 Ericsson Telefon Ab L M Anordning för att kompensera variationer hos ett motstånds ytresistans på ett chips
JP2003298395A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 差動終端抵抗調整回路
US6812735B1 (en) * 2003-03-26 2004-11-02 Silicon Bridge, Inc. Multiple value self-calibrated termination resistors
US7034606B2 (en) * 2004-05-07 2006-04-25 Broadcom Corporation VGA-CTF combination cell for 10 Gb/s serial data receivers
US6980053B2 (en) * 2004-05-24 2005-12-27 Broadcom Corporation Adaptable voltage control for a variable gain amplifier
JP2008182516A (ja) * 2007-01-25 2008-08-07 Fujitsu Ltd インタフェース回路および半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204724B1 (en) 1998-03-25 2001-03-20 Nec Corporation Reference voltage generation circuit providing a stable output voltage
US6127877A (en) 1998-10-13 2000-10-03 Lucent Technologies Inc. Resistor circuit with DC voltage control
US6836170B2 (en) 2003-04-17 2004-12-28 Kabushiki Kaisha Toshiba Impedance trimming circuit

Also Published As

Publication number Publication date
EP2439847B1 (en) 2019-10-02
KR20120037066A (ko) 2012-04-19
EP2439847A2 (en) 2012-04-11
US9231593B2 (en) 2016-01-05
EP2439847A3 (en) 2017-11-08
CN102543992A (zh) 2012-07-04
US20120086506A1 (en) 2012-04-12
CN102543992B (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
US8183925B2 (en) High frequency power amplifier and operating method thereof
US7400208B2 (en) Temperature detector circuit and oscillation frequency compensation device using the same
US6504404B2 (en) Semiconductor integrated circuit
US7030686B2 (en) Constant voltage circuit with phase compensation
JP5930252B2 (ja) 擬似抵抗回路及び電荷検出回路
US8026756B2 (en) Bandgap voltage reference circuit
JP2015061294A (ja) カスコード増幅器
TW201911740A (zh) 電流補償電路
US7710165B2 (en) Voltage-to-current converter
US9780736B1 (en) Temperature compensated offset cancellation for high-speed amplifiers
US20190294189A1 (en) Voltage regulator
WO2015178271A1 (ja) 擬似抵抗回路及び電荷検出回路
US20070030013A1 (en) Noise measurement semiconductor apparatus
KR20050034596A (ko) 증폭 회로
KR101770604B1 (ko) 전자 회로에서 저항의 공정 변화를 보상하기 위한 장치
US20190190450A1 (en) Detector Circuit
US7248104B2 (en) Operational amplifier
US8653858B2 (en) Signal operating circuit
CN108183704B (zh) 源极跟随器
US10833631B2 (en) Amplifier bandwidth calibration of continuous time circuit
US20120207331A1 (en) Preamplifier circuit and microphone having the same
US20240313720A1 (en) Amplifier circuit and system
KR101148741B1 (ko) 증폭 회로
US7583148B2 (en) Transconductance control circuit, method of controlling transconductance, and a power amplifier
KR100942275B1 (ko) 기준 전압 발생기

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant