TWI832227B - 具有溫度補償之參考電壓電路 - Google Patents

具有溫度補償之參考電壓電路 Download PDF

Info

Publication number
TWI832227B
TWI832227B TW111116227A TW111116227A TWI832227B TW I832227 B TWI832227 B TW I832227B TW 111116227 A TW111116227 A TW 111116227A TW 111116227 A TW111116227 A TW 111116227A TW I832227 B TWI832227 B TW I832227B
Authority
TW
Taiwan
Prior art keywords
terminal
coupled
temperature coefficient
transistor
current
Prior art date
Application number
TW111116227A
Other languages
English (en)
Other versions
TW202242591A (zh
Inventor
鄭元凱
許仲傑
Original Assignee
極創電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 極創電子股份有限公司 filed Critical 極創電子股份有限公司
Publication of TW202242591A publication Critical patent/TW202242591A/zh
Application granted granted Critical
Publication of TWI832227B publication Critical patent/TWI832227B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/0813—Threshold logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本發明係為一種具有溫度補償之參考電壓電路，其藉由一電流源與一阻抗元件提供一正溫度係數電壓，並同時藉由一轉阻元件提供一負溫度係數電壓，本發明之參考電壓電路藉此於一輸出端提供一經溫度補償之參考電壓。

Description

具有溫度補償之參考電壓電路
本發明係關於一種電源電路，特別是一種具有溫度補償之參考電壓電路。
在電壓電路設計中，由於現今多數電路元件為採用半導體元件，因而具有許多隨著電源甚至材料而改變之變數，導致電路設計需要有一個較為精確之電壓做為參考基準。因此，電壓電路領域遂發展出一能隙參考電壓電路(bandgap voltage reference circuit)產生用於一電路之參考電壓。然而，溫度變化卻會使能隙參考電壓電路所產生之參考電壓不準確，如此容易導致電路之訊號產生誤差。
如第1圖所示，雖然習知技術之能隙參考電壓電路10之第一電晶體Q12與第二電晶體Q14藉由運算放大器A12補償受溫度影響而產生對應之輸出電壓Vout1作為參考電壓，其中，輸出電壓Vout1如下式(一): 式(一)
其中V T為受溫度影響，經運算放大器A12補償為受溫度影響較低之參考電壓，卻導致能隙參考電壓電路10之電路複雜度增加，或者如第2圖所示，另一能隙參考電壓電路20利用第一電晶體Q22提供參考電流I ref經MOS電晶體M21~M25所形成之電流鏡提供第二電晶體Q24與第三電晶體Q26對應之電流鏡電流I MQ24、I MQ26，以藉由相較於運算放大器補償而言較為簡化之電路設計，提供溫度係數較低之參考電壓，其參考電壓為輸出電壓Vout2，其如下式(二)所示: 式(二)
然而，不論是第1圖或第2圖之能隙參考電壓電路，卻仍未有效降低溫度係數的影響。
基於上述之問題，本發明提供一種具有溫度補償之參考電壓電路，其藉由一電流源搭配一阻抗元件提供一正溫度係數電壓，以及由一轉阻元件提供一負溫度係數電壓，因而在參考電壓電路之一輸出端輸出一參考電壓，且該參考電壓受溫度影響之程度趨近於0，因而大幅降低溫度係數對於參考電壓之影響。
本發明之一目的，在於提供一種具有溫度補償之參考電壓電路，其藉由一正溫度係數電壓與一負溫度係數電壓，而產生對應之一參考電壓，如此該參考電壓所夾帶之溫度影響會相互抵消，因而獲得經溫度補償之參考電壓。
針對上述之目的，本發明提供一種具有溫度補償之參考電壓電路，其包含一電流源、一阻抗元件及一轉阻元件。該電流源產生一正溫度係數電流至該阻抗元件，因而讓該阻抗元件提供一正溫度係數電壓至其所耦接之一輸出端，而，該轉阻元件產生一負溫度係數電壓至該輸出端，基於該正溫度係數電壓與該負溫度係數電壓於該輸出端相抵溫度係數變化，而讓該輸出端輸出對應之一參考電壓，如此本發明即可讓該參考電壓受溫度之影響趨近於0。
為使　貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明，說明如後：
在說明書及請求項當中使用了某些詞彙指稱特定的元件，然，所屬本發明技術領域中具有通常知識者應可理解，同一個元件可能會用不同的名詞稱呼，而且，本說明書及請求項並不以名稱的差異作為區分元件的方式，而是以元件在整體技術上的差異作為區分的準則。在通篇說明書及請求項當中所提及的「包含」為一開放式用語，故應解釋成「包含但不限定於」。再者，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述一第一裝置耦接一第二裝置，則代表第一裝置可直接連接第二裝置，或可透過其他裝置或其他連接手段間接地連接至第二裝置。
有鑑於習知能隙參考電壓電路未能有效降低溫度係數影響以及電路較為複雜的問題。
本發明透過正、負溫度係數電壓相抵溫度係數影響，也就是利用阻抗元件產生溫度上升而升高的電壓(Voltage proportional to absolute temperature，V PTAT)搭配轉阻(Transimpedance)元件產生隨溫度上升而下降的電壓(Voltage complementary to absolute temperature，V CTAT)而相抵溫度變化，因而改善參考電壓電路所產生之參考電壓受溫度係數的影響，亦稱之為能隙參考電壓電路，且本發明有效降低電路複雜度。
在下文中，將藉由圖式來說明本發明之各種實施例來詳細描述本發明。然而本發明之概念可能以許多不同型式來體現，且不應解釋為限於本文中所闡述之例示性實施例。
首先，請參閱第3圖，其為本發明之第一實施例之參考電壓電路之電路示意圖。如圖所示，本實施例之參考電壓電路100為低側能隙參考電壓電路 (Low-side Bandgap Reference Voltage Circuit)，其係包含一電流源102、一阻抗元件104與一轉阻元件106，其中電流源102耦接於第一電位端VDD與阻抗元件104之間，轉阻元件106耦接於阻抗元件104與第二電位端VSS之間，電流源102產生一正溫度係數電流I PTAT至阻抗元件104，阻抗元件104依據正溫度係數電流I PTAT產生一正溫度係數電壓V PTAT，而轉阻元件106為產生一負溫度係數電壓V CTAT，如此參考電壓電路100於輸出端OUT1提供正溫度係數電壓V PTAT與負溫度係數電壓V CTAT所形成之第一參考電壓V REF1。
進一步參閱第4圖，其為第3圖之一實施例之參考電壓電路之電路示意圖。如圖所示，本實施例之參考電壓電路100A為第一實施例之參考電壓電路100進一步詳細電路，其中本實施例之電流源102為一N型場效電晶體(N type Field Effect Transistor，N-FET)102A，N-FET 102A之第一端耦接於阻抗元件104與轉阻元件106之間，N-FET 102A之第二端耦接第一電位端VDD，而接收第一電壓V DD，N-FET 102A之第三端耦接阻抗元件104，轉阻元件106耦接於阻抗元件104與第二電位端VSS之間，N-FET 102A藉由第一端經轉阻元件106獲得負臨界電壓，而在第三端產生正溫度係數電流I PTAT至阻抗元件104，使阻抗元件104產生正溫度係數電壓V PTAT，而轉阻元件106藉由第二電位端VSS之第二電壓V SS產生一負溫度係數電壓V CTAT，如此參考電壓電路100A之輸出端OUT1A所產生之參考電壓V REF1A如下式(三): 式(三)
由式(三)可知，本實施例藉由正溫度係數電壓V PTAT與負溫度係數電壓V CTAT消除溫度係數對於參考電壓之影響。
如第5圖所示，其為第3圖之另一實施例之參考電壓電路之電路示意圖。如圖所示，本實施例之參考電壓電路100B為第一實施例之參考電壓電路100進一步詳細電路，其中本實施例之本實施例之電流源102包含一P型場效電晶體 (P type Field Effect Transistor，P-FET) 102B與一第一阻抗元件102R，本實施例之電流源102與轉阻元件106之間為設置一第二阻抗元件104B。P-FET 102B之第一端耦接第一電位端VDD，因而接收第一電壓V DD，藉此為P-FET 102B提供正臨界電壓，而P-FET 102B之第二端耦接第二阻抗元件104B，第一阻抗元件102R耦接於P-FET 102B之第三端與第一電位端VDD之間，如此P-FET 102B之第二端提供正溫度係數電流I PTAT至第二阻抗元件104B，而本實施例中，第二阻抗元件104B相對於第一阻抗元件102R呈倍數關係，本實施例係以N倍阻抗值(N*Z)作為舉例，因而導致第二阻抗元件104B所產生之正溫度係數電壓N*V PTAT亦與第一阻抗元件102R之正溫度係數電壓V PTAT呈倍數關係，即第一阻抗元件102R為產生正溫度係數電壓V PTAT，而第二阻抗元件104B為產生N倍正溫度係數電壓N*V PTAT，且轉阻元件106同於上一實施例產生負溫度係數電壓V CTAT，也就是說，本實施例之參考電壓V REF1B不同於前一實施例之參考電壓V REF1A，其如下式(四): 式(四)
由上述之第二、第三實施例可知，N-FET 102A與P-FET 102B之連接關係不同，卻同樣地可產生正溫度係數電流I PTAT至相對應之阻抗元件，用以產生對應之正溫度係數電壓。
如第6A圖、第6B圖與第6C圖所示，上述之N-FET 102A之進一步詳細實施例可為空乏型N型金氧半場效電晶體(Depletion mode N type Metal Oxide Semiconductor Field Effect Transistor， D mode NMOS FET)1022A或N型接面場效電晶體(Junction Field Effect Transistor，JFET)1024A，以提供操作在電晶體之飽和區，進而提供飽和電流I D至阻抗元件104A，其中，如第6A圖所示，D-NMOS FET 1022A耦接阻抗元件104，如第6B圖所示，N型接面場效電晶體1024A耦接阻抗元件104，且阻抗元件104進一步可如第6C圖所示，可為一電阻104A，其二端分別耦接D mode NMOS FET 1022A之第一端與第三端。進一步參閱第6C圖與第7圖，由於飽和電流I D正比於D mode NMOS FET 1022A之閘極源極電壓V GS之絕對值並反比於阻抗元件104之阻抗值Z，飽和電流I D隨著閘極源極電壓V GS呈現線性變化，即閘極源極電壓V GS之增加或減少會導致飽和電流I D增加或減少，且在閘極源極電壓V GS為0時為最大飽和電流I MAX，此時為次臨界區，飽和電流I D與閘極源極電壓V GS之關係如下式(五)，可知閘極源極電壓V GS與門檻電壓V t呈倍數關係。 式(五)
如第8A圖、第8B圖與第8C圖所示，上述之P型場效電晶體102B之進一步詳細實施例可為空乏型P型金氧半場效電晶體(Depletion mode P type Metal Oxide Semiconductor Field Effect Transistor， D mode PMOS FET)1022B或P型接面場效電晶體(Junction Field Effect Transistor，JFET)1024B，以提供操作在電晶體之飽和區，進而提供飽和電流I D至阻抗元件104，其中，如第8A圖所示，空乏型P型金氧半場效電晶體1022B耦接阻抗元件104，如第8B圖所示，P型接面場效電晶體1024B耦接阻抗元件104，且阻抗元件104進一步可如第8C圖所示，可為一電阻104A。進一步參閱第8A圖與第9圖，由於飽和電流I D正比於空乏型P型金氧半場效電晶體1022B之閘極源極電壓V GS之電壓值並反比於阻抗元件104之阻抗值Z，其中飽和電流I D在閘極源極電壓V GS為0時為最大電流I MAX，因而作為P型正溫度係數電流I PTAT_P，飽和電流I D與閘極源極電壓V GS之關係同如上式(五)。
如第10A圖至第10D圖所示，D mode NMOS FET 1022A所搭配之阻抗元件104之實施例更可為一PNP雙載子接面電晶體(PNP Bipolar Junction Transistor，PNP BJT)1044A或一NPN雙載子接面電晶體(NPN Bipolar Junction Transistor，NPN BJT)1045A或一P型增強型金氧半場效電晶體(Enhance mode P type Metal Oxide Semiconductor Field Effect Transistor， E mode PMOS FET)1046A或一N型增強型金氧半場效電晶體(Enhance mode N type Metal Oxide Semiconductor Field Effect Transistor， E mode NMOS FET)1047A；其中PNP BJT 1044A之一第一端耦接一輸入電流I BP，PNP BJT 1044A之一第二端耦接D mode NMOS FET 1022A之第一端，PNP BJT 1044A之一第三端耦接D mode NMOS FET 1022A之第三端；NPN BJT 1045A之一第一端耦接一輸入電流I BN，NPN BJT 1045A之一第二端耦接D mode NMOS FET 1022A之第三端，NPN BJT 1045A之一第三端耦接D mode NMOS FET 1022A之第一端。
承接上述，E mode PMOS FET 1046A之一第一端耦接一輸入電壓V BP，E mode PMOS FET 1046A之一第二端耦接D mode NMOS FET 1022A之第一端，E mode PMOS FET 1046A之一第三端耦接D mode NMOS FET 1022A之第三端；E mode NMOS FET 1047A之一第一端耦接一輸入電壓V BN，E mode NMOS FET 1047A之一第二端耦接D mode NMOS FET 1022A之第三端，E mode NMOS FET 1047A之一第三端耦接D mode NMOS FET 1022A之第一端。
如第11圖所示，其為第4圖之一實施例之參考電壓電路之電路示意圖，本實施例之電流源102為D mode NMOS FET 1022A，本實施例之阻抗元件104為電阻104A，本實施例之轉阻元件106為二極體106B，其中D mode NMOS FET 1022A之第一端耦接於電阻104A之第二端與二極體106B之一第一端，D mode NMOS FET 1022A之第二端耦接第一電位端VDD，用於接收第一電壓V DD，D mode NMOS FET 1022A之第三端耦接至電阻104A之第一端與輸出端OUT1A，二極體106B之一第二端耦接至接地端GND，參閱上式(五)，藉由D mode NMOS FET 1022A之電流I 1022A與電阻104A之電阻值R 104A提供對應之源極閘極電壓V SG，而，二極體106B為提供順向偏壓V Fd，藉由源極閘極電壓V SG與順向偏壓V Fd產生溫度係數趨近0之參考電壓V REF1A，因此，源極閘極電壓V SG與順向偏壓V Fd兩電壓與輸出端OUT1A之參考電壓V REF1A的關係式如下式(六)-(九): 式(六) 式(七) 式(八) à 式(九)
如第12圖所示，其為第4圖之另一實施例之參考電壓電路之電路示意圖，本實施例與前一實施例差異在於轉阻元件106改為PNP BJT 106C，其中D mode NMOS FET 1022A之第一端耦接於電阻104A之第二端與PNP BJT 106C之一第二端，D mode NMOS FET 1022A之第二端耦接第一電位端VDD，用於接收第一電壓V DD，D mode NMOS FET 1022A之第三端耦接至電阻104A之第一端與輸出端OUT1A，PNP BJT 106C之一第一端與一第三端耦接至接地端GND，參閱上式(五)，藉由D mode NMOS FET 1022A之電流I 1022A與電阻104A之電阻值R 104A提供對應之源極閘極電壓V SG，而，PNP BJT 106C為提供PNP逆向偏壓V EBP，源極閘極電壓V SG與PNP逆向偏壓V EBP兩電壓相對於輸出端OUT1A之參考電壓V REF1A的關係式如下式(十)-(十三): 式(十) 式(十一) 式(十二) à 式(十三)
如第13圖所示，其為第4圖之另一實施例之參考電壓電路之電路示意圖，本實施例與前一實施例差異在於轉阻元件106改為NPN BJT 106D，其中D mode NMOS FET 1022A之第一端耦接於電阻104A之第二端與NPN BJT 106D之一第一端與一第二端，D mode NMOS FET 1022A之第二端耦接第一電位端VDD，用於接收第一電壓V DD，D mode NMOS FET 1022A之第三端耦接至電阻104A之第一端與輸出端OUT1A，NPN BJT 106D之一第三端耦接至接地端GND，參閱上式(五)，藉由D mode NMOS FET 1022A之電流I 1022A與電阻104A之電阻值R 104A提供對應之源極閘極電壓V SG，而，NPN BJT 106D為提供NPN順向偏壓V BEN，源極閘極電壓V SG與順向偏壓V BEN兩電壓相對於輸出端OUT1A之參考電壓V REF1A的關係式如下式(十四)-(十七): 式(十四) 式(十五) 式(十六) à 式(十七)
如第14圖所示，其為第4圖之另一實施例之參考電壓電路之電路示意圖，本實施例與前一實施例差異在於轉阻元件106改為E mode NMOS FET 106E，相當於電流源102為提供第一電晶體，而轉阻元件106為提供第二電晶體，其中D mode NMOS FET 1022A之第一端耦接於電阻104A之第二端與E mode NMOS FET 106E之一第一端與一第二端，D mode NMOS FET 1022A之第二端耦接第一電位端VDD，用於接收第一電壓V DD，D mode NMOS FET 1022A之第三端耦接至電阻104A之第一端與輸出端OUT1A，E mode NMOS FET 106E之一第三端耦接至接地端GND，參閱上式(五)，藉由D mode NMOS FET 1022A之電流I 1022A與電阻104A之電阻值R 104A提供對應之閘極源極電壓V GS1022A，而，E mode NMOS FET 106E為提供閘極源極偏壓V GS106E，D mode NMOS FET 1022A之源極閘極電壓V SG與E mode NMOS FET 106E之閘極源極偏壓V GS兩電壓相對於輸出端OUT1A之參考電壓V REF1A的關係式，其分別對應於D mode NMOS FET 1022A之電流I 1022A與E mode NMOS FET 106E之電流I 106E，電流I 1022A與電流I 106E如下式(十八)-(十九): …….式(十八) 式(十九)
令 ； 式(二十) 式(二十一) D mode NMOS FET 1022A之第一端與第三端之閘極源極電壓V gs1022A與E mode NMOS FET 106E之第一端與第三端之閘極源極偏壓V gs106E之關係是如式(二十二): 式 (二十二) 式(二十三) 式(二十四) à 式(二十五)
因此藉由上述式(二十三)至式(二十五)可知，透過D mode NMOS FET 1022A之第一端與第三端之閘極源極電壓V GS1022A與E mode NMOS FET 106E之第一端與第三端之閘極源極偏壓V GS106E，因而將參考電壓V REF1A之溫度係數影響趨近於0。
如第15圖所示，其為第4圖之另一實施例之參考電壓電路之電路示意圖，本實施例與前一實施例差異在於轉阻元件106改為E mode PMOS FET 106F，相當於電流源102為提供第一電晶體，而轉阻元件106為提供第二電晶體，其中D mode NMOS FET 1022A之第一端耦接於電阻104A之第二端與E mode PMOS FET 106F之一第三端，D mode NMOS FET 1022A之第二端耦接第一電位端VDD，用於接收第一電壓V DD，D mode NMOS FET 1022A之第三端耦接至電阻104A之第一端與輸出端OUT1A，E mode PMOS FET 106F之一第一端與一第二端耦接至接地端GND，參閱上式(五)，藉由D mode NMOS FET 1022A之電流I 1022A與電阻104A之電阻值R 104A提供對應之閘極源極電壓V GS1022A，而，E mode PMOS FET 106F為提供閘極源極偏壓V GS106F，D mode NMOS FET 1022A之源極閘極電壓V SG與E mode PMOS FET 106F之閘極源極偏壓V GS兩電壓相對於輸出端OUT1A之參考電壓V REF1A的關係式，其分別對應於D mode NMOS FET 1022A之電流I 1022A與E mode PMOS FET 106F之電流I 106F，電流I 1022A與電流I 106F如下式(二十六)-(二十七): …….式(二十六) 式(二十七)
令 ； 式(二十八) 式(二十九) D mode NMOS FET 1022A之第一端與第三端之閘極源極電壓V gs1022A與E mode PMOS FET 106F之第一端與第三端之閘極源極偏壓V gs106F之關係是如式(三十): 式 (三十一) 式(三十二) 式(三十三) à 式(三十四)
因此藉由上述式(三十二)至式(三十四)可知，進一步透過透過D mode NMOS FET 1022A之第一端與第三端之閘極源極電壓V GS1022A與E mode PMOS FET 106F之第一端與第三端之閘極源極偏壓V GS106F，因而將參考電壓V REF1A之溫度係數影響趨近於0。
請參閱第16圖，其為第3圖之另一實施例之參考電壓電路之電路示意圖。如圖所示，本發明之參考電壓電路100C相對於上述之參考電壓電路100A進一步包含一電流鏡108，其中電流源102包含N-FET 102A與第一阻抗元件102R，電流鏡108耦接N-FET 102A之第二端並同時耦接第二阻抗元件104B以及輸出端OUT1C，第一阻抗元件102R耦接於N-FET 102A之第三端與第二電位端VSS之間，本實施例之轉阻元件106耦接於第二阻抗元件104B與第二電位端VSS之間。由於電流源102所產生之正溫度係數電流I PTAT經電流鏡108鏡射為電流鏡電流M*I PTAT至第二阻抗元件104B，且第二阻抗元件104B之阻抗值N*Z為第一阻抗元件102R之阻抗值Z的N倍，因此讓第二阻抗元件104B所產生之正溫度係數電壓N*M*V PTAT，相當於第一阻抗元件102R所產生之正溫度係數電壓V PTAT的N*M倍，同時轉阻元件106同樣地產生負溫度係數電壓V CTAT。因此輸出端OUT1C之參考電壓V REF1C如下式(三十五): 式(三十五)
由上述式(三十五)可知，本實施例之參考電壓V REF1C為第二電壓V SS加上正溫度係數電壓N*M*V PTAT以及負溫度係數電壓V CTAT。
如第17圖所示，其為第16圖之另一實施例之參考電壓電路之電路示意圖。其中本實施例之電流源102可為包含D mode NMOS FET 1022A與第一電阻1022R，本實施例之電流鏡108包含電流鏡電晶體1082、1084，阻抗元件104為第二電阻1042B，電流鏡電晶體1082耦接D mode NMOS FET 1022A之第二端，電流鏡電晶體1084耦接第二電阻1042B以及輸出端OUT1C，第一電阻1022R耦接於N-FET 102A之第三端與接地端GND之間，本實施例之轉阻元件106為二極體106B，其耦接於第二電阻1042B與接地端GND之間。由於電流源102所產生之正溫度係數電流I PTAT經電流鏡108鏡射為電流鏡電流M*I PTAT至第二電阻1042B，同時二極體106B同樣地產生順向偏壓V FD，如此第二電位端VSS之第二電壓V SS為0。因此輸出端OUT1C之參考電壓V REF1C如下式(三十六)與式(三十七): 式(三十六) à 式(三十七)
由上述式(三十六)與式(三十七可知，本實施例之參考電壓V REF1C為對應於順向偏壓V FD與D mode NMOS FET 1022A之門檻電壓V t1022A。
請參閱第18圖，其為第16圖之另一實施例之參考電壓電路之電路示意圖。其中第17圖與第18圖之差異在於轉阻元件106為一PNP BJT 1064A。由於電流源102所產生之正溫度係數電流I PTAT經電流鏡108鏡射為電流鏡電流M*I PTAT至第二電阻1042B，因此輸出端OUT1C之參考電壓V REF1C如下式(三十八)與式(三十九): 式(三十八) à 式(三十九)
由上述式(三十八)與式(三十九)可知，本實施例之參考電壓V REF1C為對應於順向偏壓V EBP與D mode NMOS FET 1022A之門檻電壓Vt1022A。
請參閱第19圖，其為第3圖之另一實施例之參考電壓電路之電路示意圖。如圖所示，本發明之參考電壓電路100D相對於上述之參考電壓電路100C，其中電流源102包含一P-FET 102B與一第一阻抗元件102R，電流鏡108耦接第一阻抗元件102R並同時耦接第二阻抗元件104B以及輸出端OUT1D，第一阻抗元件102R耦接於P-FET 102B之第三端與電流鏡108之間以及耦接P-FET 102B之第一端，本實施例之轉阻元件106耦接於第二阻抗元件104B與第二電位端VSS之間。由於正溫度係數電流I PTAT之倍率與阻抗值之倍率同於上一實施例不再贅述，轉阻元件106同樣地產生負溫度係數電壓V CTAT。因此輸出端OUT1D之參考電壓V REF1D如下式(四十): 式(四十)
由上述式(四十)可知，本實施例之參考電壓V REF1D為第二電壓V SS加上正溫度係數電壓N*M*V PTAT以及負溫度係數電壓V CTAT，因此上述式(四十)所得之參考電壓V REF1D相等於上述式(三十五)所得之參考電壓V REF1C。
以上所述之實施例為揭示低側能隙參考電壓電路，除此之外，本發明更可進一步為高側能隙參考電壓電路，以下做詳細說明。
請參閱第20圖，其為本發明之第二實施例之參考電壓電路之電路示意圖。其中本實施例之參考電壓電路120為高側能隙參考電壓電路 (High-side Bandgap Reference Voltage Circuit)，其與第3圖之第一實施例之差異在於本實施例之參考電壓電路120之電流源102改為耦接至第二電位端VSS，轉阻元件106改為耦接至第一電位端VDD，相當於第3圖之第一實施例的電性連接顛倒設置，因此輸出端OUT2仍為耦接於電流源102與阻抗元件104之間。
如第21圖所示，其為第20圖之另一實施例之參考電壓電路之電路示意圖。如圖所示，本實施例之參考電壓電路120A為參考電壓電路120之進一步詳細電路示意圖，其中本實施例之電流源102包含N-FET 102A與第一阻抗元件102R，且電流源102與轉阻元件106之間為設置第二阻抗元件104B，而N-FET 102A之第一端耦接至第二電位端VSS，N-FET 102A之第二端耦接輸出端OUT2A與第二阻抗元件104，N-FET 102A之第三端耦接第一阻抗元件102R並經第一阻抗元件102R耦接至第二電位端VSS。藉由N-FET 102A提供正溫度係數電流I PTAT，且第二阻抗元件104B之阻抗值Z 104B為第一阻抗元件102R之阻抗值Z 102R的N倍，因此第二阻抗元件104B所產生之正溫度係數電壓N*V PTAT為第一阻抗元件102R所產生之正溫度係數電壓V PTAT的N倍，且轉阻元件106為產生負溫度係數電壓V CTAT，因此本實施例之輸出端OUT2A之參考電壓V REF2A如下式(四十一): 式(四十一)
由上式可知，本實施例之參考電壓V REF2A為第一電位端VDD之第一電壓V DD減去第二阻抗元件104B所產生之正溫度係數電壓N*V PTAT與轉阻元件106所產生之負溫度係數電壓V CTAT。
如第22圖所示，其為第21圖之另一實施例之參考電壓電路之電路示意圖。如圖所示，本實施例之參考電壓電路120A之電流源102包含D mode NMOS FET 1022A與第一電阻1022R，也就是上一實施例之N-FET 102A改為D mode NMOS FET 1022A，上一實施例之第一阻抗元件102R改為第一電阻1022R，且第二阻抗元件1042B為一第二電阻1042B，轉阻元件106為E mode NMOS FET 106E，E mode NMOS FET 106E之第一端與第二端耦接至接地端GND，E mode NMOS FET 106E之第三端耦接第二電阻1042B。而，D mode NMOS FET 1022A之第一端耦接至反相第二電位端-VSS，D mode NMOS FET 1022A之第二端耦接輸出端OUT2A與第二電阻1042B，D mode NMOS FET 1022A之第三端耦接第一電阻1022R並經第一電阻1022R耦接至反相第二電位端-VSS。
承接上述，藉由D mode NMOS FET 1022A提供正溫度係數電流I PTAT，且第二電阻1042B之電阻值R 1042B為第一電阻1022R之電阻值R 1022R的N倍，因此本實施例之輸出端OUT2A之參考電壓V REF2A由D mode NMOS FET 1022A之源極閘極電壓V SG與E mode NMOS FET 106E之閘極源極偏壓V GS兩電壓相對於輸出端OUT2A所取得，因此參考電壓V REF2A的關係式，其分別對應於D mode NMOS FET 1022A之電流I 1022A與E mode NMOS FET 106E之電流I 106E，電流I 1022A與電流I 106E如上述(十八)-(十九):
令 ，而求得上述式(二十)與式(二十一)；D mode NMOS FET 1022A之第一端與第三端之閘極源極電壓V GS1022A與E mode NMOS FET 106E之第一端與第三端之閘極源極偏壓V GS106E之關係是如上述之式(二十二)，進一步求得式(四十二)與式(四十三): 式(四十二) 式(四十三)
由式(四十三)帶入式(四十一)求得式式(四十四): 式(四十四) à 式(四十五)
因此藉由上述式(四十四)至式(四十五)可知，透過D mode NMOS FET 1022A之第一端與第三端之門檻電壓V t1022A與E mode NMOS FET 106E之第一端與第三端之門檻偏壓V t106E，因而將參考電壓V REF2A之溫度係數影響趨近於0。
如第23圖所示，其為第20圖之另一實施例之參考電壓電路之電路示意圖。其中，本實施例之參考電壓電路120B相對於上一實施例之參考電壓電路120A，本實施例之電流源102改為包含P-FET 102B與第一阻抗元件102R，而P-FET 102B之第一端耦接至輸出端OUT2B與第二阻抗元件104，P-FET 102B之第二端耦接第二電位端VSS，P-FET 102B之第三端耦接第一阻抗元件102R並經第一阻抗元件102R耦接至輸出端OUT2B與第二阻抗元件104。藉由P-FET 102B提供正溫度係數電流I PTAT，以及轉阻元件106為產生負溫度係數電壓V CTAT，且阻抗值之倍率同於上一實施例，因此本實施例之輸出端OUT2B之參考電壓V REF2B如下式(四十六) 式(四十六)
由上式可知，本實施例之參考電壓V REF2B同為第一電位端VDD之第一電壓V DD減去第二阻抗元件104B所產生之正溫度係數電壓N*V PTAT與轉阻元件106所產生之負溫度係數電壓V CTAT。
如第24圖所示，其為第23圖之另一實施例之參考電壓電路之電路示意圖。其中，本實施例之電流源102為D mode PMOS FET 1022B，其中D mode PMOS FET 1022B與第二電阻1042B等效於上一實施例之P-FET 102B與第一阻抗元件102R搭配第二阻抗元件104B，轉阻元件106為E mode PMOS FET 106F，E mode PMOS FET 106F第三端耦接至接地端GND，E mode PMOS FET 106F之第一端耦接E mode PMOS FET 106F之第二端、D mode PMOS FET 1022B之第一端、輸出端OUT2B與第二電阻1042B，D mode PMOS FET 1022B之第二端耦接反相第二電位端-VSS，D mode PMOS FET 1022B之第三端耦接至輸出端OUT2B與第二電阻1042B。藉由D mode PMOS FET 1022B提供正溫度係數電流I PTAT，且阻抗值之倍率同於上一實施例，藉由D mode PMOS FET 1022B之電流I 1022B與第二電阻1042B之電阻值R 1042B提供對應之閘極源極電壓V GS1022B，而，E mode PMOS FET 106F為提供閘極源極偏壓V GS106F，D mode PMOS FET 1022B之源極閘極電壓V SG與E mode PMOS FET 106F之閘極源極偏壓V GS106F兩電壓相對於輸出端OUT2B之參考電壓V REF2B的關係式，其分別對應於D mode PMOS FET 1022B之電流I 1022B與E mode PMOS FET 106F之電流I 106F，電流I 1022B與電流I 106F如下式(四十七)與式(四十八): …….式(四十七) 式(四十八)
令 求得式(四十九)與式(五十): 式(四十九) 式(五十) D mode PMOS FET 1022B之第一端與第三端之閘極源極電壓V GS1022B與E mode PMOS FET 106F之第一端與第三端之閘極源極偏壓V GS106F之關係式如式(五十一): 式 (五十一) 式(五十二) 式(五十三) à 式(五十四)
因此藉由上述式(五十二)至式(五十四)可知，進一步透過透過D mode PMOS FET 1022B之門檻電壓V t1022B與E mode PMOS FET 106F之第一端與第三端之門檻壓V t106F，因而將參考電壓V REF2B之溫度係數影響趨近於0。
如第25圖所示，其為第20圖之另一實施例之參考電壓電路之電路示意圖。其中第25圖之參考電壓電路120C與第21圖之參考電壓電路120A之差異在於進一步包含電流鏡108，進一步參閱第16圖，本實施例之參考電壓電路120C相當於參考電壓電路100C之電性連接之顛倒設置。其中，電流鏡108耦接至第二電位端VSS，N-FET 102A之第一端與第一阻抗元件102R耦接至電流鏡108，N-FET 102A之第二端耦接至第一電位端VDD，N-FET 102A之第三端耦接至第一阻抗元件102R，電流鏡108進一步耦接第二阻抗元件104B與輸出端OUT2C，藉由電流鏡108之電流倍率M，使電流源102之正溫度係數電流I PTAT經電流鏡108轉為M倍電流鏡電流M*I PTAT，並透過第二阻抗元件104B之N倍阻抗值N*Z相對應產生N*M倍正溫度係數電壓N*M*V PTAT，轉阻元件106產生負溫度係數電壓V CTAT，藉此產生參考電壓V REF2C，其如下式(五十五): 式(五十五)
如第26圖所示，其為第20圖之另一之參考電壓電路之電路示意圖。其中，本實施例之參考電壓電路120D相對於上一實施例之參考電壓電路120C，本實施例之電流源102改為包含P-FET 102B與第一阻抗元件102R，而電流鏡108同樣地耦接至輸出端OUT2D與第二阻抗元件104B，P-FET 102B之第一端耦接於第一阻抗元件102R與第一電位端VDD之間，P-FET 102B之第二端耦接電流鏡108，P-FET 102B之第三端耦接第一阻抗元件102R並經第一阻抗元件102R耦接至第一電位端VDD。藉由P-FET 102B提供正溫度係數電流I PTAT，且阻抗值之倍率同於上一實施例，因此本實施例之輸出端OUT2D之參考電壓V REF2D之結果同為上式(五十五)。
由上式(五十五)可知，本實施例之參考電壓V REF2D同為第一電位端VDD之第一電壓V DD減去第二阻抗元件104B所產生之正溫度係數電壓N*M*V PTAT與轉阻元件106所產生之負溫度係數電壓V CTAT。
以上之參考電壓電路100A~100D、120A~120D皆可應用於下述之應用實施例，如第27A圖至第28B圖所示之應用實施例，其中第27A圖與第27B圖為低側參考電壓之應用實施例，即為上述參考電壓電路100A~100D之應用，第28A圖與第28B圖為高側參考電壓之應用實施例，即為上述參考電壓電路120A~120D之應用。
如第27A圖所示，其為穩壓電路200，其包含一正壓穩壓器210，正壓穩壓器210之一第一端耦接輸入端INPUT與一輸入電容C IN，正壓穩壓器210之一第二端耦接輸入電容C IN、接地端GND與輸出電容C OUT，正壓穩壓器210之一第三端耦接輸出端OUTPUT與輸出電容C OUT。其中正壓穩壓器210即為上述參考電壓電路100A~100D之應用。
如第27B圖所示，其為交換式電源電路300，其包含一輸入電源V IN、一一次側電路310、一變壓器320、一整流器330、一參考電壓源V REF、一誤差運算放大器340與一光耦合器350，輸入電源V IN為耦接一次側電路310並輸入電源至一次側電路310，一次側電路310因而提供能量至變壓器320，藉此輸出轉換電壓至整流器330，以將經整流之轉換電壓作為輸出電壓V OUT，同時將輸出電壓V OUT回授至誤差運算放大器340之一輸入端，而誤差運算放大器340之另一輸入端即耦接參考電壓源V REF，藉此讓誤差運算放大器340提供誤差訊號V ERR至光耦合器350，藉由光耦合器350之光耦合訊號S OP耦合至一次側電路310，而調整提供至變壓器320之能量。其中參考電壓源V REF即為上述參考電壓電路100A~100D之應用。
如第28A圖所示，其為穩壓電路400，其包含一負壓穩壓器410，負壓穩壓器410同樣是一第一端耦接輸入端INPUT與一輸入電容C IN，負壓穩壓器410同樣是一第二端耦接輸入電容C IN、接地端GND與輸出電容C OUT，負壓穩壓器410同樣是一第三端耦接輸出端OUTPUT與輸出電容C OUT，但是負壓穩壓器410即為上述參考電壓電路120A~120D之應用，因此輸出端OUTPUT提供負輸出電壓。
如第28B圖所示，其為電源供應單元(Power Supply Unit，PSU)500之應用實施例，其中本應用實施例為應用於PSU 500之輸出端的電流檢測，其中PSU 500包含變壓器510之二次側、二極體515、輸出電容C OUT、電流感測電阻R CS、輸出感測電阻R S、感測電流源I CS、比較器530與負載LOAD；其中，電流感測電阻R CS、輸出感測電阻R S、感測電流源I CS與運算放大器530組成一電流感測電路CS，變壓器510之二次側耦接至二極體515與輸出電容C OUT，二極體515之第一端耦接變壓器510之二次側，二極體515之第二端耦接至輸出電容C OUT之第一端並由輸出電容C OUT之第二端耦接至接地端GND，如此相當於輸出電容C OUT並聯變壓器510之二次側，以及二極體515之第二端耦接輸出感測電阻R之第一端與電流感測電阻R CS之第一端；感測電流源I CS耦接於接地端GND與電流感測電阻R CS之間，比較器530之第一輸入端與第二輸入端分別耦接於感測電流源I CS與電流感測電阻R CS之間以及輸出感測電阻R S與負載LOAD之間，也就是利用比較器530偵測輸出感測電阻R S之跨壓，並利用電流感測電阻R CS與感測電流源I CS提供基礎感測電流，而避免訊號過小而不易感測，如此，輸出感測電阻R S一端耦接輸出電容C OUT與電流感測電阻R CS以及變壓器510之二次側，輸出感測電阻R S另一端耦接比較器530與負載LOAD，且，感測電流源I CS與電流感測電阻R CS整合為一感測電壓源522，也就是輸出感測電阻R S、感測電壓源522與比較器530組成電流感測電路CS，其中感測電壓源522耦接於比較器530之一第二輸入端與輸出感測電阻R S之第一端之間，比較器530之一第一輸入端耦接輸出感測電阻R S之第二端，因此感測電壓源522即可為上述參考電壓電路120A~120D之應用，因而提供負參考電壓至比較器530。輸出感測電阻R S為用於感測輸出電流I OUT，而對應之輸出電壓V OUT位於輸出感測電阻R S與負載LOAD之間。本實施例之電流感測電路CS可應用於功率計(Power Meter)、過電流保護(Over Current Protection，OCP)等功能。
以上所述之阻抗元件104為電阻之外，更可藉由操作於線性區之PMOS FET或NMOS FET或操作於飽和區之PNP BJT或NPN BJT。以上所述之轉阻元件106為二極體106B、PNP BJT 1064A或NPN BJT 1065A。以上所述之電流源102為D mode NMOS FET 1022A或 D mode PMOS FET 1022B。
以上所述之實施例，本發明之具有溫度補償之參考電壓電路係為透過空乏型電晶體作為電流源，進一步搭配阻抗元件而提供正溫度係數電壓，以及轉阻元件提供負溫度係數電壓，而在輸出端輸出溫度係數影響趨近0之參考電壓，使後續電路接收之參考電壓不必受到溫度的影響，也就是將任一後續電路之操作訊號藉由參考電壓，可獲得較佳之訊號曲線並隔絕溫度影響。
故本發明實為一具有新穎性、進步性及可供產業上利用者，應符合我國專利法專利申請要件無疑，爰依法提出發明專利申請，祈  鈞局早日賜准專利，至感為禱。
惟以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍，舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10:能隙參考電壓電路 20:能隙參考電壓電路 100:參考電壓電路 100A:參考電壓電路 100B:參考電壓電路 100C:參考電壓電路 100D:參考電壓電路 102:電流源 102A:N型場效電晶體 1022A:空乏型N型金氧半場效電晶體 1024A:N型接面場效電晶體 102B:P型場效電晶體 1022B:空乏型P型金氧半場效電晶體 1024B:P型接面場效電晶體 102R:第一阻抗元件 1022R第一電阻 104:阻抗元件 104A:電阻 1044A:PNP雙載子接面電晶體 1045A:NPN雙載子接面電晶體 1046A:增強型P型金氧半場效電晶體 1047A:增強型N型金氧半場效電晶體 104B:第二阻抗元件 1042B:第二電阻 106:轉阻元件 106B:二極體 106C:PNP雙載子接面電晶體 106D:NPN雙載子接面電晶體 106E增強型N型金氧半場效電晶體 106F:增強型P型金氧半場效電晶體 108:電流鏡 1082、1084:電流鏡電晶體 120:參考電壓電路 120A:參考電壓電路 120B:參考電壓電路 120C:參考電壓電路 120D:參考電壓電路 200:穩壓電路 210:正壓穩壓器 300:交換式電源電路 310:一次側電路 320:變壓器 330:整流器 340:誤差運算放大器 350:光耦合器 400:穩壓電路 410:負壓穩壓器 500:電源供應單元 510:變壓器 520:感測電流源 522:感測電壓源 530:比較器 A12:運算放大器 C IN:輸入電容 C OUT:輸出電容 CS:電流感測電路 GND:接地端 I BN:輸入電流 I BP:輸入電流 I CS:感測電流源 I D、I 1022A、I 106E、I 106F:電流 I REF:參考電流 I MQ24、I MQ25:電流鏡電流 INPUT:輸入端 I OUT:輸出電流 I PTAT:正溫度係數電流 LOAD:負載 M21、M22、M23、M24、M25:電晶體 OUTPUT:輸出端 OUT1、OUT1A、OUT1B、OUT1C、OUT1D:輸出端 OUT2、OUT2A、OUT2B、OUT2C、OUT2D:輸出端 Q12、Q14、Q22、Q24、Q26:雙載子接面電晶體 R12、R14、R16、R22、R24:電阻 R CS:電流感測電阻 R S:輸出感測電阻 V BN:輸入電壓 V BP:輸入電壓 V BEN:順向偏壓 V EBP:逆向偏壓 V CTAT:負溫度係數電壓 V DD:第一電壓 VDD:第一電位端 V FD:順向偏壓 V GS1022A、V GS106E、V GS106F:電流 V IN:輸入電壓 V OUT:輸出電壓 V OUT1:第一輸出電壓 V OUT2:第二輸出電壓 VREF:參考電壓源 V REF1、V REF1A、V REF1B、V REF1C、V REF1D:參考電壓 V REF2、V REF2A、V REF2B、V REF2C、V REF2D:參考電壓 V PTAT:正溫度係數電壓 V SS:第二電壓 VSS:第二電位端 -VSS:反向第二電位端 V t1022A、V t1022B、V t106E、V t106F:門檻電壓
第1圖：其為習知能隙參考電壓電路之一電路圖； 第2圖：其為習知能隙參考電壓電路之另一電路圖； 第3圖：其為本發明之第一實施例之參考電壓電路之電路示意圖； 第4圖：其為第3圖之一實施例之參考電壓電路之電路示意圖； 第5圖：其為第3圖之另一實施例之參考電壓電路之電路示意圖； 第6A圖：其為本發明之空乏型N型金氧半場效電晶體與阻抗元件之電路示意圖； 第6B圖：其為本發明之N型接面場效電晶體與阻抗元件之電路示意圖； 第6C圖：其為本發明之空乏型N型金氧半場效電晶體與電阻之電路示意圖； 第7圖：其為本發明之空乏型N型金氧半場效電晶體之訊號曲線圖； 第8A圖：其為本發明之空乏型P型金氧半場效電晶體與阻抗元件之電路示意圖； 第8B圖：其為本發明之P型接面場效電晶體與阻抗元件之電路示意圖； 第8C圖：其為本發明之空乏型P型金氧半場效電晶體與電阻之電路示意圖； 第9圖：其為本發明之空乏型P型金氧半場效電晶體之訊號曲線圖； 第10A圖：其為本發明之空乏型N型金氧半場效電晶體與PNP雙載子接面電晶體之電路示意圖； 第10B圖：其為本發明之空乏型N型金氧半場效電晶體與NPN雙載子接面電晶體之電路示意圖； 第10C圖：其為本發明之空乏型N型金氧半場效電晶體與增強型P型金氧半場效電晶體之電路示意圖； 第10D圖：其為本發明之空乏型N型金氧半場效電晶體與增強型N型金氧半場效電晶體之電路示意圖； 第11圖：其為第4圖之另一實施例之參考電壓電路之電路示意圖； 第12圖：其為第4圖之另一實施例之參考電壓電路之電路示意圖； 第13圖：其為第4圖之另一實施例之參考電壓電路之電路示意圖； 第14圖：其為第4圖之另一實施例之參考電壓電路之電路示意圖； 第15圖：其為第4圖之另一實施例之參考電壓電路之電路示意圖； 第16圖：其為第3圖之另一實施例之參考電壓電路之電路示意圖； 第17圖：其為第16圖之另一實施例之參考電壓電路之電路示意圖； 第18圖：其為第16圖之另一實施例之參考電壓電路之電路示意圖； 第19圖：其為第3圖之另一實施例之參考電壓電路之電路示意圖； 第20圖：其為本發明之第二實施例之參考電壓電路之電路示意圖； 第21圖：其為第20圖之另一實施例之參考電壓電路之電路示意圖； 第22圖：其為第21圖之另一實施例之參考電壓電路之電路示意圖； 第23圖：其為第20圖之另一實施例之參考電壓電路之電路示意圖； 第24圖：其為第23圖之另一實施例之參考電壓電路之電路示意圖； 第25圖：其為第20圖之另一實施例之參考電壓電路之電路示意圖； 第26圖：其為第20圖之另一實施例之參考電壓電路之電路示意圖； 第27A圖：其為本發明之第一應用實施例之電路示意圖； 第27B圖：其為本發明之第二應用實施例之電路示意圖； 第28A圖：其為本發明之第三應用實施例之電路示意圖；以及 第28B圖：其為本發明之第四應用實施例之電路示意圖。
100:參考電壓電路
102:電流源
104:阻抗元件
106:轉阻元件
OUT1:輸出端
IPTAT:正溫度係數電流
VREF1:參考電壓
VPTAT:正溫度係數電壓
VCTAT:負溫度係數電壓
VDD:第一電壓
VDD:第一電位端
VSS:第二電壓
VSS:第二電位端

Claims (22)

  1. 一種具有溫度補償之參考電壓電路，其包含：一電流源，產生一正溫度係數電流；一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓；其中該電流源為一電晶體，該阻抗元件為一電阻，該轉阻元件為一二極體，該電晶體之一第一端耦接該電阻之一第二端與該二極體之一第一端，該電晶體之一第二端耦接一第一電位端，該電晶體之一第三端耦接該電阻之一第一端，該第二極體之一第二端耦接至一第二電位端。
  2. 如請求項1所述的具有溫度補償之參考電壓電路，其中該電流源為一電晶體，其具有一臨界電壓，並產生該正溫度係數電流。
  3. 如請求項2所述的具有溫度補償之參考電壓電路，其中當該電晶體為一N型電晶體時，該臨界電壓為一負臨界電壓，當該電晶體為一P型電晶體時，該臨界電壓為一正臨界電壓。
  4. 如請求項1所述的具有溫度補償之參考電壓電路，其中當該電流源耦接一第一電壓準位時，該轉阻元件耦接一第二電壓準位，當該電流源耦接該第二電壓準位時，該轉阻元件耦接該第一電壓準位，該第二電壓準位小於該第一電壓準位。
  5. 如請求項1所述的具有溫度補償之參考電壓電路，其中該電流源為一空乏型電晶體或一接面場效電晶體，該阻抗元件。
  6. 如請求項1所述的具有溫度補償之參考電壓電路，其中該電流源為一第一電晶體，該阻抗元件為一第二電晶體，該第一電晶體產生該正溫度係數電流至該第二電晶體，該第二電晶體依據該正溫度係數電流產生該正溫度係數電壓至該輸出端。
  7. 如請求項6所述的具有溫度補償之參考電壓電路，其中該第一電晶體為一空乏型電晶體或一接面場效電晶體，該第二電晶體為一增強型電晶體。
  8. 一種電源供應單元，其包含：一變壓器，其具有一二次側；一電流感測電路，耦接該二次側；以及一參考電壓電路，耦接於該電流感測電路，該參考電壓電路包含：一電流源，產生一正溫度係數電流；一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端，該輸出端耦接該電流感測電路；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓至該電流感測電路。
  9. 如請求項8所述之電源供應單元，更包含一負載，其耦接該電流感測電路。
  10. 如請求項8所述之電源供應單元，其中該電流感測電路包含：一感測元件，其一第一端耦接於該二次側；一比較器，其具有一第一輸入端與一第二輸入端，該第一輸入端耦接該參考電壓電路並進一步耦接於該感測元件之該第一端，該第二輸入端耦接該感測元件之一第二端。
  11. 一種具有溫度補償之參考電壓電路，其包含：一電流源，產生一正溫度係數電流；一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓；其中該電流源為一第一電晶體，該阻抗元件為一電阻，該轉阻元件為一第二電晶體，該第一電晶體之一第一端耦接該電阻之一第二端與該第二電晶體之一第二端，該第一電晶體之一第三端耦接一第一電位端，該第一電晶體之一第三端耦接該電阻之一第一端，該第二電晶體之一第一端與一第二端耦接至一第二電位端。
  12. 一種具有溫度補償之參考電壓電路，其包含：一電流源，產生一正溫度係數電流； 一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓；其中該電流源為一第一電晶體，該阻抗元件為一電阻，該轉阻元件為一第二電晶體，該第一電晶體之一第一端耦接該電阻之一第二端與該第二電晶體之一第一端與一第二端，該第一電晶體之一第二端耦接一第一電位端，該第一電晶體之一第三端耦接該電阻之一第一端，該第二電晶體之一第三端耦接一第二電位端。
  13. 一種具有溫度補償之參考電壓電路，其包含：一電流源，產生一正溫度係數電流；一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端；一電流鏡，其耦接該電流源與該阻抗元件，該電流鏡依據該正溫度係數電流產生一電流鏡電流端至該阻抗元件，使該阻抗元件依據該電流鏡電流產生該正溫度係數電壓至該輸出端；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓；其中該電流源為一電晶體與一第一電阻，該阻抗元件為一第二電阻，該轉阻元件為一二極體，該電晶體之一第一端與該 第一電阻之一第一端耦接一第二電位端，該電晶體之一第二端耦接至該電流鏡，該電晶體之一第三端耦接一第一電阻之一第一端，該第二電阻之一第一端耦接該電流鏡，該第二電阻之一第二端耦接該二極體之一第一端，該二極體之一第二端耦接至該第二電位端。
  14. 一種具有溫度補償之參考電壓電路，其包含：一電流源，產生一正溫度係數電流；一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端；一電流鏡，其耦接該電流源與該阻抗元件，該電流鏡依據該正溫度係數電流產生一電流鏡電流端至該阻抗元件，使該阻抗元件依據該電流鏡電流產生該正溫度係數電壓至該輸出端；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓；其中該電流源包含一第一電晶體與一第一電阻，該阻抗元件為一第二電阻，該轉阻元件為一第二電晶體，該第一電晶體之一第一端與該第一電阻之一第二端耦接至一第二電位端，該第一電晶體之一第二端耦接該電流鏡，該第一電晶體之一第三端耦接一第一電阻之一第一端，該第二電阻之一第一端耦接該電流鏡，該第二電晶體之一第一端與一第二端耦接至該第二電位端，該電晶體之一第三端耦接該第二電阻之一第二端。
  15. 一種具有溫度補償之參考電壓電路，其包含：一電流源，產生一正溫度係數電流；一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓；其中該電流源包含一空乏型電晶體，該阻抗元件為一電阻，該轉阻元件為一增強型電晶體，該空乏型電晶體之一第一端耦接該電阻之一第一端與該增強型電晶體之一第一端與一第二端，該增強型電晶體之一第三端耦接一第一電位端，該電阻之一第二端耦接該空乏型電晶體之一第三端，該空乏型電晶體之一第二端耦接一第二電位端。
  16. 一種具有溫度補償之參考電壓電路，其包含：一電流源，產生一正溫度係數電流；一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓；其中該電流源包含一空乏型電晶體與一第一電阻，該阻抗元件為一第二電阻，該轉阻元件為一增強型電晶體，該空乏型電晶體之一第一端與一第二端耦接一第一電位端，該增強型電晶體之一第三端耦接該第二電阻之一第一端，該第二 電阻之一第二端耦接該空乏型電晶體之一第二端，該空乏型電晶體之一第三端耦接該第一電阻之一第一端，該空乏型電晶體之一第一端耦接該第一電阻之一第二端與一第二電位端。
  17. 一種電源供應單元，其包含：一變壓器，其具有一二次側；一電流感測電路，耦接該二次側；以及一參考電壓電路，耦接於該電流感測電路，該參考電壓電路包含：一電流源，產生一正溫度係數電流；一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端，該輸出端耦接該電流感測電路；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓至該電流感測電路；其中該電流源為一第一電晶體，該阻抗元件為一電阻，該轉阻元件為一第二電晶體，該第一電晶體之一第一端耦接該電阻之一第二端與該第二電晶體之一第二端，該第一電晶體之一第三端耦接一第一電位端，該第一電晶體之一第三端耦接該電阻之一第一端，該第二電晶體之一第一端與一第二端耦接至一第二電位端。
  18. 一種電源供應單元，其包含：一變壓器，其具有一二次側； 一電流感測電路，耦接該二次側；以及一參考電壓電路，耦接於該電流感測電路，該參考電壓電路包含：一電流源，產生一正溫度係數電流；一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端，該輸出端耦接該電流感測電路；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓至該電流感測電路；其中該電流源為一第一電晶體，該阻抗元件為一電阻，該轉阻元件為一第二電晶體，該第一電晶體之一第一端耦接該電阻之一第二端與該第二電晶體之一第一端與一第二端，該第一電晶體之一第二端耦接一第一電位端，該第一電晶體之一第三端耦接該電阻之一第一端，該第二電晶體之一第三端耦接一第二電位端。
  19. 一種電源供應單元，其包含：一變壓器，其具有一二次側；一電流感測電路，耦接該二次側；以及一參考電壓電路，耦接於該電流感測電路，該參考電壓電路包含：一電流源，產生一正溫度係數電流； 一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端，該輸出端耦接該電流感測電路；一電流鏡，其耦接該電流源與該阻抗元件，該電流鏡依據該正溫度係數電流產生一電流鏡電流端至該阻抗元件，使該阻抗元件依據該電流鏡電流產生該正溫度係數電壓至該輸出端；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓至該電流感測電路；其中該電流源為一電晶體與一第一電阻，該阻抗元件為一第二電阻，該轉阻元件為一二極體，該電晶體之一第一端與該第一電阻之一第一端耦接一第二電位端，該電晶體之一第二端耦接至該電流鏡，該電晶體之一第三端耦接一第一電阻之一第一端，該第二電阻之一第一端耦接該電流鏡，該第二電阻之一第二端耦接該二極體之一第一端，該二極體之一第二端耦接至該第二電位端。
  20. 一種電源供應單元，其包含：一變壓器，其具有一二次側；一電流感測電路，耦接該二次側；以及一參考電壓電路，耦接於該電流感測電路，該參考電壓電路包含：一電流源，產生一正溫度係數電流； 一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端，該輸出端耦接該電流感測電路；一電流鏡，其耦接該電流源與該阻抗元件，該電流鏡依據該正溫度係數電流產生一電流鏡電流端至該阻抗元件，使該阻抗元件依據該電流鏡電流產生該正溫度係數電壓至該輸出端；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓至該電流感測電路；其中該電流源包含一第一電晶體與一第一電阻，該阻抗元件為一第二電阻，該轉阻元件為一第二電晶體，該第一電晶體之一第一端與該第一電阻之一第二端耦接至一第二電位端，該第一電晶體之一第二端耦接該電流鏡，該第一電晶體之一第三端耦接一第一電阻之一第一端，該第二電阻之一第一端耦接該電流鏡，該第二電晶體之一第一端與一第二端耦接至該第二電位端，該電晶體之一第三端耦接該第二電阻之一第二端。
  21. 一種電源供應單元，其包含：一變壓器，其具有一二次側；一電流感測電路，耦接該二次側；以及一參考電壓電路，耦接於該電流感測電路，該參考電壓電路包含：一電流源，產生一正溫度係數電流； 一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端，該輸出端耦接該電流感測電路；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓至該電流感測電路；其中該電流源包含一空乏型電晶體，該阻抗元件為一電阻，該轉阻元件為一增強型電晶體，該空乏型電晶體之一第一端耦接該電阻之一第一端與該增強型電晶體之一第一端與一第二端，該增強型電晶體之一第三端耦接一第一電位端，該電阻之一第二端耦接該空乏型電晶體之一第三端，該空乏型電晶體之一第二端耦接一第二電位端。
  22. 一種電源供應單元，其包含：一變壓器，其具有一二次側；一電流感測電路，耦接該二次側；以及一參考電壓電路，耦接於該電流感測電路，該參考電壓電路包含：一電流源，產生一正溫度係數電流；一阻抗元件，耦接一輸出端，並依據該正溫度係數電流產生一正溫度係數電壓至該輸出端，該輸出端耦接該電流感測電路；以及一轉阻元件，產生一負溫度係數電壓至該輸出端，該輸出端依據該正溫度係數電壓與該負溫度係數電壓之溫度係數相抵而輸出一參考電壓至該電流感測電路； 其中該電流源包含一空乏型電晶體與一第一電阻，該阻抗元件為一第二電阻，該轉阻元件為一增強型電晶體，該空乏型電晶體之一第一端與一第二端耦接一第一電位端，該增強型電晶體之一第三端耦接該第二電阻之一第一端，該第二電阻之一第二端耦接該空乏型電晶體之一第二端，該空乏型電晶體之一第三端耦接該第一電阻之一第一端，該空乏型電晶體之一第一端耦接該第一電阻之一第二端與一第二電位端。
TW111116227A 2021-04-28 2022-04-28 具有溫度補償之參考電壓電路 TWI832227B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163180751P 2021-04-28 2021-04-28
US63/180,751 2021-04-28

Publications (2)

Publication Number Publication Date
TW202242591A TW202242591A (zh) 2022-11-01
TWI832227B true TWI832227B (zh) 2024-02-11

Family

ID=83698413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116227A TWI832227B (zh) 2021-04-28 2022-04-28 具有溫度補償之參考電壓電路

Country Status (3)

Country Link
US (1) US20230336174A1 (zh)
CN (1) CN115248613A (zh)
TW (1) TWI832227B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200532415A (en) * 2004-01-23 2005-10-01 Zmos Technology Inc CMOS constant voltage generator
TW200629033A (en) * 2005-02-11 2006-08-16 Etron Technology Inc Low voltage bandgap reference (BGR) circuit
TW200735524A (en) * 2006-03-06 2007-09-16 Novatek Microelectronics Corp Current source with adjustable temperature coefficient
TW200912587A (en) * 2007-09-03 2009-03-16 Elite Micropower Inc Voltage reference circuit
TW200943021A (en) * 2008-04-15 2009-10-16 Grenergy Opto Inc Current-level decision device for a power supply device and related power supply device
US20100127687A1 (en) * 2008-11-25 2010-05-27 Andre Luis Vilas Boas Programmable Voltage Reference
CN101859158A (zh) * 2009-04-08 2010-10-13 台湾积体电路制造股份有限公司 参考电流电路以及参考电流产生方法
TW201104381A (en) * 2009-07-21 2011-02-01 Univ Nat Taipei Technology A proportional to absolute temperature current and voltage of bandgap reference with start-up circuit
TW201413414A (zh) * 2012-09-20 2014-04-01 Novatek Microelectronics Corp 能帶隙參考電路及其雙輸出自我參考穩壓器
TW202024841A (zh) * 2018-12-21 2020-07-01 宏碁股份有限公司 電源適配器
WO2020176132A1 (en) * 2019-09-05 2020-09-03 Huawei Technologies Co. Ltd. Reference signal generation for power amplifiers of rf transmitters and transceivers
CN112346507A (zh) * 2019-08-09 2021-02-09 亚德诺半导体国际无限责任公司 电压发生器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621307A (en) * 1995-07-21 1997-04-15 Harris Corporation Fast recovery temperature compensated reference source
US6529066B1 (en) * 2000-02-28 2003-03-04 National Semiconductor Corporation Low voltage band gap circuit and method
US6667606B2 (en) * 2002-02-15 2003-12-23 Motorola, Inc. Power regulation and thermal management circuit
CN100489726C (zh) * 2006-03-24 2009-05-20 智原科技股份有限公司 低供应电压的能隙参考电路与供应能隙参考电流的方法
US7504878B2 (en) * 2006-07-03 2009-03-17 Mediatek Inc. Device having temperature compensation for providing constant current through utilizing compensating unit with positive temperature coefficient
JP4201808B2 (ja) * 2006-11-08 2008-12-24 シャープ株式会社 光電流検出回路ならびにそれを備えた光センサおよび電子機器
US20080297229A1 (en) * 2007-05-31 2008-12-04 Navin Kumar Ramamoorthy Low power cmos voltage reference circuits
CN101753115B (zh) * 2008-10-09 2012-07-04 盛群半导体股份有限公司 具有温度补偿的电路及方法
CN102478876B (zh) * 2010-11-25 2014-03-12 联咏科技股份有限公司 参考电压产生电路及方法
CN103729009A (zh) * 2012-10-12 2014-04-16 联咏科技股份有限公司 参考电压产生器
TWI497255B (zh) * 2012-11-02 2015-08-21 Elite Semiconductor Esmt 能帶隙參考電壓電路與電子裝置
US20150028922A1 (en) * 2013-05-29 2015-01-29 Texas Instruments Incorporated Transistor switch with temperature compensated vgs clamp
US9489000B2 (en) * 2013-09-30 2016-11-08 Silicon Laboratories Inc. Use of a thermistor within a reference signal generator
TWI536139B (zh) * 2015-08-05 2016-06-01 國立虎尾科技大學 溫度補償電路
TWI655528B (zh) * 2017-08-18 2019-04-01 聚明科技股份有限公司 充電系統及其電源適配器
FR3086405B1 (fr) * 2018-09-24 2020-12-25 St Microelectronics Sa Dispositif electronique capable de former un capteur de temperature ou une source de courant delivrant un courant independant de la temperature.
CN112034920B (zh) * 2019-06-04 2022-06-17 极创电子股份有限公司 电压产生器
CN110471483A (zh) * 2019-08-13 2019-11-19 安徽科技学院 一种可调输出的高精度稳压电路
CN110515417A (zh) * 2019-09-18 2019-11-29 北京智芯微电子科技有限公司 低温漂基准源的实现装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200532415A (en) * 2004-01-23 2005-10-01 Zmos Technology Inc CMOS constant voltage generator
TW200629033A (en) * 2005-02-11 2006-08-16 Etron Technology Inc Low voltage bandgap reference (BGR) circuit
TW200735524A (en) * 2006-03-06 2007-09-16 Novatek Microelectronics Corp Current source with adjustable temperature coefficient
TW200912587A (en) * 2007-09-03 2009-03-16 Elite Micropower Inc Voltage reference circuit
TW200943021A (en) * 2008-04-15 2009-10-16 Grenergy Opto Inc Current-level decision device for a power supply device and related power supply device
US20100127687A1 (en) * 2008-11-25 2010-05-27 Andre Luis Vilas Boas Programmable Voltage Reference
CN101859158A (zh) * 2009-04-08 2010-10-13 台湾积体电路制造股份有限公司 参考电流电路以及参考电流产生方法
TW201104381A (en) * 2009-07-21 2011-02-01 Univ Nat Taipei Technology A proportional to absolute temperature current and voltage of bandgap reference with start-up circuit
TW201413414A (zh) * 2012-09-20 2014-04-01 Novatek Microelectronics Corp 能帶隙參考電路及其雙輸出自我參考穩壓器
TW202024841A (zh) * 2018-12-21 2020-07-01 宏碁股份有限公司 電源適配器
CN112346507A (zh) * 2019-08-09 2021-02-09 亚德诺半导体国际无限责任公司 电压发生器
WO2020176132A1 (en) * 2019-09-05 2020-09-03 Huawei Technologies Co. Ltd. Reference signal generation for power amplifiers of rf transmitters and transceivers

Also Published As

Publication number Publication date
CN115248613A (zh) 2022-10-28
TW202242591A (zh) 2022-11-01
US20230336174A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
US20200073429A1 (en) Bandgap reference circuit and high-order temperature compensation method
US6882213B2 (en) Temperature detection circuit insensitive to power supply voltage and temperature variation
US6437614B1 (en) Low voltage reset circuit device that is not influenced by temperature and manufacturing process
US5063342A (en) Temperature threshold sensing circuit
US7622906B2 (en) Reference voltage generation circuit responsive to ambient temperature
KR920005257B1 (ko) 정전류원 회로
WO2018076683A1 (zh) 一种温度检测电路和方法
US8058863B2 (en) Band-gap reference voltage generator
US8063623B2 (en) Analog compensation circuit
US7821320B2 (en) Temperature detection circuit
US8147131B2 (en) Temperature sensing circuit and electronic device using same
US8026756B2 (en) Bandgap voltage reference circuit
JPH06224648A (ja) Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路
US6844772B2 (en) Threshold voltage extraction circuit
US6100754A (en) VT reference voltage for extremely low power supply
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
US7642840B2 (en) Reference voltage generator circuit
TWI832227B (zh) 具有溫度補償之參考電壓電路
CN111521284A (zh) 温度检测电路及集成电路
CN111752328A (zh) 带隙基准电压产生电路
CN113125920A (zh) 工艺传感器
US20220137659A1 (en) Low threshold voltage transistor bias circuit
US10642304B1 (en) Low voltage ultra-low power continuous time reverse bandgap reference circuit
US6496052B1 (en) Very low temperature coefficient for current limit in switching regulator and driver
CN210983128U (zh) 一种低压差线性稳压电路和集成电路