JP2009055438A - 温度補償バイアス回路、高周波増幅器及び高周波減衰器 - Google Patents
温度補償バイアス回路、高周波増幅器及び高周波減衰器 Download PDFInfo
- Publication number
- JP2009055438A JP2009055438A JP2007221346A JP2007221346A JP2009055438A JP 2009055438 A JP2009055438 A JP 2009055438A JP 2007221346 A JP2007221346 A JP 2007221346A JP 2007221346 A JP2007221346 A JP 2007221346A JP 2009055438 A JP2009055438 A JP 2009055438A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- voltage
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
【解決手段】プラス側電圧印加端子3にドレイン端子が接続し、温度が高くなるにつれてドレイン電流が増加する傾向を示す閾値電圧Vth付近の電圧範囲のゲート−ソース間電圧Vgsが印加されるトランジスタ4と、一端がトランジスタ4のソース端子に接続し、他端が抵抗6の一端に接続するダイオード5と、一端が抵抗6の他端に接続すると共に、他端がマイナス側電圧印加端子1に接続し、トランジスタ4のゲート端子が抵抗6との接続部に接続する抵抗7と、ダイオード5と抵抗6との接続部に接続して出力電圧が取り出される出力電圧端子2とを備えた。
【選択図】図1
Description
図1は、この発明の実施の形態1による温度補償バイアス回路の構成を示す回路図である。図1において、実施の形態1による温度補償バイアス回路101は、マイナス側電圧印加端子1、出力電圧端子2及びプラス側電圧印加端子3を有し、トランジスタ4、ダイオード5及び抵抗6〜9を備える。この回路において、マイナス側電圧印加端子1は、抵抗(第2の抵抗)7の一端と接続しており、抵抗7の他端は抵抗(第1の抵抗)6に接続している。また、ダイオード5は、トランジスタ4のソース端子と抵抗6の抵抗7側でない他端との間に順方向に接続され、このダイオード5と抵抗6との接続部に出力電圧端子2が接続する。
図2は、図1中のトランジスタの様々な温度におけるドレイン電流のゲート−ソース間電圧依存性を示すグラフであり、温度Tが常温での特性を実線で示しており、温度Tが低温である場合を一点破線、温度Tが高温の場合を二点破線で示している。図2に示すように、ドレイン電流Idsが多く流れるゲート−ソース間電圧Vgsの領域では温度が高くなるにつれて飽和ドレイン電流が減少するため、ドレイン電流Idsは減少する。一方、トランジスタ4の閾値電圧Vth付近のVgs領域では、温度が高くなるにつれて閾値電圧Vthが低くなることから、温度が高くなるにつれてドレイン電流Idsが増加する。つまり、図2中に破線で示した電圧を境に、ドレイン電流Idsが温度に対して増加する特性と減少する特性が切り替わる。
Vout=Vgc1+(R1a+R2a)×Ids ・・・(1)
さらに、トランジスタ4のドレイン端子をプラス側電圧印加端子3に直接接続し、トランジスタ4のゲート端子を抵抗6と抵抗7の接続部に直接接続した構成であってもよい。
図4は、この発明の実施の形態2による温度補償バイアス回路の構成を示す回路図である。図4において、実施の形態2による温度補償バイアス回路102は、マイナス側電圧印加端子1、出力電圧端子2及びプラス側電圧印加端子3を有し、トランジスタ4、ダイオード5及び抵抗10〜13を備える。この回路において、マイナス側電圧印加端子1は、抵抗(第2の抵抗)11の一端に接続しており、抵抗11の他端は抵抗(第1の抵抗)10に接続している。また、ダイオード5は、トランジスタ4のソース端子と抵抗10の抵抗11側でない他端との間に順方向に接続される。ここで、実施の形態2による温度補償バイアス回路102では、上記実施の形態1と異なり、出力電圧端子2がトランジスタ4のドレイン端子と抵抗13との接続部に接続する。
実施の形態2による温度補償バイアス回路102では、上記実施の形態1で示した図1の回路構成と異なり、出力電圧Voutの取り出し位置である出力電圧端子2が、トランジスタ4のドレイン端子と抵抗13との接続部になっている。このように構成することで、上記実施の形態1と同様に、温度が高くなるにつれてトランジスタ4のドレイン電流Idsが大幅に増加する特性を得ることができる。
Vout=Vgc2−R4b×Ids ・・・(2)
さらに、トランジスタ4のゲート端子が抵抗10と抵抗11の間に直接接続し、抵抗10とマイナス側電圧印加端子1を直接接続した構成であってもよい。
この実施の形態3は、出力電圧端子や抵抗回路に設けたスイッチの切り替えにより、所望の出力電圧を選択することができる温度補償バイアス回路を示している。
図6は、この発明の実施の形態3による温度補償バイアス回路の構成を示す回路図であり、図6(a)は実施の形態3による温度補償バイアス回路の一例を示し、図6(b)は抵抗回路の他の構成例を示している。図6(a)において、実施の形態3による温度補償バイアス回路103は、マイナス側電圧印加端子1、出力電圧端子2及びプラス側電圧印加端子3を有し、トランジスタ4、ダイオード5、抵抗6,8及び抵抗回路21,22を備える。
SPDTスイッチ20で出力電圧端子2の接続先を切り替えることにより、上記実施の形態1と同様にダイオード5と抵抗6の接続部から出力電圧を得る経路と、上記実施の形態2と同様にトランジスタ4のドレイン端子から出力電圧を得る経路とを選択することができる。
この実施の形態4では、上記実施の形態1(図1)、上記実施の形態2(図4)及び上記実施の形態3(図6)で示した回路内のダイオード5を、複数のダイオードを多段化したユニットに置き換えた温度補償バイアス回路を示す。
この実施の形態5では、上記実施の形態1(図1)、上記実施の形態2(図4)及び上記実施の形態3(図6)で示した回路内のダイオード5を、並列抵抗を組み合わせたダイオードユニットに置き換えた温度補償バイアス回路を示す。
図9は、この発明の実施の形態6による温度補償バイアス回路に用いるダイオードの構成を示す回路図であり、図9(a)は構成例1を示し、図9(b)は構成例2を示し、図9(c)は構成例3を示す。図9(a)に示すダイオード回路32aは、FETやHEMT等のトランジスタを用い、そのソース端子とドレイン端子を接続して共通の端子を設け、もう一端をゲート端子からとっている(構成例1)。また、図9(b)に示すダイオード回路32bは、BJT(Bipolar junction transistor)やHBT(Heterojunction Bipolar Transistor)等のバイポーラトランジスタを用い、そのエミッタ端子とコレクタ端子を接続して共通の端子を設け、もう一端をベース端子からとっている(構成例2)。さらに、図9(c)に示すダイオード回路32cは、BJTやHBT等のバイポーラトランジスタを用い、そのベース端子とコレクタ端子を接続して共通の端子を設け、もう一端をエミッタ端子からとっている(構成例3)。
図9(a)に示すダイオード回路32aは、ゲート端子がプラス側端子であり、ソース端子及びドレイン端子が接続された共通の端子がマイナス側端子であるダイオードとして動作する。同様に、図9(b)に示すダイオード回路32bでは、ベース端子がプラス側端子であり、エミッタ端子及びコレクタ端子が接続された共通の端子がマイナス側端子であるダイオードとして動作する。図9(c)に示すダイオード回路32cでは、ベース端子及びコレクタ端子が接続された共通の端子がプラス側端子であり、エミッタ端子がマイナス側端子であるダイオードとして動作する。
図10は、この発明の実施の形態7による高周波増幅器の構成を示す回路図である。図10において、実施の形態10による高周波増幅器200は、高周波入力端子33、高周波出力端子34、ゲートバイアス電圧印加端子35及びドレインバイアス電圧印加端子36を有し、上記実施の形態1で示した温度補償バイアス回路101(図1)又は上記実施の形態3で示した温度補償バイアス回路103(図6)からゲートバイアス電圧印加端子35を介してゲートバイアス電圧が印加される。ここで、温度補償バイアス回路103は、スイッチ20によって出力電圧端子2の接続先をダイオード5と抵抗6の間に切り替えた状態とする。
高周波入力端子33から高周波入力信号RFinが入力されると、入力整合回路38を介して増幅素子37に入力される。この後、高周波信号は増幅素子37で増幅された後、出力整合回路39を介して高周波出力信号RFoutとして高周波出力端子34より出力される。このようにして、高周波信号が増幅される。
図11は、この発明の実施の形態8による高周波減衰器の構成を示す回路図である。図11において、実施の形態8による高周波減衰器300は、高周波入力端子33、高周波出力端子34及びゲートバイアス電圧印加端子48,49を有し、上記実施の形態1で示した温度補償バイアス回路101(図1)からゲートバイアス電圧印加端子49を介してゲートバイアス電圧が印加され、上記実施の形態2で示した温度補償バイアス回路102(図4)からゲートバイアス電圧印加端子48,48を介してゲートバイアス電圧が印加される。
高周波入力端子33から入力された高周波入力信号は、高周波入力端子33側の減衰器301のトランジスタ45、減衰器302のトランジスタ46、高周波出力端子34側の減衰器301のトランジスタ45で減衰され、高周波出力端子34より高周波出力信号として出力される。このようにして、高周波信号が減衰される。
図12は、この発明の実施の形態9による高周波減衰器の構成を示す回路図である。図12において、高周波減衰器300は上記実施の形態8と同様の構成を有するが、並列のトランジスタ45を用いた減衰器301に対して上記実施の形態1で示した温度補償バイアス回路101がゲートバイアス電圧を供給し、直列のトランジスタ46を用いた減衰器302に対して上記実施の形態2で示した温度補償バイアス回路102がゲートバイアス電圧を供給する。
高周波入力端子33から入力された高周波入力信号は、高周波入力端子33側の減衰器301のトランジスタ45、減衰器302のトランジスタ46、高周波出力端子34側の減衰器301のトランジスタ45で減衰され、高周波出力端子34より高周波出力信号として出力される。このようにして、高周波信号が減衰される。
図13は、この発明の実施の形態10による高周波減衰器の構成を示す回路図である。図13において、高周波減衰器300は上記実施の形態8と同様の構成を有するが、並列のトランジスタ45を用いた減衰器301に対して上記実施の形態3で示した温度補償バイアス回路103がゲートバイアス電圧を供給し、直列のトランジスタ46を用いた減衰器302に対しても温度補償バイアス回路103がゲートバイアス電圧を供給する。
高周波入力端子33から入力された高周波入力信号は、高周波入力端子33側の減衰器301のトランジスタ45、減衰器302のトランジスタ46、高周波出力端子34側の減衰器301のトランジスタ45で減衰され、高周波出力端子34より高周波出力信号として出力される。このようにして、高周波信号が減衰される。
並列のトランジスタ45へゲートバイアス電圧を供給する、一方の温度補償バイアス回路103では、上記実施の形態3で示したようにスイッチを切り替えることにより、温度が高くなるとその出力電圧Voutが高くなるように設定しておく。これにより、温度が上昇すると並列のトランジスタ45に印加されるゲートバイアス電圧は高くなる。このため、並列のトランジスタ45の内部抵抗は温度が高くなると小さくなり、減衰器301の減衰量は大きくなる。
一方、2つの温度補償バイアス回路103のスイッチの切り替えを、上述の設定とは逆にすると、並列のトランジスタ45を用いた減衰器301及び直列のトランジスタ46を用いた減衰器302の両方とも、温度が高くなると減衰量が小さくなる。このため、高周波減衰器300としては、温度が高くなると減衰量が小さくなる特性を実現することができる。
Claims (17)
- プラス側電圧印加端子と、
マイナス側電圧印加端子と、
ドレイン端子が前記プラス側電圧印加端子に接続し、温度が高くなるにつれてドレイン電流が増加する傾向を示す閾値電圧付近の電圧範囲のゲート−ソース間電圧が印加される電界効果トランジスタと、
前記電界効果トランジスタのソース端子と第1の抵抗との間で順方向になるように、一端が前記電界効果トランジスタのソース端子に接続し、他端が前記第1の抵抗の一端に接続するダイオードと、
一端が前記第1の抵抗の他端に接続すると共に、他端が前記マイナス側電圧印加端子に接続し、前記電界効果トランジスタのゲート端子が前記第1の抵抗との接続部に接続する第2の抵抗と、
前記ダイオードと前記第1の抵抗との接続部に接続して出力電圧が取り出される出力電圧端子とを備えた温度補償バイアス回路。 - 電界効果トランジスタのドレイン端子とプラス側電圧印加端子は、第4の抵抗を介して接続することを特徴とする請求項1記載の温度補償バイアス回路。
- プラス側電圧印加端子と、
マイナス側電圧印加端子と、
温度が高くなるにつれてドレイン電流が増加する傾向を示す閾値電圧付近の電圧範囲のゲート−ソース間電圧が印加される電界効果トランジスタと、
前記電界効果トランジスタのソース端子と第1の抵抗との間で順方向になるように、一端が前記電界効果トランジスタのソース端子に接続し、他端が前記第1の抵抗の一端に接続するダイオードと、
出力電圧が取り出される出力電圧端子と、
前記出力電圧端子と接続し、この出力電圧端子の接続先を前記ダイオードと前記第1の抵抗との接続部及び前記電界効果トランジスタのドレイン端子のうちのいずれか一方に切り替える出力切替スイッチと、
一端が前記第1の抵抗の他端に接続し、他端が前記マイナス側電圧印加端子に接続し、前記電界効果トランジスタのゲート端子が前記第1の抵抗との接続部に接続すると共に、抵抗値の大小が切り替えられる第1の抵抗回路と、
一端が前記電界効果トランジスタのドレイン端子に接続し、他端が前記プラス側電圧印加端子に接続し、抵抗値の大小が切り替えられる第2の抵抗回路とを備えた温度補償バイアス回路。 - 出力切替スイッチによって出力電圧端子の接続先がダイオードと第1の抵抗との接続部に切り替えられると、第1の抵抗回路は抵抗値が大に切り替えられ、第2の抵抗回路は抵抗値が小に切り替えられ、
前記出力切替スイッチによって前記出力電圧端子の接続先が電界効果トランジスタのドレイン端子に切り替えられると、前記第1の抵抗回路は抵抗値が小に切り替えられ、前記第2の抵抗回路は抵抗値が大に切り替えられることを特徴とする請求項3記載の温度補償バイアス回路。 - 電界効果トランジスタのゲート端子と第1の抵抗は、第3の抵抗を介して接続することを特徴とする請求項1から請求項4のうちのいずれか1項記載の温度補償バイアス回路。
- ダイオードの代わりに、複数のダイオードを直列に接続してなるダイオードユニットを設けたことを特徴とする請求項1から請求項5のうちのいずれか1項記載の温度補償バイアス回路。
- ダイオードに並列に接続する第5の抵抗を備えたことを特徴とする請求項1から請求項6のうちのいずれか1項記載の温度補償バイアス回路。
- 電界効果トランジスタのゲート端子をプラス側の端子とし、ソース端子とドレイン端子を接続してマイナス側の共通端子とした回路、
バイポーラトランジスタのベース端子をプラス側の端子とし、エミッタ端子とコレクタ端子を接続してマイナス側の共通端子とした回路、
バイポーラトランジスタのベース端子とコレクタ端子を接続してプラス側の共通端子とし、エミッタ端子をマイナス側の端子とした回路のうちのいずれかを、ダイオードとして用いたことを特徴とする請求項1から請求項7のうちのいずれか1項記載の温度補償バイアス回路。 - プラス側電圧印加端子と、
マイナス側電圧印加端子と、
一端が前記マイナス側電圧印加端子に接続する第1の抵抗と、
ゲート端子が前記第1の抵抗と前記マイナス側電圧印加端子との接続部に接続し、温度が高くなるにつれてドレイン電流が増加する傾向を示す閾値電圧付近の電圧範囲のゲート−ソース間電圧が印加される電界効果トランジスタと、
前記電界効果トランジスタのソース端子と前記第1の抵抗との間で順方向になるように、一端が前記第1の抵抗の他端に接続し、他端が前記電界効果トランジスタのソース端子に接続するダイオードと、
一端が前記電界効果トランジスタのドレイン端子に接続すると共に、他端が前記プラス側電圧印加端子に接続する第4の抵抗と、
前記電界効果トランジスタのドレイン端子と前記第4の抵抗との接続部に接続して出力電圧が取り出される出力電圧端子とを備えた温度補償バイアス回路。 - マイナス側電圧印加端子と第1の抵抗は、第2の抵抗を介して接続することを特徴とする請求項9記載の温度補償バイアス回路。
- 電界効果トランジスタのゲート端子と第1の抵抗は、第3の抵抗を介して接続することを特徴とする請求項9または請求項10記載の温度補償バイアス回路。
- ダイオードの代わりに、複数のダイオードを直列に接続してなるダイオードユニットを設けたことを特徴とする請求項9から請求項11のうちのいずれか1項記載の温度補償バイアス回路。
- ダイオードに並列に接続する第5の抵抗を備えたことを特徴とする請求項9から請求項12のうちのいずれか1項記載の温度補償バイアス回路。
- 電界効果トランジスタのゲート端子をプラス側の端子とし、ソース端子とドレイン端子を接続してマイナス側の共通端子とした回路、
バイポーラトランジスタのベース端子をプラス側の端子とし、エミッタ端子とコレクタ端子を接続してマイナス側の共通端子とした回路、
バイポーラトランジスタのベース端子とコレクタ端子を接続してプラス側の共通端子とし、エミッタ端子をマイナス側の端子とした回路のうちのいずれかを、ダイオードとして用いたことを特徴とする請求項9から請求項13のうちのいずれか1項記載の温度補償バイアス回路。 - ゲートバイアス電圧に応じて高周波信号を増幅する電界効果トランジスタを有する増幅回路と、
前記増幅回路の電界効果トランジスタにゲートバイアス電圧を供給する請求項1から請求項8のうちのいずれか1項記載の温度補償バイアス回路とを備えた高周波増幅器。 - ゲートバイアス電圧に応じて高周波信号を減衰する電界効果トランジスタを有する減衰回路と、
前記減衰回路の電界効果トランジスタにゲートバイアス電圧を供給する請求項1から請求項14のうちのいずれか1項記載の温度補償バイアス回路とを備えた高周波減衰器。 - 高周波信号の伝達経路に並列に電界効果トランジスタが接続される並列トランジスタ減衰回路と、
高周波信号の伝達経路に直列に電界効果トランジスタが接続される直列トランジスタ減衰回路とを備え、
請求項1から請求項8のうちのいずれか1項記載の温度補償バイアス回路は、
前記並列トランジスタ減衰回路又は前記直列トランジスタ減衰回路の電界効果トランジスタにゲートバイアス電圧を供給し、
請求項3から請求項14のうちのいずれか1項記載の温度補償バイアス回路は、
前記直列トランジスタ減衰回路又は前記並列トランジスタ減衰回路の電界効果トランジスタにゲートバイアス電圧を供給することを特徴とする請求項16記載の高周波減衰器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007221346A JP4953987B2 (ja) | 2007-08-28 | 2007-08-28 | 温度補償バイアス回路、高周波増幅器及び高周波減衰器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007221346A JP4953987B2 (ja) | 2007-08-28 | 2007-08-28 | 温度補償バイアス回路、高周波増幅器及び高周波減衰器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009055438A true JP2009055438A (ja) | 2009-03-12 |
JP4953987B2 JP4953987B2 (ja) | 2012-06-13 |
Family
ID=40506078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007221346A Expired - Fee Related JP4953987B2 (ja) | 2007-08-28 | 2007-08-28 | 温度補償バイアス回路、高周波増幅器及び高周波減衰器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4953987B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107238819A (zh) * | 2017-06-07 | 2017-10-10 | 成都振芯科技股份有限公司 | 一种具有温度补偿功能的信号幅度控制装置 |
JP2018137719A (ja) * | 2017-02-23 | 2018-08-30 | 住友電工デバイス・イノベーション株式会社 | 可変減衰器 |
CN112042115A (zh) * | 2018-04-26 | 2020-12-04 | 株式会社村田制作所 | 放大电路 |
WO2022168214A1 (ja) * | 2021-02-04 | 2022-08-11 | 三菱電機株式会社 | 温度補償回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6447116A (en) * | 1987-08-17 | 1989-02-21 | Sharp Kk | Correction system for dc control voltage |
JPH05175747A (ja) * | 1991-12-25 | 1993-07-13 | Mitsubishi Electric Corp | 高出力fet増幅器 |
JP2002099334A (ja) * | 2000-09-26 | 2002-04-05 | Sanyo Electric Co Ltd | 基準電圧発生回路 |
JP2003051720A (ja) * | 2001-08-07 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 電力増幅器用バイアス回路 |
JP2003060444A (ja) * | 2001-08-20 | 2003-02-28 | Mitsubishi Electric Corp | 増幅器用のバイアス回路および高周波電界効果トランジスタ増幅器 |
JP2007524944A (ja) * | 2004-01-23 | 2007-08-30 | ズモス・テクノロジー・インコーポレーテッド | Cmos定電圧発生器 |
-
2007
- 2007-08-28 JP JP2007221346A patent/JP4953987B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6447116A (en) * | 1987-08-17 | 1989-02-21 | Sharp Kk | Correction system for dc control voltage |
JPH05175747A (ja) * | 1991-12-25 | 1993-07-13 | Mitsubishi Electric Corp | 高出力fet増幅器 |
JP2002099334A (ja) * | 2000-09-26 | 2002-04-05 | Sanyo Electric Co Ltd | 基準電圧発生回路 |
JP2003051720A (ja) * | 2001-08-07 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 電力増幅器用バイアス回路 |
JP2003060444A (ja) * | 2001-08-20 | 2003-02-28 | Mitsubishi Electric Corp | 増幅器用のバイアス回路および高周波電界効果トランジスタ増幅器 |
JP2007524944A (ja) * | 2004-01-23 | 2007-08-30 | ズモス・テクノロジー・インコーポレーテッド | Cmos定電圧発生器 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018137719A (ja) * | 2017-02-23 | 2018-08-30 | 住友電工デバイス・イノベーション株式会社 | 可変減衰器 |
CN108512527A (zh) * | 2017-02-23 | 2018-09-07 | 住友电工光电子器件创新株式会社 | 可变衰减器 |
JP7060195B2 (ja) | 2017-02-23 | 2022-04-26 | 住友電工デバイス・イノベーション株式会社 | 可変減衰器 |
CN108512527B (zh) * | 2017-02-23 | 2024-03-29 | 住友电工光电子器件创新株式会社 | 可变衰减器 |
CN107238819A (zh) * | 2017-06-07 | 2017-10-10 | 成都振芯科技股份有限公司 | 一种具有温度补偿功能的信号幅度控制装置 |
CN107238819B (zh) * | 2017-06-07 | 2023-07-04 | 成都振芯科技股份有限公司 | 一种具有温度补偿功能的信号幅度控制装置 |
CN112042115A (zh) * | 2018-04-26 | 2020-12-04 | 株式会社村田制作所 | 放大电路 |
CN112042115B (zh) * | 2018-04-26 | 2024-04-30 | 株式会社村田制作所 | 放大电路 |
WO2022168214A1 (ja) * | 2021-02-04 | 2022-08-11 | 三菱電機株式会社 | 温度補償回路 |
JPWO2022168214A1 (ja) * | 2021-02-04 | 2022-08-11 | ||
JP7267518B2 (ja) | 2021-02-04 | 2023-05-01 | 三菱電機株式会社 | 温度補償回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4953987B2 (ja) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10187013B2 (en) | Stacked PA power control | |
US7522001B2 (en) | Power amplifier | |
US10491168B2 (en) | Power amplification circuit | |
US7439805B1 (en) | Enhancement-depletion Darlington device | |
US8497736B1 (en) | Direct DC coupled push-pull BJT driver for power amplifier with built-in gain and bias current signal dependent expansion | |
US9344044B2 (en) | High-frequency power amplifier | |
JP2007318463A (ja) | 電力増幅器用バイアス回路 | |
KR101300324B1 (ko) | 전력 증폭기 | |
US8766722B2 (en) | Quiescent control circuit for providing control current for an amplifier | |
JPH06224647A (ja) | 増幅回路 | |
JP4953987B2 (ja) | 温度補償バイアス回路、高周波増幅器及び高周波減衰器 | |
US7248119B2 (en) | Broadband amplifier with improved noise figure and distortion characteristics | |
US8704600B2 (en) | Power amplifier | |
US8633771B2 (en) | Power amplifier | |
US11070176B2 (en) | Amplifier linearization and related apparatus thereof | |
US8378749B1 (en) | Systems and methods for adaptive bias circuits for a power amplifier | |
US20230421123A1 (en) | Power amplifier and control method | |
JP4814133B2 (ja) | 高周波増幅器 | |
KR20160112156A (ko) | 전력 증폭기 및 전력 증폭기의 출력 제어 방법 | |
WO2012004840A1 (ja) | パススルー付き増幅器 | |
KR20130007456A (ko) | 전력증폭기 | |
US8044720B2 (en) | Amplification circuit | |
JP2005223437A (ja) | バイアス回路 | |
US10739808B2 (en) | Reference voltage generator and bias voltage generator | |
US20220271720A1 (en) | Power amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4953987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |