JP2007318463A - 電力増幅器用バイアス回路 - Google Patents

Abstract

【課題】低い外部基準電圧で動作する電力増幅器において、低温動作における歪特性の劣化を抑制するバイアス回路を提供する。
【解決手段】電圧駆動バイアス回路（Ｔｒｂ１〜Ｔｒｂ６を含む回路）と、電流駆動バイアス回路（Ｒｂｂ９を含む回路）とを並列に設けた併用バイアス回路において、第１増幅用トランジスタＴｒ２ａと第４の抵抗Ｒｂ２２との間に、第５の抵抗ＲＬ１を含むリニアライザＬ１を接続した構成とする。上記構成により、外部基準電圧が２．４〜２．５Ｖの低電圧であっても、低温から高温までほぼ一定のアイドル電流を保ちながら増幅動作が可能となり、且つ、低温動作における歪特性の劣化を抑制できる。
【選択図】図１

Description

本発明は電力増幅器用バイアス回路に関し、特に、エミッタフォロワを含むバイアス回路が同一のＧａＡｓチップ上に集積化された電力増幅器を、低い外部基準電圧により動作させるバイアス回路に関するものである。

近年、ＣＤＭＡ（Code Division Multiple Access；符号分割多重接続）をはじめとする携帯電話用の電力増幅器や、無線ＬＡＮ用電力増幅器として、ＧａＡｓ−ＨＢＴ電力増幅器（ＨＢＴ：ヘテロ接合バイポーラトランジスタ）が広く用いられている。

従来のＧａＡｓ−ＨＢＴ電力増幅器モジュールの回路例を図１１に示す。点線枠内の部分はＧａＡｓチップ上に形成されたものである。それ以外の部分は、モジュール基板上にチップ部品や線路によって形成されたものである。

図１１の回路は、ＲＦ信号入力端子（ＩＮ）、ＲＦ信号出力端子（ＯＵＴ）を有している。Ｔｒ１、Ｔｒ２は、それぞれ初段用、終段用のヘテロ接合バイポーラトランジスタ（ＨＢＴ）を示す。Ｖｃ１、Ｖｃ２は、それぞれＴｒ１、Ｔｒ２のコレクタ電源端子を示す。Ｖｃｂは、Ｔｒ１およびＴｒ２のバイアス回路の電源端子を示す。Ｒｂ１、Ｒｂ２、Ｒｂ１２、Ｒｂ２２は抵抗を示す。Ｃ１〜Ｃ４、Ｃ２１〜Ｃ２３、Ｃｄ１、Ｃｄ２、Ｃｄｂは容量を示す。Ｌ１、Ｌ２はインダクタを示す。Ｌ１１、Ｌ２１〜Ｌ２３は特定の電気長を有する線路であり、インダクタとして作用する。

図１１の終段Ｔｒ２と、そのバイアス回路部の具体的な回路構成例を図１２に示す（初段Ｔｒ１とそのバイアス回路部も回路的には同様である）。Ｔｒｂ１〜Ｔｒｂ５はＨＢＴ、Ｒｂｂ１〜Ｒｂｂ６は抵抗を示す。Ｖｒｅｆｂはバイアス回路のリファレンス電圧入力端子(外部から与えられる基準電圧端子)を示す。Ｖｃｂはバイアス回路のコレクタ電源端子を示す。Ｖｂｏはバイアス回路の出力端子を示す。本バイアス回路は、電力増幅器のＴｒ１及びＴｒ２のアイドル電流(ＲＦ信号入力がない場合のバイアス電流)を、温度変化に対して一定に保つように動作する（例えば、特許文献１参照）。

特開２００４−３４３２４４号公報

ところで、図１１、図１２に示した電力増幅器のバイアス回路の正常な動作には、Ｔｒｂ４、Ｔｒｂ５からなるダイオード接続トランジスタの縦積み２段部や終段Ｔｒ２とＴｒｂ１からなる２段縦積み部に代表されるように、ＨＢＴの持つ障壁電圧の２倍を超える基準電圧Ｖｒｅｆを必要とする。即ち、ＧａＡｓ系ＨＢＴの場合、約１．２５〜１．３０Ｖの障壁電圧と抵抗Ｒｂｂ１における電圧降下分（約０．２〜０．３Ｖ）を考慮すると、約２．７〜２．９ＶのＶｒｅｆが必要となる。

しかし、ＶｒｅｆをＨＢＴの障壁電圧の２倍未満、例えば２．５Ｖまで低下させると、常温でもアイドル電流が流れなくなり、図１１、図１２のバイアス回路は実用上そのまま使用することができなくなる。このアイドル電流が流れなくなる問題は、低温ほど顕著となる。これは、デバイス材料で決定される障壁電圧は、温度が低いほど大きくなるためである。一般に、この障壁電圧は、約−１〜−２ｍＶ／℃の傾きを有している。

上記問題を解決するため、発明者らは、図１３に示すＶｒｅｆ＝２．４〜２．５Ｖの低電圧動作で動作可能な回路を考案した。この回路において、Ｔｒ２ａ、Ｔｒ２ｂはパワートランジスタ、Ｔｒｂ１〜Ｔｒｂ６はバイアス用トランジスタ、Ｒｂｂ１〜Ｒｂｂ１３は抵抗、Ｃ４、Ｃａは容量を示す。Ｔｒ２ａは直接抵抗Ｒｂｂ９を介して電流を注入する経路（電流駆動）とＴｒｂ１、Ｔｒｂ２からなるエミッタフォロワを介して電流を供給する経路（電圧駆動）の両方を有し、且つＴｒ２ｂは抵抗Ｒｂｂ１３を介して電流を注入する経路（電流駆動）だけを有することを特徴としている。本回路を用いることにより、Ｖｒｅｆ＝２．４〜２．５Ｖの低電圧で電力増幅動作が可能となる。

しかし、図１３に示した回路において、回路定数などの最適化が十分でない場合、図１４に示すように、常温・高温では問題のない利得（Ｇｐ）、歪特性（ＡＣＰ／ＡＣＬＲ）が、低温になると劣化することがある。このとき、歪特性の劣化と対応するように、利得Ｇｐの凹みが実験により観測された。

本発明は上記課題を解決するためになされたもので、低温動作における歪特性の劣化を抑制した電力増幅器用バイアス回路を提供することを目的とする。

本発明に係る電力増幅器用バイアス回路は、第１の増幅用トランジスタのベースに接続された電圧駆動バイアス回路と、前記電圧駆動バイアス回路と並列に設けられ、前記第１の増幅用トランジスタのベースに接続された電流駆動バイアス回路とを備え、前記電圧駆動バイアス回路および前記電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子に接続され、前記電圧駆動バイアス回路は、前記第１の増幅用トランジスタのベースに前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、前記第１のトランジスタのエミッタと前記第１の増幅用トランジスタのベースとの間に、第１の抵抗を介してコレクタが接続され、エミッタが接地された第２のトランジスタと、前記リファレンス電圧入力端子に第２の抵抗を介してベースが接続され、前記第２のトランジスタのベースに、前記リファレンス電圧に応じたバイアス電流を供給する第３のトランジスタとを有し、前記電流駆動バイアス回路は、一端が前記リファレンス電圧入力端子に接続され、他端が前記第１の増幅用トランジスタのベースに接続された第３の抵抗を有し、前記第３の抵抗と前記第１のトランジスタとの接続点と、前記第１の増幅用トランジスタのベースとの間には、第４の抵抗が設けられ、前記第４の抵抗と前記第１の増幅用トランジスタのベースとの間に一端が接続され、他端が接地点に接続された第５の抵抗を含むリニアライザが設けられ、前記リファレンス電圧入力端子から印加されるベース電圧が前記第１のトランジスタの動作する閾値電圧未満である際には、前記リファレンス電圧入力端子から前記電流駆動バイアス回路を介して、前記第１の増幅用トランジスタのベースに第１の電流が供給され、前記リファレンス電圧入力端子から印加されるベース電圧が前記閾値電圧以上である際には、前記第１の電流に加えて、前記リファレンス電圧入力端子から前記電圧駆動回路を介して、前記第１の増幅用トランジスタのベースに第２の電流が供給されることを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。

本発明によれば、低温動作における歪特性の劣化を抑制した電力増幅器用バイアス回路を得ることができる。

以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。

実施の形態１．
本実施の形態１に係る電力増幅器およびそのバイアス回路の構成例を図１に示す。この回路は、ＧａＡｓ−ＨＢＴ（ヘテロ接合バイポーラトランジスタ）を用いて構成されている。

図１３に示した回路構成では、エミッタフォロワに代表される電圧駆動バイアス回路と、基準電圧入力から高抵抗を介してベースに直接電流を印加する電流駆動バイアス回路とが、並列に設けられている。つまり、電圧駆動バイアス回路と電流駆動バイアス回路とを並列に設けた併用バイアス回路が構成されている。この併用バイアス回路により、第１の増幅用のトランジスタ（以下、「Ｔｒ２ａ」または「Ｔｒ２」と記す）が駆動される。また、Ｔｒ２ａと並列に、第２の増幅用トランジスタ（以下、「Ｔｒ２ｂ」と記す）が設けられている。このＴｒ２ｂは、電流駆動バイアス回路のみにより駆動される。

図１の回路は、図１３の回路と同様に、Ｔｒ２ａのベースに接続された電圧駆動バイアス回路（Ｔｒｂ１〜Ｔｒｂ６を含む回路）を有している。また、この電圧駆動バイアス回路と並列に、Ｔｒ２ａのベースに接続された電流駆動バイアス回路（Ｒｂｂ９を含む回路）が設けられている。これらの電圧駆動バイアス回路および電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子（以下、「Ｖｒｅｆｂ」と記す）に接続されている。

図１において、Ｔｒｂ１〜Ｔｒｂ６はヘテロ接合バイポーラトランジスタ（ＨＢＴ）、Ｒｂｂ１〜Ｒｂ２２、ＲＬ１は抵抗素子、Ｖｃｂ、Ｖｃｂ２、Ｖｒｅｆｂ、Ｖｃ２は電圧入力端子（電源端子）、Ｃａ、Ｃ４は容量素子、ＤＬ１はダイオードを示す。

次に、図１の電圧駆動バイアス回路の構成について説明する。この電圧駆動バイアス回路は、第１〜第６のトランジスタ（Ｔｒｂ１〜Ｔｒｂ６）、抵抗素子を有している。

上記第１のトランジスタ（以下、単に「Ｔｒｂ１」と記す）のベースは、Ｒｂｂ１、Ｒｂｂ６を介してＶｒｅｆｂに接続されている。そしてＴｒ２ａのベースに、リファレンス電圧に応じたバイアス電流を供給することができる。

上記第２のトランジスタ（以下、単に「Ｔｒｂ２」と記す）のコレクタは、Ｔｒｂ１のエミッタとＴｒ２ａのベースとの接続点に、第１の抵抗Ｒｂｂ５（以下、単に「Ｒｂｂ５」と記す）を介して接続されている。

上記第３のトランジスタ（以下、単に「Ｔｒｂ３」と記す）のベースは、第２の抵抗Ｒｂｂ１（以下、単に「Ｒｂｂ１」と記す）、およびＲｂｂ２を介してＶｒｅｆｂに接続されている。また、Ｔｒｂ３のエミッタはＴｒｂ２のベースに接続され、Ｔｒｂ２に対して、リファレンス電圧に応じたバイアス電流を供給することができる。

上記第４のトランジスタ（以下、単に「Ｔｒｂ４」と記す）のコレクタは、第６の抵抗Ｒｂｂ８（以下、「Ｒｂｂ８」と記す）、Ｒｂｂ１を介して、Ｖｒｅｆｂに接続されている。また、Ｔｒｂ４のエミッタは、接地されている。

上記第５のトランジスタ（以下、単に「Ｔｒｂ５」と記す）のコレクタは、外部から電圧が与えられる第１の電源端子（以下、単に「Ｖｃｂ」と記す）に接続されている。Ｔｒｂ５のエミッタは、Ｔｒｂ４のベースに接続されている。Ｔｒｂ５のベースは、Ｒｂｂ１、Ｒｂｂ１０を介して、Ｖｒｅｆｂに接続されている。

上記第６のトランジスタ（以下、単に「Ｔｒｂ６」と記す）のコレクタは、外部から電圧が与えられる第２の電源端子（以下、単に「Ｖｃｂ２」と記す）に接続されている。Ｔｒｂ６のエミッタは接地されている。Ｔｒｂ６のベースは、Ｒｂｂ１２を介して、Ｔｒｂ５のエミッタに接続されている。

次に、図１の電流駆動バイアス回路について説明する。この電流駆動バイアス回路は、第３の抵抗（以下、単に「Ｒｂｂ９」と記す）を有している。Ｒｂｂ９の一端はＶｒｅｆｂに接続され、他端はＴｒ２ａのベースに接続されている。

Ｒｂｂ９とＴｒｂ１との接続点（Ｖｂｏ）と、Ｔｒ２ａのベースとの間には、第４の抵抗Ｒｂ２２（以下、単に「Ｒｂ２２」と記す）が設けられている。そして上述した電圧駆動バイアス回路から供給される電流Ｉｂ２１と、電流駆動バイアス回路から供給される電流Ｉｂ２２は、Ｒｂ２２を経由して、Ｔｒ２ａのベースに供給される。

図１の回路では、Ｔｒ２ａのベースとＲｂ２２との間に、第５の抵抗ＲＬ１（以下、単に「ＲＬ１」と記す）とダイオードとが直列に接続された、リニアライザＬ１が設けられている。このリニアライザＬ１の上端は、Ｔｒ２ａのベースとＲｂ２２との間に接続されている。リニアライザＬ１の他端は、接地点に接続されている。

このリニアライザＬ１は、ＲＬ１と接地点との間に、ＲＬ１側をアノード、接地点側をカソードとするダイオード（ベース・コレクタダイオード）ＤＬ１を有している。

次に、図１に示した電圧駆動バイアス回路および電流駆動バイアス回路の動作について説明する。電圧駆動バイアス回路のＴｒｂ１は、ベースに印加される電圧が所定の閾値電圧（Ｖｔｈ１）未満である際には、オンしない。つまりＶｒｅｆｂから印加されるベース電圧が、Ｔｒｂ１の動作する閾値電圧（Ｖｔｈ１）未満である際には、Ｔｒｂ１はオンしない。そして、ＶｒｅｆｂからＲｂｂ９を経由して、すなわち電流駆動バイアス回路を介して、Ｔｒ２ａのベースに第１の電流（Ｉｂ２２）が供給される。

電圧駆動バイアス回路のＴｒｂ１は、ベースに印加される電圧が上記Ｖｔｈ１以上である際にはオンし、エミッタからＩｂ２１が流れる。そして、Ｔｒｂ１のエミッタからＴｒ２ａにＩｂ２１が供給される。すなわち、Ｖｒｅｆｂから印加されるベース電圧がＶｔｈ１以上である際には、第１の電流（Ｉｂ２２）に加えて、Ｖｒｅｆｂから電圧駆動回路を介して、Ｔｒ２ａのベースに第２の電流（Ｉｂ２１）が供給される。

さらに、図１に示した回路は、Ｔｒ２ａと並列に、Ｔｒ２ｂが設けられている。このＴｒ２ｂのベースと、Ｖｒｅｆｂとの間には、第７の抵抗Ｒｂｂ１３（以下、単に「Ｒｂｂ１３」と記す）が接続されている。Ｔｒ２ａ、Ｔｒ２ｂのコレクタは、それぞれ電源端子Ｖｃ２に接続されている。これらのトランジスタのベースは、容量素子Ｃａを介して互いに接続されている。

Ｔｒ２ｂのベースには、ＶｒｅｆｂからＲｂｂ１３を介して第３の電流（Ｉｂ２３）が供給され、Ｔｒ２ｂのベース電圧が、Ｔｒ２ｂの動作する閾値電圧（Ｖｔｈ２）以上である際には、このトランジスタがオンする。つまり、Ｔｒ２ｂは、リファレンス電圧に応じたバイアス電流によりオン・オフする。

本実施の形態１では、Ｔｒ２ａのベース側にＲｂｂ９、Ｒｂ２２が設けられ、Ｔｒ２ａのベースとＲｂ２２との間に、ＲＬ１およびＤＬ１を直列に接続したリニアライザＬ１が設けられている。

上記構成とすることにより、ＲＦ入力電力が大きくなると平滑電流がダイオードＤＬ１に流れ、バイアス点が移動し、ＤＬ１のオン抵抗値が変化する。図１に示したリニアライザＬ１の場合、ＤＬ１の抵抗は低い値から高い値に移動する。従って、ダイオードリニアライザが呈する利得Ｇｐと入力電力Ｐｉｎとの関係は、図２のようになる。

ここで、図２に示すように、入力電力Ｐｉｎが高くなるとき、利得Ｇｐの上昇は、低温ほど高くなる傾向がある。そこで、図１４に示した利得Ｇｐの凹みを補償するように、ＤＬ１のダイオードサイズ、Ｒｂｂ９とＲＬ１の抵抗値、ＤＬ１のバイアス電流を設計する。これにより、図３に示すように、低温時の利得Ｇｐの凹み、歪特性の劣化を補償することができる。

さらに図１に示すように、リニアライザＬ１は容量等を用いたＡＣ結合することなく、ＤＣ的に直接Ｔｒ２ａのベース側に装荷できる。従って、回路サイズを殆んど増加させることなく、リニアライザＬ１を設けることができる。さらに、Ｔｒ２ａのアイドル電流Ｉｃ２ａはＲｂｂ９、Ｒｂ２２、Ｌ１により決定される。その際、Ｒｂｂ９とＲＬ１の比でＴｒ２ａのベース電圧が決定されるので、抵抗ばらつきによるＩｃ２ａの変動を緩和できる。

本実施の形態１の構成によれば、リファレンス電圧が２．４〜２．５Ｖの低バイアス電圧で動作可能な電力増幅器用バイアス回路を得ることに加えて、先の発明で観測された低温時の利得Ｇｐの凹み、歪特性の劣化を補償でき、且つ抵抗のばらつきによるアイドル電流の変動も緩和できる。さらに、ＤＣ的に直接パワートランジスタのベースにリニアライザを設けることができるので、回路サイズの増加を効果的に抑制できる。

なお、本実施の形態１で得られるダイオードリニアライザを組み込んだバイアス回路およびパワートランジスタの構成は、リニアライザＬ１が電圧・電流駆動パワートランジスタ段のバイアス回路も兼ねながら、場合によっては低温動作時に歪特性が劣化しやすいという欠点を補償できる。この点が、従来から報告されている単なるダイオードリニアライザと増幅器の組み合わせとは異なっている。

実施の形態２．
本実施の形態２に係る電力増幅器およびそのバイアス回路の構成例を図４に示す。ここでは、実施の形態１と異なる点を中心に説明する。

図４に示す回路は、図１に示した回路のリニアライザＬ１に置き換えて、リニアライザＬ２を設けたものである。このリニアライザＬ２には、実施の形態１で示したダイオードＤＬ１の代わりに、第７のトランジスタとして、ベース・コレクタ短絡トランジスタＴｒＬ１が設けられている。

すなわち、リニアライザＬ２は、ＲＬ１と接地点との間に第７のトランジスタ（以下、「ＴｒＬ１」と記す）を有し、このトランジスタのベースおよびコレクタが、ＲＬ１に接続され、エミッタが接地点側に接続されたものである。その他の構成については、実施の形態１と同様である。

実施の形態１のベース・コレクタダイオード（ＤＬ１）のＢＣ間（ベース・コレクタ間）耐圧は、一般に２０Ｖ以上である。これに対して、図４のＴｒＬ１のＥＢ間（エミッタ・ベース間）耐圧は、一般に１０Ｖ以下である。実施の形態１と同様の動作をさせる際には、図４の回路の回路定数を適宜設定し直すことで、実施の形態１と同等の動作が可能となる。

本実施の形態２によれば、実施の形態１と同様の効果を得ることができる。

実施の形態３．
本実施の形態３に係る電力増幅器およびそのバイアス回路の構成例を図５に示す。ここでは、実施の形態１と異なる点を中心に説明する。

図５に示す回路は、図１に示したリニアライザＬ１に置き換えて、ＲＬ１のみにより構成されるリニアライザＬ３を設けるようにしたものである。その他の構成については、実施の形態１と同様である。

上記リニアライザは、抵抗素子のみで構成されているため、実施の形態１、２で得られるような大きな利得補償効果は得られない。しかし、上記構成により図１４に示した低温での利得Ｇｐの凹みは減少し、歪特性の劣化は緩和される。それ以外の効果については、実施の形態１、２と同様である。

実施の形態４．
本実施の形態４に係る電力増幅器およびそのバイアス回路の構成例を図６に示す。ここでは、実施の形態１と異なる点を中心に説明する。

図６に示す回路は、図１に示したＴｒ２ｂ、Ｒｂｂ１３および容量素子Ｃａを設けないようにしたものである。また、図１に示した回路では、エミッタフォロワ部（Ｔｒｂ１、Ｔｒｂ２）の高温時のバイアス電圧は、第３〜第６のトランジスタ（Ｔｒｂ３〜Ｔｒｂ６）により低減されていた。これに対して図６の回路は、上記第３〜第６のトランジスタの構成が簡素化されている。

図６の電圧駆動バイアス回路の構成は、Ｔｒｂ４のベースが、Ｒｂ２２を介して、Ｔｒ２のベースに接続された構成となっている。また、Ｔｒｂ５、Ｔｒｂ６が省略された構成となっている。その他の構成については、実施の形態１と同様である。

上記構成では、リファレンス電圧Ｖｒｅｆが低い場合の動作マージン（リファレンス電圧および温度特性）は、実施の形態１に示した図１の回路と比較して劣る。しかし、リニアライザＬ１を設けたことにより、低温での歪特性の動作マージンを改善することができる。

さらに、回路の構成を図１と比較して大幅に簡素化したので、小さな回路サイズで実現できる。従って、電力増幅器に要求される仕様（Ｖｒｅｆ電圧範囲や歪特性のレベル）が比較的厳しくない場合には、本回路を適用できる。その他の効果については、実施の形態１と同様である。

実施の形態５．
本実施の形態５に係る電力増幅器およびそのバイアス回路の構成は、実施の形態４で示した図６の回路において、リニアライザＬ１を、実施の形態２で示した図４のリニアライザＬ２に置き換えたものである。その他の構成については、実施の形態４と同様である。

上記構成とすることにより、実施の形態４と同様の効果を得ることができる。

実施の形態６．
本実施の形態６に係る電力増幅器およびそのバイアス回路の構成は、実施の形態４で示した図６の回路において、リニアライザＬ１を、実施の形態３で示した図５のリニアライザＬ３に置き換えたものである。その他の構成については、実施の形態４と同様である。

上記構成では、実施の形態４、５と比較して、低温での歪抑制効果がやや劣る。それ以外については、実施の形態４と同様の効果を得ることができる。

実施の形態７．
本実施の形態７に係る電力増幅器およびそのバイアス回路の構成を図７に示す。ここでは、実施の形態１と異なる点を中心に説明する。

図７に示す回路は、図１に示したＴｒ２ｂ、Ｒｂｂ１３および容量素子Ｃａを設けないようにしたものである。また、Ｔｒｂ６、Ｒｂｂ１２を設けないようにしたものである。そして、Ｔｒｂ４のベースは、Ｔｒｂ１およびＴｒｂ５を介して、Ｔｒ２のベースに接続された構成とする。その他の構成については、実施の形態１と同様である。

上記回路では、Ｔｒｂ４のベースは、Ｔｒ２のベースと直接には接続されていない。これにより、Ｔｒｂ４、Ｒｂｂ８、およびＲｂｂ７により構成される高温補償部を、Ｔｒ２からＲＦ的に分離して設けることができる。従って、上記高温補償部がＲＦ特性に及ぼす影響を低減できる。

上記構成では、リファレンス電圧Ｖｒｅｆが低い場合の動作マージン（リファレンス電圧および温度特性）は、実施の形態１に示した図１の回路と比較して劣る。しかし、リニアライザＬ１を設けたことにより、低温での歪特性の動作マージンを改善することができる。

さらに、回路の構成が図１の回路よりも簡素化されているので、小さな回路サイズで実現できる。その他の効果については、実施の形態４と同様である。

実施の形態８．
本実施の形態８に係る電力増幅器およびそのバイアス回路の構成は、実施の形態７で示した図７の回路において、リニアライザＬ１を、実施の形態２で示した図４のリニアライザＬ２に置き換えたものである。その他の構成については、実施の形態７と同様である。

上記構成とすることにより、実施の形態７と同様の効果を得ることができる。

実施の形態９．
本実施の形態９に係る電力増幅器およびそのバイアス回路の構成は、実施の形態７で示した図６の回路において、リニアライザＬ１を、実施の形態３で示した図５のリニアライザＬ３に置き換えたものである。その他の構成については、実施の形態７と同様である。

上記構成では、実施の形態７、８と比較して、低温での歪抑制効果がやや劣る。それ以外については、実施の形態７と同様の効果を得ることができる。

実施の形態１０．
本実施の形態１０に係る電力増幅器およびそのバイアス回路の構成を図８に示す。ここでは、実施の形態１と異なる点を中心に説明する。

図８に示す回路は、図１に示したＴｒ２ｂ、Ｒｂｂ１３および容量素子Ｃａを設けないようにしたものである。すなわち、Ｔｒ２ｂに関係する回路素子を省いた構成とした。その他の構成については、実施の形態１と同様である。

上記構成では、リファレンス電圧Ｖｒｅｆが低い場合の動作マージン（リファレンス電圧および温度特性）は、実施の形態１に示した図１の回路と比較して劣る。しかし、リニアライザＬ１を設けたことにより、低温での歪特性の動作マージンを改善することができる。

さらに、図１に示したＴｒ２ｂおよびこれに関係する部分を省いた構成としたので、実施の形態１と比較して小さな回路サイズで実現できる。それ以外については、実施の形態１と同様の効果を得ることができる。

実施の形態１１．
本実施の形態１１に係る電力増幅器およびそのバイアス回路の構成は、実施の形態１０で示した図８の回路において、リニアライザＬ１を、実施の形態２で示した図４のリニアライザＬ２に置き換えたものである。その他の構成については、実施の形態１０と同様である。

上記構成とすることにより、実施の形態１０と同様の効果を得ることができる。

実施の形態１２．
本実施の形態１２に係る電力増幅器およびそのバイアス回路の構成は、実施の形態１０で示した図８の回路において、リニアライザＬ１を、実施の形態３で示した図５のリニアライザＬ３に置き換えたものである。その他の構成については、実施の形態１０と同様である。

上記構成では、実施の形態１０、１１と比較して、低温での歪抑制効果がやや劣る。それ以外については、実施の形態１０と同様の効果を得ることができる。

実施の形態１３．
本実施の形態１３に係る電力増幅器およびそのバイアス回路の構成を図９に示す。ここでは、実施の形態１と異なる点を中心に説明する。

図９のリニアライザＬ１には、図１に示したリニアライザＬ１に、第８のトランジスタＴｒＬ２、第８の抵抗Ｒｂ２３、制御端子Ｖｍｏｄが追加されている。つまり、このリニアライザＬ１は、ダイオード（ＤＬ１）のカソードと接地点との間に、第８のトランジスタＴｒＬ２（以下、単に「ＴｒＬ２」と記す）を有している。

ＴｒＬ２のベースは、第８の抵抗Ｒｂ２３（以下、単に「Ｒｂ２３」と記す）を介して制御端子（Ｖｍｏｄ）に接続されている。この制御端子には、リニアライザＬ１をオン・オフさせる制御電圧が外部から与えられる。ＴｒＬ２のコレクタは、ダイオードＤＬ１のカソードに接続され、エミッタは接地点に接続されている。

実施の形態１〜１２においては、全ての温度においてリニアライザを動作させるようにした。これに対して本実施の形態１３では、低温および常温でリニアライザＬ１を動作させるようにする。例えば、所定の温度よりも低い温度（低温および常温）では、制御端子Ｖｍｏｄに゛Ｈｉｇｈ″（約１．４Ｖ以上）を印加してリニアライザＬ１を動作させる。そして、上記所定の温度以上の温度（高温）では、制御端子Ｖｍｏｄに゛Ｌｏｗ″（約１Ｖ以下）を印加して、リニアライザＬ１の動作を停止させる。

すなわち、図９の電力増幅用バイアス回路が所定の温度未満であるときは、ＴｒＬ２の閾値電圧以上の電圧が、制御端子ＶｍｏｄからＴｒＬ２のベースに印加されてリニアライザＬ１をオンさせる。そして電力増幅用バイアス回路の温度が上記所定の温度以上であるときは、ＴｒＬ２の閾値電圧未満の電圧が、制御端子ＶｍｏｄからＴｒＬ２のベースに印加され、リニアライザＬ１をオフさせる。

上記構成とすることにより、実施の形態１〜１２では全ての温度に対して一定であったアイドル電流（ＲＦ入力が無いときのＴｒ２ａ、Ｔｒ２ｂのバイアス電流、すなわち図９に示すＩｃ２）を、高温時に増加させることができる。

これは、高温時において、図９のＩｂ２ａがダイオードＤＬ１に流れなくなり、全てＴｒ２ａのベースに流れるためである。この結果、高温におけるＴｒ２ａのアイドル電流を増加させることができる。従って、本実施の形態１３によれば、通常は高温で低下する利得Ｇｐの凹みを補償することができる。その他の効果については、実施の形態１と同様である。

実施の形態１４．
本実施の形態１４に係る電力増幅器およびそのバイアス回路の構成は、実施の形態４で示した図６の回路において、リニアライザＬ１を、実施の形態１３で示した図９のリニアライザＬ１に置き換えたものである。その他の構成については、実施の形態４と同様である。

上記構成とすることにより、実施の形態４の効果に加えて、実施の形態１３と同様の効果を得ることができる。

実施の形態１５．
本実施の形態１５に係る電力増幅器およびそのバイアス回路の構成は、実施の形態７で示した図７の回路において、リニアライザＬ１を、実施の形態１３で示した図９のリニアライザＬ１に置き換えたものである。その他の構成については、実施の形態７と同様である。

上記構成とすることにより、実施の形態７の効果に加えて、実施の形態１３と同様の効果を得ることができる。

実施の形態１６．
本実施の形態１６に係る電力増幅器およびそのバイアス回路の構成は、実施の形態１０で示した図８の回路において、リニアライザＬ１を、実施の形態１３で示した図９のリニアライザＬ１に置き換えたものである。その他の構成については、実施の形態１０と同様である。

上記構成とすることにより、実施の形態１０の効果に加えて、実施の形態１３と同様の効果を得ることができる。

実施の形態１７．
本実施の形態１７に係る電力増幅器およびそのバイアス回路の構成を図１０に示す。ここでは、実施の形態２、１３と異なる点を中心に説明する。

図１０のリニアライザＬ２には、図４に示したリニアライザＬ２に、実施の形態１３と同様に、ＴｒＬ２、Ｒｂ２３、制御端子Ｖｍｏｄが追加されている。つまり、このリニアライザＬ２は、ＴｒＬ１のエミッタと接地点との間に、ＴｒＬ２を有している。

ＴｒＬ２のベースは、Ｒｂ２３を介して制御端子（Ｖｍｏｄ）に接続されている。この制御端子には、リニアライザＬ２をオン・オフさせる制御電圧が外部から与えられる。ＴｒＬ２のコレクタは、ＴｒＬ１のエミッタに接続され、ＴｒＬ２のエミッタは接地点に接続されている。その他の構成については、実施の形態１３と同様である。

本実施の形態１７によれば、実施の形態１３と同様の効果を得ることができる。

実施の形態１８．
本実施の形態１８に係る電力増幅器およびそのバイアス回路の構成は、実施の形態４で示した図６の回路において、リニアライザＬ１を、実施の形態１７で示した図１０のリニアライザＬ２に置き換えたものである。その他の構成については、実施の形態４と同様である。

上記構成とすることにより、実施の形態４の効果に加えて、実施の形態１７と同様の効果を得ることができる。

実施の形態１９．
本実施の形態１９に係る電力増幅器およびそのバイアス回路の構成は、実施の形態７で示した図７の回路において、リニアライザＬ１を、実施の形態１７で示した図１０のリニアライザＬ２に置き換えたものである。その他の構成については、実施の形態７と同様である。

上記構成とすることにより、実施の形態７の効果に加えて、実施の形態１７と同様の効果を得ることができる。

実施の形態２０．
本実施の形態２０に係る電力増幅器およびそのバイアス回路の構成は、実施の形態１０で示した図８の回路において、リニアライザＬ１を、実施の形態１３で示した図１０のリニアライザＬ２に置き換えたものである。その他の構成については、実施の形態１０と同様である。

上記構成とすることにより、実施の形態１０の効果に加えて、実施の形態１７と同様の効果を得ることができる。

以上説明したように、実施の形態１〜２０に係る電力増幅器用バイアス回路は、ＴｒまたはＴｒ２ａに対して、エミッタフォロワ等の素子を含む電圧駆動バイアス回路と、基準電圧入力端子から高抵抗の抵抗素子を介して、ベースに直接電流を印加する電流駆動バイアス回路とを並列に設けた構成（併用バイアス回路）とした。または、上記併用バイアス回路で駆動されるＴｒ２ａと並列に、電流駆動のみにより動作するＴｒ２ｂを設けた構成とした。

上記構成とすることにより、基準電圧ＶｒｅｆをＨＢＴの障壁電圧の２倍未満、具体的には２．４〜２．５Ｖの電圧でも、低温から高温までほぼ一定のアイドル電流を保ちながら所望の増幅動作が可能な、同一チップ上にバイアス回路を集積化したＧａＡｓ−ＨＢＴ電力増幅器を得ることができる。これに加えて、低温での歪特性の劣化を抑制することができる。さらに、制御端子Ｖｍｏｄのスイッチをリニアライザに追加した場合には、温度に応じたリニアライザのオン・オフ動作により、高温での利得低下を補償することができる。

実施の形態１に係る電力増幅器とそのバイアス回路の構成を示す図である。 実施の形態１に係るダイオードリニアライザ部の特性を示す図である。 実施の形態１に係る電力増幅器の利得および歪特性を示す図である。 実施の形態２に係る電力増幅器とそのバイアス回路の構成を示す図である。 実施の形態３に係る電力増幅器とそのバイアス回路の構成を示す図である。 実施の形態４に係る電力増幅器とそのバイアス回路の構成を示す図である。 実施の形態７に係る電力増幅器とそのバイアス回路の構成を示す図である。 実施の形態１０に係る電力増幅器とそのバイアス回路の構成を示す図である。 実施の形態１３に係る電力増幅器とそのバイアス回路の構成を示す図である。 実施の形態１７に係る電力増幅器とそのバイアス回路の構成を示す図である。 従来の電力増幅器とそのバイアス回路の構成を示す図である。 図１１のバイアス回路の構成を示す図である。 先の発明に係る電力増幅器とそのバイアス回路の構成を示す図である。 先の発明に係る電力増幅器の利得および歪特性を示す図である。

符号の説明

Ｔｒ２、Ｔｒ２ａ 第１の増幅用トランジスタ、Ｔｒ２ｂ 第２の増幅用トランジスタ、Ｔｒｂ１ 第１のトランジスタ、Ｔｒｂ２ 第２のトランジスタ、Ｔｒｂ３ 第３のトランジスタ、Ｔｒｂ４ 第４のトランジスタ、Ｔｒｂ５ 第５のトランジスタ、Ｔｒｂ６ 第６のトランジスタ、Ｒｂｂ５ 第１の抵抗、Ｒｂｂ１ 第２の抵抗、Ｒｂｂ９ 第３の抵抗、Ｒｂ２２ 第４の抵抗、ＲＬ１ 第５の抵抗、Ｒｂｂ８ 第６の抵抗、Ｒｂｂ１３ 第７の抵抗、Ｒｂ２３ 第８の抵抗、Ｌ１、Ｌ２ リニアライザ、Ｖｒｅｆｂ リファレンス電圧端子、Ｖｃｂ 第１の電源端子、Ｖｃｂ２ 第２の電源端子、ＤＬ１ ダイオード。

Claims (12)

1. 第１の増幅用トランジスタのベースに接続された電圧駆動バイアス回路と、
   前記電圧駆動バイアス回路と並列に設けられ、前記第１の増幅用トランジスタのベースに接続された電流駆動バイアス回路とを備え、
   前記電圧駆動バイアス回路および前記電流駆動バイアス回路は、外部からリファレンス電圧が与えられるリファレンス電圧入力端子に接続され、
   前記電圧駆動バイアス回路は、前記第１の増幅用トランジスタのベースに前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、
   前記第１のトランジスタのエミッタと前記第１の増幅用トランジスタのベースとの間に、第１の抵抗を介してコレクタが接続され、エミッタが接地された第２のトランジスタと、
   前記リファレンス電圧入力端子に第２の抵抗を介してベースが接続され、前記第２のトランジスタのベースに、前記リファレンス電圧に応じたバイアス電流を供給する第３のトランジスタとを有し、
   前記電流駆動バイアス回路は、一端が前記リファレンス電圧入力端子に接続され、他端が前記第１の増幅用トランジスタのベースに接続された第３の抵抗を有し、
   前記第３の抵抗と前記第１のトランジスタとの接続点と、前記第１の増幅用トランジスタのベースとの間には、第４の抵抗が設けられ、
   前記第４の抵抗と前記第１の増幅用トランジスタのベースとの間に一端が接続され、他端が接地点に接続された第５の抵抗を含むリニアライザが設けられ、
   前記リファレンス電圧入力端子から印加されるベース電圧が前記第１のトランジスタの動作する閾値電圧未満である際には、前記リファレンス電圧入力端子から前記電流駆動バイアス回路を介して、前記第１の増幅用トランジスタのベースに第１の電流が供給され、
   前記リファレンス電圧入力端子から印加されるベース電圧が前記閾値電圧以上である際には、前記第１の電流に加えて、前記リファレンス電圧入力端子から前記電圧駆動回路を介して、前記第１の増幅用トランジスタのベースに第２の電流が供給されることを特徴とする電力増幅用バイアス回路。
2. 前記リファレンス電圧入力端子に第６の抵抗を介してコレクタが接続され、エミッタが接地された第４のトランジスタを設けたことを特徴とする請求項１に記載の電力増幅用バイアス回路。
3. 前記第４のトランジスタのベースは、前記第４の抵抗を介して、前記第１増幅用トランジスタのベースに接続されていることを特徴とする請求項２に記載の電力増幅用バイアス回路。
4. 外部から電圧が与えられる第１の電源端子にコレクタが接続され、前記第４のトランジスタのベースにエミッタが接続され、前記リファレンス電圧入力端子にベースが接続された第５のトランジスタを設けたことを特徴とする請求項２に記載の電力増幅用バイアス回路。
5. 前記第４のトランジスタのベースは、前記第１のトランジスタおよび前記第５のトランジスタを介して、前記第１増幅用トランジスタのベースに接続されていることを特徴とする請求項４に記載の電力増幅用バイアス回路。
6. 外部から電圧が与えられる第２の電源端子にコレクタが接続され、エミッタが接地され、前記第５のトランジスタのエミッタにベースが接続された第６のトランジスタを設けたことを特徴とする請求項４又は５に記載の電力増幅用バイアス回路。
7. 前記第１の増幅用トランジスタと並列に設けられた第２の増幅用トランジスタのベースと、前記リファレンス電圧入力端子との間には第７の抵抗が接続され、
   前記第２の増幅用トランジスタのベースには、前記リファレンス電圧入力端子から前記第７の抵抗を介して第３の電流が供給され、前記第２の増幅用トランジスタのベース電圧が前記第２の増幅用トランジスタの動作する閾値電圧以上である際には、前記第２の増幅用トランジスタがオンすることを特徴とする請求項６に記載の電力増幅用バイアス回路。
8. 前記リニアライザは、前記第５の抵抗と前記接地点との間に、前記接地点側をカソードとするダイオードを有することを特徴とする請求項１〜７の何れか１項に記載の電力増幅用バイアス回路。
9. 前記リニアライザは、前記第５の抵抗と前記接地点との間に接続された第７のトランジスタを有し、
   前記第７のトランジスタのベースおよびコレクタが前記第５の抵抗側に接続され、
   前記第７のトランジスタのエミッタが前記接地点側に接続されていることを特徴とする請求項１〜７の何れか１項に記載の電力増幅用バイアス回路。
10. 前記リニアライザは、前記第５の抵抗のみにより構成されていることを特徴とする請求項１〜７の何れか１項に記載の電力増幅用バイアス回路。
11. 前記リニアライザは、前記ダイオードと前記接地点との間に第８のトランジスタを有し、
    前記第８のトランジスタのベースは、第８の抵抗を介して制御端子に接続され、
    前記第８のトランジスタのコレクタは、前記ダイオードのカソードに接続され、
    前記第８のトランジスタのエミッタは前記接地点に接続され、
    前記電力増幅用バイアス回路が所定の温度未満であるときは前記第８のトランジスタの閾値電圧以上の電圧が前記制御端子から前記第８トランジスタの前記ベースに印加されて前記リニアライザがオンし、前記電力増幅バイアス回路の温度が前記所定の温度以上であるときは、前記閾値電圧未満の電圧が前記制御端子から前記第８トランジスタのベースに印加されて前記リニアライザをオフすることを特徴とする請求項８に記載の電力増幅用バイアス回路。
12. 前記リニアライザは、前記第７のトランジスタと前記接地点との間に第８のトランジスタを有し、
    前記第８のトランジスタのベースは、第８の抵抗を介して制御端子に接続され、
    前記第８のトランジスタのコレクタは、前記第７のトランジスタの前記エミッタに接続され、
    前記第８のトランジスタのエミッタは前記接地点に接続され、
    前記電力増幅用バイアス回路が所定の温度未満であるときは前記第８のトランジスタの閾値電圧以上の電圧が前記制御端子から前記第８トランジスタの前記ベースに印加されて前記リニアライザがオンし、前記電力増幅バイアス回路の温度が前記所定の温度以上であるときは、前記閾値電圧未満の電圧が前記制御端子から前記第８トランジスタのベースに印加されて前記リニアライザがオフすることを特徴とする請求項９に記載の電力増幅用バイアス回路。

Images