JP2014042189A - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- JP2014042189A JP2014042189A JP2012184025A JP2012184025A JP2014042189A JP 2014042189 A JP2014042189 A JP 2014042189A JP 2012184025 A JP2012184025 A JP 2012184025A JP 2012184025 A JP2012184025 A JP 2012184025A JP 2014042189 A JP2014042189 A JP 2014042189A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- bias
- amplifying element
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】バッテリ電圧の変動に起因したアイドル電流の変動を抑制することができる電力増幅器を得る。
【解決手段】増幅素子Tr3は、外部から入力された入力信号を増幅する。バイアス回路は、バッテリからバッテリ電圧が印加される参照電圧端子Vrefと、参照電圧端子Vrefに印加された電圧から一定の電流を生成する定電流源4とを有する。バイアス回路は、定電流源4の出力電流からバイアス電流を生成して増幅素子Tr3の入力に供給する。
【選択図】図5
【解決手段】増幅素子Tr3は、外部から入力された入力信号を増幅する。バイアス回路は、バッテリからバッテリ電圧が印加される参照電圧端子Vrefと、参照電圧端子Vrefに印加された電圧から一定の電流を生成する定電流源4とを有する。バイアス回路は、定電流源4の出力電流からバイアス電流を生成して増幅素子Tr3の入力に供給する。
【選択図】図5
Description
本発明は、主に携帯電話等の移動体通信用の電力増幅器に関する。
CDMAをはじめとする携帯電話用電力増幅器として、GaAs−HBT電力増幅器が広く用いられている(例えば、特許文献1参照)。従来の電力増幅器には外部から参照電圧を入力する必要があった。この参照電圧は、電力増幅器のアイドル電流を決定するため、電源電圧の変動に対して強く高い精度で一定に保つ(例えば、2.85V±0.1V程度)必要がある。
近年、電力増幅器内部で参照電圧を発生させることが求められている。この場合、外部から与えられたイネーブル信号(電力増幅器をオン/オフするためのデジタル信号)に応じて、増幅器内部で参照電圧を発生させ、電力増幅器を動作させる(例えば、特許文献2参照)。
最近では、高出力動作(27dBm程度)時に加えて中低出力動作(〜18dBm程度)時での効率向上が重要となってきている。これは、基地局が比較的密集している都市部では主に中低出力で動作しており、中低出力動作時の効率向上が携帯電話機の通話時間にとって重要だからである。特に低出力時において、更なる効率向上が求められている。RF部の回路構成は既に最適化されているので、更なる効率向上にはバイアス回路を含む制御部の消費電流を減らす必要がある。
低出力時の効率向上のために低出力時のみ参照電圧発生回路を停止し消費電流を削減することが考えられる。しかし、参照電圧発生回路を停止すると、バイアス回路に供給される参照電圧はバッテリ直結のバッテリ電圧となることが多い。従来のバイアス回路ではバッテリ電圧が印加される場合に、バッテリ電圧の変動によって増幅素子のアイドル電流が変動する。例えば、バッテリ電圧の変動量が3〜5Vの場合、3.4Vで3mAに設定されたアイドル電流の変動量が6mAに達することを発明者らは発見した。このようなアイドル電流の大きな変動により増幅素子の利得が大きく変動するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はバッテリ電圧の変動に起因したアイドル電流の変動を抑制することができる電力増幅器を得るものである。
本発明に係る電力増幅器は、外部から入力された入力信号を増幅する増幅素子と、バイアス電流を前記増幅素子の入力に供給するバイアス回路とを備え、前記バイアス回路は、バッテリからバッテリ電圧が印加される参照電圧端子と、前記参照電圧端子に印加された電圧から一定の電流を生成する定電流源とを有し、前記バイアス回路は、前記定電流源の出力電流から前記バイアス電流を生成することを特徴とする。
本発明により、バッテリ電圧の変動に起因したアイドル電流の変動を抑制することができる。
本発明の実施の形態に係る電力増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る電力増幅器を示すブロック図である。この電力増幅器は、HBTとFETを同一基板上に形成するBiFETプロセスにより形成される。
図1は、本発明の実施の形態1に係る電力増幅器を示すブロック図である。この電力増幅器は、HBTとFETを同一基板上に形成するBiFETプロセスにより形成される。
増幅素子Tr1は、外部から入力された入力信号を増幅する。増幅素子Tr2は増幅素子Tr1の出力信号を増幅する。増幅素子Tr3は入力信号を増幅する。スイッチSW1が増幅素子Tr1の出力と増幅素子Tr2の入力との間に接続されている。スイッチSW2が増幅素子Tr1の出力と増幅素子Tr3の出力との間に接続されている。スイッチSW3が増幅素子Tr1の出力と増幅素子Tr2の出力との間に接続されている。
参照電圧発生回路1は参照電圧を発生する。バイアス回路2は、参照電圧に基づいたバイアス電流をTr1,Tr2,Tr3の入力に供給する。制御回路3は、SW1,SW2,SW3と参照電圧発生回路1を制御する。参照電圧発生回路1やバイアス回路2は、GaAs系BiFET(HBT+FET)プロセスを用いて同一GaAsチップ上に集積化されている。
続いて、本実施の形態に係る電力増幅器の動作を説明する。17dBm以上の大電力出力を得る場合は、制御回路3がSW1をオン、SW2,SW3をオフにし、高出力用経路Aが有効になる。Tr3はオフされる。入力端子INに入力された信号をTr1が増幅し、Tr1の出力信号をTr2が増幅して、出力端子OUTから出力させる。
7〜17dBmの中電力出力を得る場合は、制御回路3がSW1,SW2をオフ、SW3をオンにし、中出力用経路Bが有効になる。Tr2,Tr3はオフされる。入力端子INに入力された信号をTr1が増幅して、出力端子OUTから出力させる。
7dBm以下の小電力出力を得る場合は、制御回路3がSW1をオフ、SW2,SW3をオンにし、低出力用経路Cが有効になる。Tr1,Tr2はオフされる。入力端子INに入力された信号をTr3が増幅して、出力端子OUTから出力させる。また、本実施の形態の特徴として、この低出力時に制御回路3は参照電圧発生回路1を停止させる。
図2は、本発明の実施の形態1に係る電力増幅器の一部を示す回路図である。Tr3やSW1,SW2,SW3等は省略している。GaAs−HBT電力増幅器とバイアス回路が同一GaAsチップ上に集積化されている。点線枠内がGaAsチップであり、点線枠外の回路素子はモジュール基板上にチップ部品や線路によって形成されている。
入力信号を増幅する初段増幅素子であるTr1と、Tr1の出力信号を増幅する後段増幅素子であるTr2とが同一のGaAs基板上に形成されている。Tr1,Tr2はGaAs−HBT(ヘテロ接合バイポーラトランジスタ)である。Tr1のベースには入力信号が入力され、コレクタにはコレクタ電圧が印加され、エミッタは接地されている。Bias1はTr1のベースにバイアス電流を供給する初段バイアス回路であり、Bias2はTr2のベースにバイアス電流を供給する後段バイアス回路である。
INはRF信号入力端子、OUTはRF出力信号端子、R2〜R4は抵抗、C1〜C10は容量、L1,L2はインダクタである。L3〜L8は特定の電気長を有する線路であり、インダクタとして作用する。Vcはコレクタ電源端子、Vc1はTr1用のコレクタ電源端子、Vc2はTr2用のコレクタ電源端子、VcbはBias1,Bias2の電源端子、VrefはBias1,Bias2に参照電圧を印加する端子である。
図3は、本発明の実施の形態1に係るTr2用のバイアス回路を示す回路図である。この回路はTr2用のバイアス回路Bias2に該当するエミッタフォロワ型のバイアス回路である。Tr1用のバイアス回路Bias1の構成も同様である。Vrefは参照電圧が印加される端子、Trb1〜Trb5はGaAs−HBT、Rb1〜Rb7は抵抗である。このバイアス回路はTr1及びTr2のアイドル電流を温度変化に対して一定に保つように動作する。ここで、アイドル電流とは、RF入力電力が無い場合の電力増幅器のバイアス電流である。
図4は、本発明の実施の形態1に係る参照電圧発生回路を示す回路図である。FETv11〜FETv4はデプレションモードFET、Trv1〜Trv6はHBT、Rv1〜Rv9は抵抗、Vcbは電源端子、Venはイネーブル電圧が印加されるイネーブル端子、Vrefは参照電圧が出力される出力端子である。VxはFETv5を制御するための信号端子である。
FETv1のゲートはRv1を介して端子Venに接続され、FETv1のドレインは電源端子Vcbに接続されている。FETv2のドレインはFETv1のソースに接続されている。Rv2の一端はFETv2のソースに接続され、Rv2の他端はTrv1のゲートに接続されている。Trv1のコレクタはFETv1のソースに接続されている。Rv3の一端はFETv2のゲートとTrv2のコレクタに接続されている。Trv2のベースはRv4を介してTrv1のエミッタに接続されている。Trv3のベース及びコレクタは、Trv2のベース及びRv4に接続されている。Rv6がTrv2のエミッタとTrv6のコレクタの間に接続されている。Rv7がTrv3のエミッタとTrv6のコレクタの間に接続されている。この参照電圧発生回路は、FETv2のソース電圧を参照電圧として出力端子Vrefから出力する。
FETv3,Rv5,Trv4は、デプレションモードFETであるFETv2の閾値電圧のバラツキを補償する回路を構成する。FETv3のドレインはRv3の一端及びTrv2のコレクタに接続されている。Trv4のベース及びコレクタはFETv3のゲートに接続され、かつRv5を介してFETv3のソースに接続されている。Trv4のエミッタはTrv6のコレクタに接続されている。なお、設計によっては抵抗Rv5を省略することができる。
FETv4、Trv5、Trv6、Rv8、Rv9は、リークを防止する回路を構成する。FETv4のゲートはRv8を介して端子Venに接続され、ドレインは電源端子Vcbに接続され、エミッタはRv9を介してTrv5のベース及びコレクタに接続されている。Trv5のエミッタはTrv6のベースに接続され、Trv6のエミッタは接地されている。
出力端子VrefとRv3の間にスイッチFETv5が接続されている。即ち、出力端子Vrefと接地点の間にFETv5が接続されている。FETv5のゲートはRv10及び端子Vxを介して制御回路3に接続されている。制御回路3は、FETv5のオン・オフを制御する。
続いて、参照電圧発生回路1の動作を説明する。制御回路3から端子VxにHighレベル(参照電圧)の制御信号が入力されると、FETv5はオンするため、参照電圧発生回路1は通常動作する。一方、制御回路3から端子VxにLowレベル(約0.3V以下)の制御信号が入力されると、FETv5はオフするため、FETv2のドレイン電流は流れなくなる。また、参照電圧が動作時よりも下がるため、Trv1のコレクタ電流も流れなくなる。すなわち、電源端子Vcbから参照電圧発生回路1に電流が流れ込まず、参照電圧発生回路1は停止する。
図5は、本発明の実施の形態1に係るTr3用のバイアス回路を示す回路図である。FETb1はデプレションモードFET、Trb6〜Trb8はHBT、Rb8,Rb9は抵抗、Vcbは電源端子、Vrefは参照電圧端子、Vc3はTr3用のコレクタ電源端子である。参照電圧端子Vrefは常にバッテリに直結される。
FETb1のコレクタが参照電圧端子Vrefに接続され、エミッタがRb8の一端に接続され、ゲートがRb8の他端に接続されている。Rb8の他端と接地点との間にダイオード接続されたTrb6,Trb7が直列に接続されている。Trb8のベースがRb8の他端に接続され、コレクタが電源端子Vcbに接続され、エミッタがRb9を介して低出力用のTr3のベースに接続されている。
FETb1とRb8は定電流源4を構成する。この定電流源4は、参照電圧端子Vrefに印加された電圧から一定の電流を生成する。この定電流源4の出力電流からTrb8やRb9がバイアス電流を生成し、そのバイアス電流をTr3のベースに供給する。
続いて、本実施の形態の効果を比較例と比較して説明する。図6は、比較例に係るバイアス回路を示す回路図である。比較例では、実施の形態1のFETb1とRb8をRb8だけに置き換えたものである。即ち、比較例には定電流源4が存在しない。
比較例では参照電圧端子Vrefにバッテリ電圧が印加される場合、バッテリ電圧の変動に起因してTr3のアイドル電流が変動する。一方、本実施の形態では、参照電圧端子Vrefに接続されるバッテリ電圧が変動しても、バッテリ電圧が十分高ければ定電流源4の出力電流(Trb8のベース電流)は変動しない。このため、バッテリ電圧の変動に起因したTr3のアイドル電流の変動を抑制することができる。この結果、バッテリ電圧の変動に起因した利得変動を抑制することもできる。
図7は、実施の形態1と比較例のアイドル電流と利得を示す図である。バッテリ電圧が3.4V以上であれば、実施の形態1は比較例に比べてバッテリ電圧の変動に対してアイドル電流や利得の変動を大幅に抑制することができる。なお、バッテリ電圧が3.4Vより小さいと、定電流源の出力電流が十分に立ち上がらず一定とならないため、アイドル電流や利得が若干変動する。
実施の形態2.
図8は、本発明の実施の形態2に係るTr3用のバイアス回路を示す回路図である。本実施の形態では、実施の形態1のバイアス回路の参照電圧端子Vrefと定電流源4との間にスイッチとしてデプレションモードFETであるFETb2を追加している。
図8は、本発明の実施の形態2に係るTr3用のバイアス回路を示す回路図である。本実施の形態では、実施の形態1のバイアス回路の参照電圧端子Vrefと定電流源4との間にスイッチとしてデプレションモードFETであるFETb2を追加している。
FETb2のゲートにHighレベルの電圧を印加してFETb2のソースドレイン間をオンさせると、参照電圧端子VrefからFETb1のドレインに電流が供給されバイアス回路が動作することによりTr3にアイドル電流が流れる。一方、FETb2のゲートにLowレベルの電圧を印加してFETb2のソースドレイン間をオフさせると、FETb1に電流が供給されないためバイアス回路が動作せず、Tr3のアイドル電流は流れない。
実施の形態1では参照電圧端子Vrefにバッテリ電圧が供給されている間は常にバイアス回路が動作してTr3のアイドル電流が流れてしまう。一方、本実施の形態ではFETb2のゲートに印加する電圧を制御することによりアイドル電流のオン/オフを任意に設定することができる。
実施の形態3.
図9は、本発明の実施の形態3に係るTr3用のバイアス回路を示す回路図である。実施の形態1のバイアス回路はエミッタフォロワ型であるが、本実施の形態ではカレントミラー型である。この場合でも実施の形態1と同様にバッテリ電圧の変動に対してアイドル電流の変動を抑制することができる。なお、実施の形態1ではアイドル電流が一定になるバッテリ電圧が約3.4V以上であるが、本実施の形態では約2.2V以上であればよく、より広いバッテリ電圧範囲に対応することができる。
図9は、本発明の実施の形態3に係るTr3用のバイアス回路を示す回路図である。実施の形態1のバイアス回路はエミッタフォロワ型であるが、本実施の形態ではカレントミラー型である。この場合でも実施の形態1と同様にバッテリ電圧の変動に対してアイドル電流の変動を抑制することができる。なお、実施の形態1ではアイドル電流が一定になるバッテリ電圧が約3.4V以上であるが、本実施の形態では約2.2V以上であればよく、より広いバッテリ電圧範囲に対応することができる。
実施の形態4.
図10は、本発明の実施の形態4に係るTr3用のバイアス回路を示す回路図である。本実施の形態では、実施の形態3のバイアス回路の参照電圧端子Vrefと定電流源4との間にFETb2を追加している。これにより、FETb2のゲートに印加する電圧を制御することによりアイドル電流のオン/オフを任意に設定することができる。
図10は、本発明の実施の形態4に係るTr3用のバイアス回路を示す回路図である。本実施の形態では、実施の形態3のバイアス回路の参照電圧端子Vrefと定電流源4との間にFETb2を追加している。これにより、FETb2のゲートに印加する電圧を制御することによりアイドル電流のオン/オフを任意に設定することができる。
実施の形態5.
図11は、本発明の実施の形態5に係るTr3用のバイアス回路を示す回路図である。本実施の形態では、実施の形態1の抵抗Rb8の代わりに、直列に接続された抵抗Rb10,Rb11を用いている。この抵抗Rb10は例えばNiCrなどの薄膜抵抗であり、抵抗Rb11は例えばベース層などの半導体抵抗であり、両者は異なる温度係数を持つ。例えばNiCr薄膜抵抗の温度係数はほぼフラットであり、ベース層を用いた抵抗の温度係数は正(温度が高くなると抵抗値が大きくなる)である。このように異なる温度係数を持つ抵抗Rb10,Rb11を組み合わせることにより、定電流源4の電流値の温度特性を制御できるため、Tr3のアイドル電流の温度特性も制御できる。
図11は、本発明の実施の形態5に係るTr3用のバイアス回路を示す回路図である。本実施の形態では、実施の形態1の抵抗Rb8の代わりに、直列に接続された抵抗Rb10,Rb11を用いている。この抵抗Rb10は例えばNiCrなどの薄膜抵抗であり、抵抗Rb11は例えばベース層などの半導体抵抗であり、両者は異なる温度係数を持つ。例えばNiCr薄膜抵抗の温度係数はほぼフラットであり、ベース層を用いた抵抗の温度係数は正(温度が高くなると抵抗値が大きくなる)である。このように異なる温度係数を持つ抵抗Rb10,Rb11を組み合わせることにより、定電流源4の電流値の温度特性を制御できるため、Tr3のアイドル電流の温度特性も制御できる。
1 参照電圧発生回路
2 バイアス回路
3 制御回路
4 定電流源
FETb1 トランジスタ
FETb2 スイッチ
Rb8 抵抗
Rb10 第1の抵抗
Rb11 第2の抵抗
SW1 スイッチ(第1のスイッチ)
SW2 スイッチ(第2のスイッチ)
SW3 スイッチ(第3のスイッチ)
Tr1 増幅素子(第1の増幅素子)
Tr2 増幅素子(第2の増幅素子)
Tr3 増幅素子(第3の増幅素子)
Vref 参照電圧端子
2 バイアス回路
3 制御回路
4 定電流源
FETb1 トランジスタ
FETb2 スイッチ
Rb8 抵抗
Rb10 第1の抵抗
Rb11 第2の抵抗
SW1 スイッチ(第1のスイッチ)
SW2 スイッチ(第2のスイッチ)
SW3 スイッチ(第3のスイッチ)
Tr1 増幅素子(第1の増幅素子)
Tr2 増幅素子(第2の増幅素子)
Tr3 増幅素子(第3の増幅素子)
Vref 参照電圧端子
Claims (5)
- 外部から入力された入力信号を増幅する増幅素子と、
バイアス電流を前記増幅素子の入力に供給するバイアス回路とを備え、
前記バイアス回路は、
バッテリからバッテリ電圧が印加される参照電圧端子と、
前記参照電圧端子に印加された電圧から一定の電流を生成する定電流源とを有し、
前記バイアス回路は、前記定電流源の出力電流から前記バイアス電流を生成することを特徴とする電力増幅器。 - 外部から入力された入力信号を増幅する第1の増幅素子と、
前記第1の増幅素子の出力信号を増幅する第2の増幅素子と、
前記入力信号を増幅する第3の増幅素子と、
前記第1の増幅素子の出力と前記第2の増幅素子の入力との間に接続された第1のスイッチと、
前記第1の増幅素子の出力と前記第3の増幅素子の出力との間に接続された第2のスイッチと、
前記第1の増幅素子の出力と前記第2の増幅素子の出力との間に接続された第3のスイッチと、
参照電圧を発生する参照電圧発生回路と、
前記参照電圧に基づいたバイアス電流を前記第1、第2、及び第3の増幅素子の入力に供給するバイアス回路と、
前記第1、第2、及び第3のスイッチと前記参照電圧発生回路を制御する制御回路とを備え、
前記制御回路は、前記第1のスイッチをオフ、前記第2及び第3のスイッチをオンにした場合に、前記参照電圧発生回路を停止させ、
前記バイアス回路は、
前記参照電圧発生回路が動作している場合は前記参照電圧が印加され、前記参照電圧発生回路が停止している場合はバッテリからバッテリ電圧が印加される参照電圧端子と、
前記参照電圧端子に印加された電圧から一定の電流を生成する定電流源とを有し、
前記バイアス回路は、前記定電流源の出力電流からバイアス電流を生成して前記第3の増幅素子の入力に供給することを特徴とする電力増幅器。 - 前記定電流源は、
抵抗と、
前記参照電圧端子に接続された第1の端子と、前記抵抗の一端に接続された第2の端子と、前記抵抗の他端に接続された制御端子とを持つトランジスタとを有することを特徴とする請求項1又は2に記載の電力増幅器。 - 前記抵抗は、直列に接続され、異なる温度係数を持つ第1及び第2の抵抗を有することを特徴とする請求項3に記載の電力増幅器。
- 前記バイアス回路は、前記参照電圧端子と前記定電流源との間に接続されたスイッチを更に有することを特徴とする請求項1〜4の何れか1項に記載の電力増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184025A JP2014042189A (ja) | 2012-08-23 | 2012-08-23 | 電力増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184025A JP2014042189A (ja) | 2012-08-23 | 2012-08-23 | 電力増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014042189A true JP2014042189A (ja) | 2014-03-06 |
Family
ID=50394111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012184025A Pending JP2014042189A (ja) | 2012-08-23 | 2012-08-23 | 電力増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014042189A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001066249A (ja) * | 2000-07-26 | 2001-03-16 | Agency Of Ind Science & Technol | 照射原子数量測定装置 |
WO2002045254A1 (fr) * | 2000-12-01 | 2002-06-06 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute-frequence et melangeur haute frequence |
JP2004297552A (ja) * | 2003-03-27 | 2004-10-21 | Sony Corp | 電力増幅器 |
JP2011234024A (ja) * | 2010-04-26 | 2011-11-17 | Mitsubishi Electric Corp | 高周波電力増幅器 |
-
2012
- 2012-08-23 JP JP2012184025A patent/JP2014042189A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001066249A (ja) * | 2000-07-26 | 2001-03-16 | Agency Of Ind Science & Technol | 照射原子数量測定装置 |
WO2002045254A1 (fr) * | 2000-12-01 | 2002-06-06 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute-frequence et melangeur haute frequence |
JP2004297552A (ja) * | 2003-03-27 | 2004-10-21 | Sony Corp | 電力増幅器 |
JP2011234024A (ja) * | 2010-04-26 | 2011-11-17 | Mitsubishi Electric Corp | 高周波電力増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4330549B2 (ja) | 高周波電力増幅装置 | |
JP5316285B2 (ja) | 電力増幅器用バイアス回路 | |
US10491168B2 (en) | Power amplification circuit | |
US8138836B2 (en) | Emitter-follower type bias circuit | |
JP3942007B2 (ja) | 高周波電力増幅回路 | |
KR101485920B1 (ko) | 전력증폭기 | |
JP5831511B2 (ja) | 高周波電力増幅器 | |
JP2007318463A (ja) | 電力増幅器用バイアス回路 | |
KR101300324B1 (ko) | 전력 증폭기 | |
JP2009055096A (ja) | 電力増幅器 | |
JP2015041832A (ja) | 電力増幅器 | |
JP5786745B2 (ja) | 電力増幅器 | |
JP2020072468A (ja) | 電力増幅モジュール | |
JP5673361B2 (ja) | 電力増幅器 | |
JP2005101734A (ja) | 高出力増幅回路 | |
JP2014042189A (ja) | 電力増幅器 | |
KR101406746B1 (ko) | 전력 증폭기 | |
JP5757362B2 (ja) | 高周波増幅回路、無線装置 | |
JP2006067379A (ja) | 高周波電力増幅器 | |
US20220416728A1 (en) | Power amplifier circuit | |
JP6061267B2 (ja) | バイアス回路及びこれを用いた増幅器 | |
JP2010251944A (ja) | シャットダウン機能付き増幅器 | |
JP2008160505A (ja) | バイアス回路、それを用いた増幅器及び当該増幅器を備える通信装置 | |
JP2009077449A (ja) | 高周波電力増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151117 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160315 |