KR20190120290A - 다이오드 리니어라이저 - Google Patents

다이오드 리니어라이저 Download PDF

Info

Publication number
KR20190120290A
KR20190120290A KR1020197027531A KR20197027531A KR20190120290A KR 20190120290 A KR20190120290 A KR 20190120290A KR 1020197027531 A KR1020197027531 A KR 1020197027531A KR 20197027531 A KR20197027531 A KR 20197027531A KR 20190120290 A KR20190120290 A KR 20190120290A
Authority
KR
South Korea
Prior art keywords
diode
linearizer
terminal
signal path
gain
Prior art date
Application number
KR1020197027531A
Other languages
English (en)
Other versions
KR102329375B1 (ko
Inventor
고 가나야
가즈야 야마모토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20190120290A publication Critical patent/KR20190120290A/ko
Application granted granted Critical
Publication of KR102329375B1 publication Critical patent/KR102329375B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)

Abstract

본 발명에 따른 다이오드 리니어라이저는, RF 신호 경로와 접지 사이에 있어서, RF 신호 경로에 대해서 용량을 통해서 리니어라이저 코어부를 병렬로 장하하는 구성이기 때문에, 상이한 이득 신장 특성을 갖는 복수의 리니어라이저 코어부를 선택적으로 동작시킬 때에, FET 등을 이용한 스위치를 필요로 하지 않는다. 더욱이, RF 신호 입출력 단자간에 직류 저지용의 직렬의 용량도 필요로 하지 않는다. 그 때문에, 다이오드 리니어라이저로 보상할 수 있는 이득의 범위를 넓힐 수 있다. 나아가, 다이오드 리니어라이저 OFF 시에 있어서의 RF 신호 경로의 삽입 손실을 저감할 수 있고, 또한 동작 시의 이득 신장의 범위를 넓게 할 수 있다. 또한 스위치를 이용하지 않거나, 또는 필요한 용량의 소자수가 적기 때문에, 회로 크기도 작다.

Description

다이오드 리니어라이저
본 발명은, 주로 GaAs계나 GaN계 화합물 반도체 전력 증폭기의 선형성(線形性)을 개선하기 위해서 이용하는 다이오드 리니어라이저에 관한 것이다.
14GHz 대역으로 대표되는 위성 통신용 소형 지구국에 이용하는 전력 증폭기에는, 신호의 품질 열화에 의한 통신 속도의 저하를 억제하기 위해서, 미리 규격으로 결정된 선형성이 요구된다. 도 7(a)에 전력 증폭기(201)의 구성예를, 도 7(b)에 선형성의 예를 나타낸다. 도 7(a)에 나타내는 바와 같이, RF 신호 입력 단자(11)로부터 입력된 전력은 다단 증폭기(211, 212, 213)로 증폭되고, 마지막으로 내부 정합형 전계 효과 트랜지스터(FET) 증폭기(214)에서 원하는 전력 레벨까지 증폭되어서, RF 신호 출력 단자(12)로부터 출력된다. 이때의 입력 전력(Pin)에 대한 전력 이득(Gp)의 예를 도 7(b)의 특성(305)으로 나타낸다.
특성(305)에서는, 전력 이득(Gp)이 입력 전력(Pin)에 대해서 일정값으로부터 감소를 시작하는 레벨이 Pin1이기 때문에, 선형 입력 전력은 Pin1로 표시된다. 도 7(a)의 다이오드 리니어라이저(101)는, 도 7(b)에 나타내는 바와 같이 선형 입력 전력(Pin1)을 특성(306)의 Pin1a로 개선하는 기능을 한다. 여기에서, 선형 입력 전력 이하의 전력 이득(Gp)은 일정값이므로, 선형 입력 전력(Pin1)에 대응하는 출력 전력도 선형이다. 증폭기의 선형 입력 전력, 선형 출력 전력의 개선은 신호의 변형을 개선하므로, 신호 품질을 개선하고, 통신 속도의 향상으로 이어지므로, 통신 용도의 증폭기에서는 중요한 특성 지표의 하나이다.
다이오드 리니어라이저는 도 8에 나타내는 바와 같이 간편한 회로 구성으로 실현할 수 있고, 특허문헌 1(P. 8, 도 1), 특허문헌 2(P. 9, 도 2), 특허문헌 3(P. 7, 도 1), 특허문헌 4(P. 13, 도 13), 비특허문헌 1(Fig. 4) 등에 게재되어 있다. 한편, 최근의 전력 증폭기는, 도 7(a)에 나타내는 바와 같이, 리니어라이저(101), 증폭단(211∼213)을 포함하는 전력 증폭기 MMIC(모놀리식 마이크로파 집적 회로)(203)와, 내부 정합형 전계 효과 트랜지스터(FET) 증폭기(214)를 포함하는 패키지에 봉지된 전력 증폭기(204)로 구성된다(예를 들면, 비특허문헌 1의 Fig. 1 참조).
일본 특허공개 평11-355055호 일본 특허공개 2001-144550호 일본 특허공개 2004-254095호 일본 특허공개 2011-182191호
2014 Digest of IEEE MTT-S International Microwave Symposium, "A Ku-band 20 W GaN-MMIC Amplifier with Built-in Linearizer"
다이오드 리니어라이저로는 도 8(a)에 나타내는 병렬형(101)과, 도 8(b)에 나타내는 직렬형(102)이 있다. 도 8(a)에 있어서, 다이오드(41)의 캐소드는 접지되고, 애노드는 저항(31)을 통해서 바이어스 단자(3)에 접속되어 있다. 다이오드(41)의 애노드는, 용량(21)을 통해서 RF 신호 입력 단자(1)에, 용량(22)을 통해서 RF 신호 출력 단자(2)에 접속된다. 한편, 도 8(b)에서는, 일단이 RF 신호 출력 단자(2)에 접속된 용량(22)의 타단은 다이오드(41)의 캐소드에 접속되어 있다. 다이오드(41)의 캐소드는 추가로 RF 저지 인덕터(51)를 통해서 접지되어 있다. 화살표로 나타내는 Idio는 다이오드(41)를 흐르는 DC 전류를 나타낸다. 이 인덕터(51)에 의해, Idio는 바이어스 단자(3)로부터 접지로 흐르고, RF 신호는 접지 방향으로는 새지 않고 RF 신호 출력 단자(2)를 향한다. 용량(21, 22)은 주출력 단자(1, 2)의 외부에 접속되는 회로의 DC 바이어스 전압과, 다이오드(41)에 인가하는 DC 바이어스 전압을 전기적으로 분리하기 위해서 필요한 회로 소자이다.
병렬형 다이오드 리니어라이저(101)는, 도 9(a)에 나타내는 입력 전력의 증가에 대해서 어느 소정의 레벨로부터 손실이 감소하는 이득 신장형의 특성을 나타내고, 직렬형 다이오드 리니어라이저(102)는, 도 9(b)에 나타내는 입력 전력의 증가에 대해서 어느 소정의 레벨로부터 손실이 증가하는 이득 압축형의 특성을 나타낸다. 도면에서는 손실을 음의 이득(Gp)으로 나타내고 있다. 어떤 주파수에 있어서, 어떤 레벨로부터 손실이 감소하는지 증가하는지는, 바이어스 전류나 다이오드(41)의 접합 면적이나 수직 적층 단수(vertical stacked stages) 등의 설계 상수에 의존한다. 예를 들면, 도 9(a)의 특성(301)은 낮은 입력 전력 레벨에서 손실이 감소하고, 그 변화는 ΔIL1로 작다. 한편, 특성(302)은 높은 입력 전력 레벨에서 손실이 감소를 시작하고, 그 변화는 ΔIL2로 크다. 도 9(b)의 특성(303, 304)도 마찬가지이다. 이들 특성은 설계 상수로 대략 변경할 수 있다.
한편, 상기의 이득 신장 및 이득 압축 특성은, 다이오드에 흐르는 평균 전류와 평균 전압의 변동에 의한 비선형 저항의 변화에 의한다. 예를 들면, 병렬형에서는 입력 전력이 작을 때는 낮은 저항값을 나타내지만, 입력 전력이 어느 레벨을 초과하면 평균 전류의 증가와 평균 전압의 감소에 의해 저항값이 증가한다. 그 결과, 손실이 감소하고, 이득 신장 특성을 나타낸다. 반대로 직렬형에서는, 저항값의 증가에 의해 통과 손실이 증대하기 때문에, 이득 압축 특성을 나타낸다.
그런데, 도 7(a)의 내부 정합형 FET 증폭기(204)가 일반적으로 나타내는 이득 압축 특성은, 리니어라이저(101)의 이득 신장 특성에 의해 보상되고, 선형성이 개선되지만, 도 9(a)에 나타내는 바와 같이 리니어라이저(101)의 이득 신장 특성을 특성(301)으로 할지, 특성(302)으로 할지는 미리 설계한 값으로 정해진다. 그 때문에, 증폭기(204)가 변경되고, 그 동작 주파수나 이득 압축 특성이 변화되면, 하나의 리니어라이저(101)를 보상할 수 있는 특성 범위의 제한에 의해 적절히 증폭기의 특성을 보상할 수 없다는 문제점이 있었다.
본 발명에 따른 다이오드 리니어라이저는, 일단이 RF 신호 입력 단자, 타단이 RF 신호 출력 단자에 접속된 RF 신호 경로와, 애노드와 접지용 단자에 접속된 캐소드를 갖는 다이오드와, 일단이 바이어스 단자, 타단이 상기 애노드에 접속된 저항과, 일단이 상기 RF 신호 경로, 타단이 상기 애노드에 접속된 용량을 포함하는 리니어라이저 코어부를 구비한다.
본 발명에 따른 다이오드 리니어라이저는, RF 신호 경로와 접지 사이에 있어서, RF 신호 경로에 대해서 용량을 통해서 리니어라이저 코어부를 병렬로 장하(裝荷)하는 구성이기 때문에, 상이한 이득 신장 특성을 갖는 복수의 리니어라이저 코어부를 선택적으로 동작시킬 때에, FET 등을 이용한 스위치를 필요로 하지 않는다. 더욱이, RF 신호 입출력 단자간에 직류 저지용의 직렬의 용량도 필요로 하지 않는다. 그 때문에, 다이오드 리니어라이저로 보상할 수 있는 이득의 범위를 넓힐 수 있다. 나아가, 다이오드 리니어라이저 OFF 시에 있어서의 RF 신호 경로의 삽입 손실을 저감할 수 있고, 또한 동작 시의 이득 신장의 범위를 넓게 할 수 있다. 또한 스위치를 이용하지 않거나, 또는 필요한 용량의 소자수가 적기 때문에, 회로 크기도 작다.
[도 1] (a) 실시형태 1에 따른 다이오드 리니어라이저의 기본 회로 구성, (b) 실시형태 1에 따른 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저의 회로 구성.
[도 2] (a) 실시형태 1에 따른 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저의 특성예, (b) 상이한 내부 정합형 FET 증폭기의 특성예, (c) 실시형태 1에 따른 복수의 리니어라이저 코어부를 이용해서 상이한 내부 정합형 FET 증폭기의 선형성을 개선하는 예 1, (d) 실시형태 1에 따른 복수의 리니어라이저 코어부를 이용해서 상이한 내부 정합형 FET 증폭기의 선형성을 개선하는 예 2.
[도 3] (a) 비교를 위한 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저의 회로 구성예 1, (b) 비교를 위한 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저의 회로 구성예 2.
[도 4] (a) 실시형태 1에 따른 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저와 비교 회로의 주파수 특성, (b) 실시형태 1에 따른 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저와 비교 회로의 입력 전력에 대한 삽입 손실의 특성.
[도 5] (a) 실시형태 2에 따른 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저를 초단에 탑재한 전력 증폭기 MMIC, (b) 실시형태 2에 따른 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저를 단간(段間)에 탑재한 전력 증폭기 MMIC.
[도 6] 실시형태 3에 따른 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저를 탑재한 전력 증폭기 MMIC와 출력단의 내부 정합형 FET 증폭기를 조합한 회로예.
[도 7] (a) 다이오드 리니어라이저를 탑재한 전력 증폭기 MMIC와 내부 정합형 FET 증폭기를 조합한 회로예, (b) 다이오드 리니어라이저를 탑재한 전력 증폭기 MMIC와 내부 정합형 FET 증폭기를 조합한 회로의 선형성 개선의 예.
[도 8] (a) 병렬형 다이오드 리니어라이저의 회로 구성예, (b) 직렬형 다이오드 리니어라이저의 회로 구성예.
[도 9] (a) 병렬형 다이오드 리니어라이저의 입력 전력에 대한 삽입 손실의 변화, (b) 직렬형 다이오드 리니어라이저의 입력 전력에 대한 삽입 손실의 변화.
본 발명의 실시형태에 따른 다이오드 리니어라이저에 대해서 도면을 참조하여 설명한다. 이미 기술한 도면도 포함시켜서, 동일하거나 또는 대응하는 구성 요소에는 동일한 부호를 붙여, 설명의 반복을 생략하는 경우가 있다. 이하에, GaN계 또는 GaAs계 쇼트키 접합 다이오드를 다이오드에 이용한 경우를 주된 예로서 설명한다.
[실시형태 1]
도 1(a)에, 본 발명의 실시형태 1에 따른 다이오드 리니어라이저(105)의 기본 회로 구성을 나타내고, 도 1(b)에 리니어라이저에 의한 증폭기의 선형성의 보상 범위를 확대하기 위해서 상이한 보상 특성을 갖는 기본 회로를 2개 병렬로 접속한 회로 구성(106)을 나타낸다. 도 2(a)는, 실시형태 1에 따른 도 1(b)의 다이오드 리니어라이저의 특성예를 나타내고, 도 2(b)는 상이한 이득 압축 특성을 갖는 내부 정합형 FET 증폭기(204)의 이득 특성예를 나타내며, 도 2(c)는 실시형태 1에 따른 도 1(b)의 다이오드 리니어라이저(106)에 의해 보상된 증폭기 전체의 선형성의 개선의 모습을 나타낸다. 한편, 도 9와 마찬가지로 리니어라이저의 특성은 음의 이득(Gp)으로 나타내고 있다.
도 1(a)에 나타내는 바와 같이, RF 입력 단자(1)와 RF 출력 단자(2)는 RF 신호 경로(전송 선로나 배선을 가리킴)로 접속되고, 그 RF 신호 경로에 일단이 접속되며, 타단이 다이오드(41)의 애노드에 접속된 용량(23)이 있다. 다이오드(41)의 캐소드는 접지되고, 애노드는 저항(31)을 통해서 바이어스 단자(3)에 접속되어 있다. 동작 원리상은, 원하는 주파수의 RF 신호에 대해서 충분히 낮은 임피던스를 나타내도록 용량(23)의 값을 설정하면, 다이오드 리니어라이저(105)의 동작은 도 8(a)의 병렬형 다이오드 리니어라이저(101)와 등가가 된다.
동작에 대해서 설명한다. 도 1(a)에 있어서, 바이어스 단자(3)에 적당한 양의 전압을 인가하고, 임의의 바이어스 전류 Idio를 다이오드(41)의 순방향으로 흘리도록 한다. 이 상태에서 RF 신호를 RF 신호 입력 단자(1)에 인가하고, 입력 전력을 증가시키면, 어느 입력 전력 이상에서 바이어스 전류 Idio가 증가를 시작하고, 다이오드(41)의 평균 애노드 전압은 감소를 시작한다. 이에 대응해서, 다이오드(41)의 저항값이 증가하기 때문에, 도 2(a)의 특성(401) 또는 특성(402)에 나타내는 바와 같이, 삽입 손실이 작아지고, 이득 압축 특성을 나타낸다. 용량(23)의 값을 적절히 설정하면, RF 신호 경로로부터 다이오드(41)의 방향을 본 임피던스는, 다이오드(41)의 비선형 저항의 변화의 영향을 받게 된다. 그 때문에, 도 1(a)의 회로는, RF적으로는 도 8(a)와 등가인 동작을 한다.
도 1(b)는, 리니어라이저 코어부(106a)에 대해서, 또 하나의 리니어라이저 코어부(106b)가 병렬로 접속되어 있다. 추가된 리니어라이저 코어부(106b)는 바이어스 단자(4), 저항(32), 용량(24), 순방향으로 직렬로 접속된 다이오드(42)와 다이오드(43)로 구성된다. 다이오드(43)의 추가는 설명의 편의상이지만, 다이오드(43)를 부가하지 않고, 다이오드(42)의 접합 면적, 또는 바이어스용의 저항(32)의 값이나 용량(24)의 값을, 리니어라이저 코어부(106a)의 값과 상이하도록 설정해도 된다.
이와 같이 다이오드 리니어라이저(106)는, 상이한 2개의 리니어라이저 코어부를 병렬로 접속하고 있으므로, 바이어스 단자(3, 4)의 어느 한쪽에 양의 바이어스 전압, 다른 쪽에 0V 또는 충분히 큰 음의 바이어스 전압을 인가함으로써, 리니어라이저 코어부(106a, 106b)를 선택적으로 동작시킬 수 있다. 그 결과, 예를 들면, 도 1(b)에 있어서, 바이어스 단자(3)에 양의 바이어스 전압, 바이어스 단자(4)에 음의 바이어스 전압을 인가한 경우는, 입력 전력(Pin1)에서 다이오드(41)가 ON해서 도 2(a)의 특성(401)이 얻어지고, 바이어스 단자(3)에 음의 바이어스 전압, 바이어스 단자(4)에 양의 바이어스 전압을 인가한 경우는, Pin1보다도 높은 입력 전력(Pin2)에서 다이오드(42, 43)가 ON해서 도 2(a)의 특성(402)이 얻어진다.
여기에서, 상이한 2개의 내부 정합형 FET 증폭기(104)의 출력 전력에 대한 이득 특성이, 도 2(b)에 나타내는 바와 같이, 한쪽이 특성(403), 다른 쪽이 특성(404)을 갖는 경우를 생각한다. 이 경우, 이득 압축이 입력 전력(Pin1)에서 시작되는 특성(403)을 갖는 증폭기(104)에 대해서는, 다이오드 리니어라이저(106)에서 특성(401)을 얻기 위해서, 바이어스 단자(3)에 양의 바이어스 전압을 인가하고, 이득 압축이 입력 전력(Pin2)에서 시작되는 특성(404)을 갖는 증폭기(104)에 대해서는, 특성(402)을 얻기 위해서 바이어스 단자(4)에 양의 바이어스 전압을 인가한다.
그 결과, 다이오드 리니어라이저(106) 및 증폭기(104)의 증폭기 전체로서는, 도 2(c), (d)에 나타내는 바와 같이, 특성(403)은 특성(403a)으로, 또는 특성(404)은 특성(404a)으로 개선되고, 선형 입력 전력을 Pin1로부터 Pin1a, 또는 Pin2로부터 Pin2a로 개선할 수 있다. 전술한 바와 같이, 선형 출력 전력도 선형 입력 전력의 개선에 대응해서 개선된다.
다음으로 비교 회로예를 이용해서, 도 1(b)의 특장점을 설명한다. 도 3(a)는 비교 회로 1의 회로 구성이고, 특허문헌 3에 기재된 회로에 상당한다. 리니어라이저 코어부(107a, 107b)가 RF 신호 입력 단자(1)부터 RF 신호 출력 단자(2)까지의 신호 경로와 접지 사이에 병렬로 마련되어 있다. 리니어라이저 코어부(107a)는 바이어스 단자(3a), 저항(31a), 다이오드(41a)로 구성되는 병렬형이고, 리니어라이저 코어부(107b)는 바이어스 단자(3b), 저항(31b), 다이오드(41b, 41c)로 구성되고, 도 1(b)의 리니어라이저 코어부(106b)에 상당한다. 도 1(b)와의 차이는, 리니어라이저 코어부(107a, 107b)가 용량(25)으로 접속되고, RF 신호 입력 단자(1)부터 RF 신호 출력 단자(2)까지의 신호 경로에 용량(21, 25, 22)의 3개의 용량이 필요한 데 비해, 도 1(b)에서는 상기 경로에 직렬로 삽입된 용량이 없고, 대신에 신호 경로에 대해서 분기를 구성하는 2개의 용량(23, 24)을 마련하고 있다는 것이다.
도 3(b)는, 다른 형태의 비교 회로 2의 회로 구성이고, 특허문헌 4에 기재된 회로에 상당한다. 리니어라이저 코어부(108a, 108b)가, RF 신호 입력 단자(1)부터 RF 신호 출력 단자(2)까지의 신호 경로와 접지 사이에 병렬로 마련되어 있는 점은, 도 3(a)나 도 1(b)와 동일하지만, 리니어라이저 코어부(108a, 108b)를 전환하기 위해, 스위치(61a, 61b)를 다이오드에 직렬로 접속하고, 스위치의 제어 단자(5a, 5b)가 추가되어 있는 점이, 도 3(a)나 도 1(b)와 상이하다.
도 4(a)는, 도 1(b), 도 3(a), 도 3(b)의 다이오드 리니어라이저를 OFF 상태로 했을 때의 RF 신호 입력 단자(1)부터 RF 신호 출력 단자(2) 사이의 삽입 손실의 주파수 특성예(시뮬레이션)를 나타낸다. 특성(501)은 도 1(b), 특성(502)은 도 3(a), 특성(503)은 도 3(b)의 삽입 손실을 나타낸다. 본 예에서는, 14GHz에 있어서의 특성(501, 502, 503)의 손실은, 각각 0.20dB, 0.35dB, 0.45dB이다.
도 4(a)의 특성차는, OFF 상태의 다이오드의 기생 저항과 용량(21∼25), 스위치(61a, 61b)의 영향에 의한다. 도 1(b)와 도 3(b)에서는, 스위치의 유무의 영향이 크다. 집적 회로에서는 통상, FET 스위치 또는 다이오드 스위치를 이용해서 스위치를 실현한다. 그 때문에, 스위치의 OFF 상태의 기생 저항은 무시할 수 없다. 이 기생 저항의 영향이 크기 때문에, 도 1(b)에 비해 손실이 증대한다. 또 도 3(b)에서는 RF 신호 경로에 용량(21, 22)이 직렬로 접속되어 있다. 10GHz를 초과하는 주파수에서는, 통상 MIM 커패시터나 인터디지털 커패시터로 실현되는 용량의 기생 저항에 의한 손실이 무시할 수 없게 되기 때문에, 도 1(b)에 비해 삽입 손실이 증대한다. 이 용량에서의 손실은, 밀리파 대역(예를 들면 40GHz 이상)에서는 특히 커진다.
도 1(b)와 도 3(a)를 비교하면, 도 3(a)의 RF 신호 경로에 용량(21, 22)이 직렬로 접속되어 있다. 그 때문에, RF 신호 경로에 직렬로 용량이 없는 도 1(b)에 비해, 도 3(a)의 삽입 손실은 증대한다. 도 3(a)와 (b)에 관해서는, 용량(25)에 의한 기생 저항의 영향에 비해, OFF 시의 스위치(61a, 61b)의 기생 저항이 손실에 주는 영향이 크기 때문에, 도 3(b)가 큰 손실을 나타낸다.
이와 같이, 실시형태 1에 따른 리니어라이저는, 리니어라이저를 동작시키지 않을 때의 삽입 손실을 저감할 수 있다는 효과를 갖는다.
도 4(b)는, 14GHz에서 리니어라이저로서 동작시킨 경우의 도 1(b)와 도 3(b)의 이득 신장 특성예(시뮬레이션)를 나타낸다. 도 1(b)의 특성(504)의 이득(손실)의 변화량(ΔILa)은, 도 1(a)의 이득(손실)의 변화량(ΔILb)에 비해 크기 때문에, 증폭기의 이득 압축 특성의 보상량도 크다. 이 차이는, ON 상태의 스위치(61a, 61b)의 ON 저항의 유무에 의한다. 도 3(b)에서는 스위치의 ON 저항분만큼, ON 저항이 부가되지 않는 도 1(b)의 특성에 비해, 손실의 변화량이 작아진다. 도시하고 있지 않지만, 이 손실의 변화량의 차는, 도 1(b)와 도 3(a) 사이에도 존재한다. 도 1(b)에 비해, 용량(21, 22, 25)의 기생 저항분만큼 도 3(a)의 손실의 변화량은 제한된다. 단, 이 경우의 변화량의 차는, 도 4(b)에 나타내는 ΔILa와 ΔILb의 차인 약 1dB에 비해 통상 상당히 작다.
이와 같이, 실시형태 1에 따른 리니어라이저는, 기생 저항의 영향을 받기 어려운 만큼, 이득 신장의 범위를 넓게 할 수 있다는 효과를 갖는다. 또한, 용량(25)이나 스위치(61a, 61b)가 불필요하기 때문에, 회로 크기의 소형화를 도모할 수 있다.
이상 기술한 바와 같이, 실시형태 1에 따른 다이오드 리니어라이저는, RF 신호 경로와 접지 사이에 있어서, RF 신호 경로에 대해서 용량을 통해서 리니어라이저 코어부를 병렬로 장하하는 구성이기 때문에, 상이한 이득 신장 특성을 갖는 복수의 리니어라이저 코어부를 선택적으로 동작시킬 때에, FET 등을 이용한 스위치를 필요로 하지 않는다. 더욱이, RF 신호 입출력 단자간에 직류 저지용의 직렬의 용량도 필요로 하지 않는다. 그 때문에, 다이오드 리니어라이저로 보상할 수 있는 이득의 범위를 넓힐 수 있다. 나아가, 다이오드 리니어라이저 OFF 시에 있어서의 RF 신호 경로의 삽입 손실을 저감할 수 있고, 또한 동작 시의 이득 신장의 범위를 넓게 할 수 있다. 또한 스위치를 이용하지 않거나, 또는 필요한 용량의 소자수가 적기 때문에, 회로 크기도 작다.
[실시형태 2]
도 5에, 본 발명의 실시형태 2에 따른 다이오드 리니어라이저(106)를 포함하는 전력 증폭기 MMIC의 회로 구성을 나타낸다. 도 5(a)는, 도 1(b)의 다이오드 리니어라이저(106)를 증폭단(211∼213)에 대해서 전치(前置)한 전력 증폭기 MMIC(205)의 회로 구성이고, 도 5(b)는 다이오드 리니어라이저(106)를 초단(210)과 다음 단(211) 사이에 배치한 전력 증폭기 MMIC(206)의 회로 구성이다. 어느 구성도 동일한 반도체 칩 상에 집적화한 경우를 나타내고 있다.
또한, 비특허문헌 1에 기재되어 있는 바와 같이, 도 5(b)의 구성 쪽이, 잡음 지수의 저감의 관점에서, 도 5(a)의 구성보다 바람직한 경우가 많다.
어느 구성에 있어서도 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저(106)의 회로 상수를 적절히 설정함으로써, 증폭단(211∼213) 또는 증폭단(210∼213)이 갖는 이득 압축 특성을 리니어라이저 코어부가 단일인 경우(도 1(a)의 경우)에 비해, 넓은 주파수 범위에 걸쳐서 보상할 수 있다. 그 결과, 광대역에 걸쳐서 선형성이 양호한 전력 증폭기 MMIC를 제공할 수 있다.
또한, 다이오드 리니어라이저(106)는 실시형태 1에 기술한 효과를 가지므로, 비교를 위한 다이오드 리니어라이저(예를 들면 도 3(a)나 도 3(b)의 회로 구성)를 탑재한 전력 증폭기 MMIC(201)에 비해, 회로 크기를 소형화할 수 있다.
나아가, 다이오드 리니어라이저(106)를 OFF 상태에서 이용하는 경우에는, 전력 증폭기 MMIC(201)의 전력 이득을 높게 할 수도 있다. 도 1(b)의 복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저를 예로 설명했지만, 복수의 코어부를 필요로 하지 않는 경우, 즉 도 1(a)의 기본 구성만을 리니어라이저 코어부로서 이용한 경우만으로도 용량수가 적어도 되는 만큼 소형화에 공헌할 수 있다.
본 예는, 다이오드 리니어라이저(106)와 증폭단(210∼213)을 동일한 반도체 칩 상에 형성하고 있으므로, 양자를 각각의 칩으로 제조한 경우에 비해, 선형성을 개선한 이득 특성에 대한 제조 편차의 영향을 저감할 수 있다는 효과를 기대할 수 있다.
실시형태 2에서 기술한 다이오드 리니어라이저(106)와 증폭단(210∼213)을 동일한 반도체 칩 상에 형성하는 것은, GaN계 반도체 칩 상에 형성할 때에 특히 효과가 크다. GaN계 FET를 이용한 증폭단은, 종종 낮은 입력 전력으로부터 이득 압축 특성을 나타내는 것이 알려져 있다(소프트 컴프레션이라고 불림). 그 때문에, 다이오드 리니어라이저(106)의 집적화에 의한 증폭기 전체의 소프트 컴프레션의 억제(선형성의 개선)는, 신호 품질 열화의 억제의 관점에서 실용상 중요해지는 경우가 많다(비특허문헌 1 참조).
[실시형태 3]
도 6에, 본 발명의 실시형태 3에 따른 다이오드 리니어라이저(106)를 포함하는 전력 증폭기 MMIC(205)와 내부 정합형 FET 증폭기(104)의 회로 구성을 나타낸다. 여기에서, 전력 증폭기 MMIC(205)에 탑재되는 다이오드 리니어라이저(106)는, 도 1(b)에 나타내는 회로 구성이다. FET 증폭기(104)는 용도에 따라, 도 2(b)에 나타내는 바와 같이, 상이한 선형 입력 전력을 갖는 증폭기가 후치(後置)되는 경우를 상정한다.
복수의 리니어라이저 코어부를 갖는 다이오드 리니어라이저(106)의 회로 상수를 미리 적절히 설정함으로써, 증폭단(211∼213)과 내부 정합형 FET 증폭기(104)의 이득 압축 특성에 대해서, 증폭기(104)의 이득 압축 특성이 상이한 경우여도, 선형성이 양호한 출력 특성을 제공할 수 있다.
또한, 다이오드 리니어라이저(106)는 실시형태 1에 기술한 효과를 가지므로, 비교예에서 기술한 다이오드 리니어라이저(예를 들면 도 3(a)나 도 3(b)의 회로 구성)를 탑재한 전력 증폭기 MMIC(201)와 내부 정합형 FET 증폭기(104)를 이용해서 증폭기 전체를 구성한 경우에 비해, 증폭기 전체의 회로 크기를 소형화할 수 있다. 나아가 다이오드 리니어라이저(106)를 OFF 상태에서 이용하는 경우에는, 증폭기 전체의 전력 이득을 높게 할 수 있다.
한편, 이상 기술한 실시형태는 GaN계 또는 GaAs계 쇼트키 접합 다이오드를 다이오드로 이용한 경우를 예로 설명했지만, 쇼트키 접합 다이오드 이외에 GaN계 또는 GaAs계 pn 접합 다이오드여도 된다. 또한 다이오드와 등가인 기능을 하면 마찬가지의 효과가 얻어지므로, 바이폴러 트랜지스터(헤테로 접합 트랜지스터를 포함함)의 베이스와 컬렉터를 접속해서 애노드로 하고, 이미터를 캐소드로 한 npn형 바이폴러 트랜지스터(예를 들면, GaN계, GaAs계, InP계, SiGe, Si계 바이폴러 트랜지스터), 드레인과 게이트를 접속해서 애노드로 하고, 소스를 캐소드로 한 다이오드 접속의 인핸스먼트 모드(노멀리 오프)의 FET(예를 들면, GaN계 FET, GaAs계 FET, Si계 MOSFET)이면, 전술에 기재된 효과가 얻어지는 것을 부기해 둔다.
GaN계 또는 GaAs계 pn 접합 다이오드의 장벽 전위 및 다이오드 접속한 npn형 바이폴러 트랜지스터의 장벽 전위는, 약 0.9∼1.2V여서, GaN계 또는 GaAs계 쇼트키 접합 다이오드의 장벽 전위 약 0.6∼0.8V에 비해 높다. 그 때문에 다이오드(41)가 동일한 수직 적층 단수인 경우, 이득 신장 특성을 실현하는 선형 입력 전력을 높게 설정할 수 있다. 그 결과, 도 6의 내부 정합형 FET 증폭기(104)가 필요로 하는 선형 입력 전력이 높은 경우, 보다 적은 다이오드(41)의 수직 적층 단수를 이용해서 원하는 선형 입력 전력을 실현할 수 있으므로, 리니어라이저(106)의 리니어라이저 코어부의 회로 크기를 보다 소형으로 할 수 있다.
한편, 원하는 선형 입력 전력이 낮은 경우, 예를 들면 쇼트키 접합 다이오드의 장벽 전위 약 0.6∼0.8V이어도 높은 경우, 또는 원하는 선형 입력 전력에 대응하는 장벽 전위가 1.0V와 같이 다이오드의 장벽 전위의 배수에 대응하지 않는 경우도 있다. 이와 같은 경우에, 다이오드 접속의 인핸스먼트 모드의 FET는 유용하다. 왜냐하면, 마이크로파 대역의 집적 회로에서 사용하는 인핸스먼트 모드의 FET의 임계값 전압은 약 0.15∼0.3V로 낮기 때문이다. 다이오드의 장벽 전위에 대응하는 임계값 전압이 낮으므로, 보다 낮은 선형 입력 전력으로부터 이득 신장 특성을 실현하기 쉽고, 또한 수직 적층 단수의 미세 조정에 적합하다. 예를 들면, 임계값 전압 0.25V의 인핸스먼트 모드의 FET를 4단 수직 적층하면, 1.0V의 장벽 전위를 실현할 수 있다.
1: RF 신호 입력 단자
2: RF 신호 출력 단자
3, 4, 3a, 3b: 바이어스 단자
5a, 5b: 스위치의 제어 단자
21∼25: 용량
31, 32, 31a, 32b: 저항
41, 42, 43, 41a, 41b, 41c: 다이오드
51: 인덕터
61a, 61b: 스위치
101∼108: 다이오드 리니어라이저
106a, 106b, 107a, 107b, 108a, 108b: 리니어라이저 코어부
301∼306: 특성
401∼404, 403a, 404a: 실시형태 1에 따른 특성
501, 504: 실시형태 1에 따른 도 1(b)의 특성
502, 503, 505: 비교 회로의 특성

Claims (8)

  1. 일단이 RF 신호 입력 단자, 타단이 RF 신호 출력 단자에 접속된 RF 신호 경로와,
    애노드와 접지용 단자에 접속된 캐소드를 갖는 다이오드와,
    일단이 바이어스 단자, 타단이 상기 애노드에 접속된 저항과,
    일단이 상기 RF 신호 경로, 타단이 상기 애노드에 접속된 용량
    을 포함하는 리니어라이저 코어부,
    를 구비한 다이오드 리니어라이저.
  2. 제 1 항에 있어서,
    상기 바이어스 단자, 상기 저항, 상기 다이오드, 상기 용량을 포함하는 상기 리니어라이저 코어부를 복수 갖는 것을 특징으로 하는 다이오드 리니어라이저.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 다이오드가 GaAs계 또는 GaN계의 쇼트키 접합 다이오드인 것을 특징으로 하는 다이오드 리니어라이저.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 다이오드가 GaAs계 또는 GaN계의 pn 접합 다이오드인 것을 특징으로 하는 다이오드 리니어라이저.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 다이오드 대신에, 다이오드 접속한 바이폴러 트랜지스터 또는 다이오드 접속한 인핸스먼트 모드의 FET를 이용한 것을 특징으로 하는 다이오드 리니어라이저.
  6. 반도체 칩과,
    일단이 상기 반도체 칩 상에 형성된 제 1 증폭단의 RF 출력 단자에, 타단이 상기 반도체 칩 상에 형성된 제 2 증폭단의 RF 입력 단자에 접속된 RF 신호 경로와,
    상기 반도체 칩 상에 형성되고, 애노드와 접지용 단자에 접속된 캐소드를 갖는 다이오드와,
    상기 반도체 칩 상에 형성되고, 일단이 바이어스 단자, 타단이 상기 애노드에 접속된 저항과,
    상기 반도체 칩 상에 형성되고, 일단이 상기 RF 신호 경로, 타단이 상기 애노드에 접속된 용량
    을 포함하는 리니어라이저 코어부,
    를 구비한 다이오드 리니어라이저.
  7. 제 6 항에 있어서,
    상기 바이어스 단자, 상기 저항, 상기 다이오드, 상기 용량을 포함하는 상기 리니어라이저 코어부를 복수 갖는 것을 특징으로 하는 다이오드 리니어라이저.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 반도체 칩이 GaN계 칩인 것을 특징으로 하는 다이오드 리니어라이저.
KR1020197027531A 2017-03-28 2017-03-28 다이오드 리니어라이저 KR102329375B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/012640 WO2018179087A1 (ja) 2017-03-28 2017-03-28 ダイオードリニアライザ

Publications (2)

Publication Number Publication Date
KR20190120290A true KR20190120290A (ko) 2019-10-23
KR102329375B1 KR102329375B1 (ko) 2021-11-19

Family

ID=61828589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197027531A KR102329375B1 (ko) 2017-03-28 2017-03-28 다이오드 리니어라이저

Country Status (6)

Country Link
US (1) US11031914B2 (ko)
JP (1) JP6305657B1 (ko)
KR (1) KR102329375B1 (ko)
CN (1) CN110476353B (ko)
DE (1) DE112017007373T5 (ko)
WO (1) WO2018179087A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020005177A (ja) * 2018-06-29 2020-01-09 株式会社東芝 高周波増幅回路
JP2020129721A (ja) * 2019-02-07 2020-08-27 株式会社東芝 高周波増幅回路
CN111988003A (zh) * 2020-08-27 2020-11-24 电子科技大学 一种适用于twta和sspa的模拟预失真器通用结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11355055A (ja) 1998-06-04 1999-12-24 Mitsubishi Electric Corp 歪補償回路及び低歪半導体増幅器
JP2001144550A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 非線型歪み補償回路及び非線型歪み補償電力増幅器
JP2004254095A (ja) 2003-02-20 2004-09-09 Mitsubishi Electric Corp 歪補償回路及び低歪半導体増幅器
JP2006157435A (ja) * 2004-11-29 2006-06-15 Sharp Corp 歪補償回路、それを用いた電力増幅器および電力増幅器を備える通信装置
JP2007318463A (ja) * 2006-05-26 2007-12-06 Mitsubishi Electric Corp 電力増幅器用バイアス回路
JP2011055027A (ja) * 2009-08-31 2011-03-17 Univ Of Electro-Communications 増幅回路
JP2011182191A (ja) 2010-03-01 2011-09-15 Toshiba Corp 半導体集積回路装置及び送受信システム
KR20150135085A (ko) * 2014-05-23 2015-12-02 미쓰비시덴키 가부시키가이샤 리니어라이저

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60174534A (ja) * 1984-02-20 1985-09-07 Toyo Commun Equip Co Ltd アンテナ・スイツチ回路
JPH01101002A (ja) * 1987-10-13 1989-04-19 Nec Corp 半導体装置
JPH07273628A (ja) * 1994-03-31 1995-10-20 Mitsumi Electric Co Ltd 信号受信回路
JP3306568B2 (ja) * 1995-02-02 2002-07-24 日本電信電話株式会社 高周波スイッチ回路
US6204718B1 (en) * 1999-06-25 2001-03-20 Scientific-Atlanta, Inc. Method and apparatus for generating second-order predistortion without third-order distortion
US7208992B1 (en) * 2001-11-08 2007-04-24 C-Cor.Net Corporation Lossy linearizers for analog optical transmitters
US6806767B2 (en) * 2002-07-09 2004-10-19 Anadigics, Inc. Power amplifier with load switching circuit
JP2006148546A (ja) 2004-11-19 2006-06-08 Eudyna Devices Inc 増幅回路及びその制御方法、並びに増幅回路モジュール
JP5225544B2 (ja) * 2005-05-24 2013-07-03 三菱電機株式会社 リミッタ回路
JP2008172544A (ja) * 2007-01-12 2008-07-24 Mitsubishi Electric Corp ダイオードリニアライザを用いた歪補償回路
JP2010041634A (ja) 2008-08-08 2010-02-18 Hitachi Metals Ltd 高周波電力増幅器並びにそれを用いた高周波送信モジュール及び送受信モジュール
JP2011234110A (ja) * 2010-04-27 2011-11-17 Mitsubishi Electric Corp 高周波回路
JP5565727B2 (ja) * 2010-07-01 2014-08-06 国立大学法人電気通信大学 歪補償回路
JP6333155B2 (ja) * 2014-11-05 2018-05-30 三菱電機株式会社 高周波スイッチ
TWI647905B (zh) * 2017-02-15 2019-01-11 立積電子股份有限公司 用於對放大器的線性度進行補償的前置補償器
CN108880484B (zh) * 2018-06-12 2022-06-14 厦门市三安集成电路有限公司 一种功率放大器偏置电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11355055A (ja) 1998-06-04 1999-12-24 Mitsubishi Electric Corp 歪補償回路及び低歪半導体増幅器
JP2001144550A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 非線型歪み補償回路及び非線型歪み補償電力増幅器
JP2004254095A (ja) 2003-02-20 2004-09-09 Mitsubishi Electric Corp 歪補償回路及び低歪半導体増幅器
JP2006157435A (ja) * 2004-11-29 2006-06-15 Sharp Corp 歪補償回路、それを用いた電力増幅器および電力増幅器を備える通信装置
JP2007318463A (ja) * 2006-05-26 2007-12-06 Mitsubishi Electric Corp 電力増幅器用バイアス回路
JP2011055027A (ja) * 2009-08-31 2011-03-17 Univ Of Electro-Communications 増幅回路
JP2011182191A (ja) 2010-03-01 2011-09-15 Toshiba Corp 半導体集積回路装置及び送受信システム
KR20150135085A (ko) * 2014-05-23 2015-12-02 미쓰비시덴키 가부시키가이샤 리니어라이저

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
2014 Digest of IEEE MTT-S International Microwave Symposium, "A Ku-band 20 W GaN-MMIC Amplifier with Built-in Linearizer"

Also Published As

Publication number Publication date
JPWO2018179087A1 (ja) 2019-04-04
WO2018179087A1 (ja) 2018-10-04
CN110476353A (zh) 2019-11-19
US11031914B2 (en) 2021-06-08
DE112017007373T5 (de) 2019-12-05
KR102329375B1 (ko) 2021-11-19
US20200014339A1 (en) 2020-01-09
JP6305657B1 (ja) 2018-04-04
CN110476353B (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
KR101108942B1 (ko) 캐스코드 회로
US20220060151A1 (en) Broadband, high-efficiency, non-modulating power amplifier architecture
US20130076446A1 (en) Rf device with compensatory resonator matching topology
US10742174B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
JPH09205328A (ja) モノリシックの同調可能なｈｂｔ能動的フィードバックを有する低ノイズ・低歪ｈｅｍｔの低ノイズ増幅器
US9419563B2 (en) RF amplifier
KR102329375B1 (ko) 다이오드 리니어라이저
Fang et al. A tunable 5–7 GHz distributed active quasi-circulator with 18-dBm output power in CMOS SOI
JPWO2018179088A1 (ja) 電流再利用型電界効果トランジスタ増幅器
US8633771B2 (en) Power amplifier
US8598951B1 (en) Linear multi-mode power amplifier for dynamic supply operation
US11277099B2 (en) Symmetric Doherty amplifier with in-package combining node
US20080106353A1 (en) High-frequency switch
US10326409B2 (en) Inter-stage network for radio frequency amplifier
EP4009519A1 (en) Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates
US11296655B2 (en) Power amplifier biasing network providing gain expansion
US20220416725A1 (en) Multiple-stage doherty power amplifiers implemented with multiple semiconductor technologies
US20230308087A1 (en) Circuit assembly for limiting the gate current at a field-effect transistor
CN109818580B (zh) 功率放大器以及化合物半导体装置
Polli et al. A high-performance C-band integrated front-end in AlGaN/GaN technology
Torii et al. An AM-PM compensation of differential power amplifier using capacitance neutralization
Vittori et al. Q-band self-biased MMIC LNAs using a 70 nm InGaAs/AlGaAs process
Fraser et al. A wide-band RF Front-end module for 5G mMIMO applications
US20220182023A1 (en) Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates
US20240171132A1 (en) Power amplifier devices with in-package matching circuits that provide pseudo inverse class f operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant