KR20160112156A - 전력 증폭기 및 전력 증폭기의 출력 제어 방법 - Google Patents

전력 증폭기 및 전력 증폭기의 출력 제어 방법 Download PDF

Info

Publication number
KR20160112156A
KR20160112156A KR1020150037321A KR20150037321A KR20160112156A KR 20160112156 A KR20160112156 A KR 20160112156A KR 1020150037321 A KR1020150037321 A KR 1020150037321A KR 20150037321 A KR20150037321 A KR 20150037321A KR 20160112156 A KR20160112156 A KR 20160112156A
Authority
KR
South Korea
Prior art keywords
amplifying
unit
power
units
amplifying unit
Prior art date
Application number
KR1020150037321A
Other languages
English (en)
Other versions
KR102127815B1 (ko
Inventor
남중진
강석찬
이광두
최재혁
홍경희
최규진
김정훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150037321A priority Critical patent/KR102127815B1/ko
Priority to US14/991,357 priority patent/US9843298B2/en
Publication of KR20160112156A publication Critical patent/KR20160112156A/ko
Application granted granted Critical
Publication of KR102127815B1 publication Critical patent/KR102127815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7203—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias current in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7206—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias voltage in the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시 예에 따른 전력 증폭기는, 입력 신호를 증폭시키는 제1증폭부; 제1증폭부에 병렬로 연결되어 입력 신호를 증폭시키는 제2증폭부; 및 제1증폭부 및 제2증폭부 중 적어도 하나에 연결되고 제어신호를 출력하여 제1증폭부 및 제2증폭부 중 적어도 하나의 온-오프 상태를 제어하는 제어부; 를 포함함으로써, 다양한 전력의 신호를 효율적으로 출력시킬 수 있다.

Description

전력 증폭기 및 전력 증폭기의 출력 제어 방법{Power amplifier and method for controlling output power in power amplifier}
본 발명은 전력 증폭기 및 전력 증폭기의 출력 제어 방법에 관한 것이다.
전력 증폭기(Power Amplifier, PA)는 기 설정된 주파수(Center frequency:f0)의 소신호를 증폭시켜 대신호로 출력할 수 있다. 일반적으로, 전력 증폭기는 최대신호를 출력할 때 효율이 최대이고, 출력 신호의 에너지가 낮아질수록 효율이 떨어질 수 있다.
전력 증폭기에 있어서 저전력 출력 및 중전력 출력에서 효율을 높이는 수단으로, 저전력 출력 및 중전력 출력에서 효율이 높은 전력 증폭기와 고전력 출력에서 효율이 높은 전력 증폭기를 각각 독립적으로 설계하는 수단이 이용될 수 있다.
그러나, 상기 수단은 스위치 및 저전력증폭기 등을 추가적으로 요구함으로써, 회로 및 구조를 복잡하게 만들고 집적회로의 크기를 증가시킬 수 있다는 문제점이 있다.
미국 공개특허공보 2010-0321110
본 발명의 일 실시 예는, 전력 증폭기 및 전력 증폭기의 출력 제어 방법을 제공한다.
본 발명의 일 실시 예에 따른 전력 증폭기는, 입력 신호를 증폭시키는 제1증폭부; 제1증폭부에 병렬로 연결되어 입력 신호를 증폭시키는 제2증폭부; 및 제1증폭부 및 제2증폭부 중 적어도 하나에 연결되고 제어신호를 출력하여 제1증폭부 및 제2증폭부 중 적어도 하나의 온-오프 상태를 제어하는 제어부; 를 포함할 수 있다.
예를 들어, 상기 제1증폭부의 증폭단 개수와 상기 제2증폭부의 증폭단 개수는 특정 비율로 맞춰질 수 있다.
본 발명의 일 실시 예에 따른 전력 증폭기는, 서로 병렬로 연결되어, 입력 신호를 증폭시키는 복수의 구동 증폭부; 서로 병렬로 연결되어, 구동 증폭부에 의해 증폭된 신호를 증폭시키는 복수의 전력 증폭부; 및 복수의 구동 증폭부 및 복수의 전력 증폭부에 연결되어 복수의 구동 증폭부 및 복수의 전력 증폭부를 바이어싱(biasing)하고 복수의 구동 증폭부 중 적어도 하나 또는 복수의 전력 증폭부 중 적어도 하나의 바이어스를 변경시켜 온-오프 상태를 제어하는 바이어싱부; 를 포함할 수 있다.
예를 들어, 상기 복수의 구동 증폭부의 동작 개수와 상기 전력 증폭부의 동작 개수는 특정 비율로 맞춰질 수 있다.
본 발명의 일 실시 예에 따른 전력 증폭기의 출력 제어 방법은, 서로 병렬로 연결되어 입력 신호를 증폭시키는 복수의 구동 증폭부 중 적어도 하나의 온-오프 상태를 변경시키는 구동 증폭부 변경단계; 및 서로 병렬로 연결되어 복수의 구동 증폭부에서 증폭된 신호를 증폭시키는 복수의 전력 증폭부 중 적어도 하나의 온-오프 상태를 변경시키는 전력 증폭부 변경단계; 를 포함할 수 있다.
본 발명의 일 실시 예에 따른 전력 증폭기는, 다양한 전력의 신호를 효율적으로 출력시킬 수 있다.
또한 본 발명의 일 실시 예에 따른 전력 증폭기는, 다양한 전력의 신호를 출력시키기 위해 일반적으로 필요한 스위치, 추가 증폭단 및 추가 임피던스 매칭 수단 등을 필요로 하지 않으므로, 단가 및 사이즈가 감소될 수 있고 설계의 자유도 및 활용도를 높일 수 있다.
도 1은 본 발명의 일 실시 예에 따른 전력 증폭기를 나타낸 개념도이다.
도 2는 도 1의 전력 증폭기를 예시한 회로도이다.
도 3은 도 1의 전력 증폭기를 확장한 회로도이다.
도 4는 본 발명의 일 실시 예에 따른 전력 증폭기를 나타낸 개념도이다.
도 5는 도 4의 전력 증폭기의 제1모드 동작을 예시한 도면이다.
도 6은 도 4의 전력 증폭기의 제2모드 동작을 예시한 도면이다.
도 7은 도 4의 전력 증폭기의 제3모드 동작을 예시한 도면이다.
도 8은 도 4의 전력 증폭기의 제4모드 동작을 예시한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 전력 증폭기의 출력 제어 방법을 나타낸 순서도이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 전력 증폭기를 나타낸 개념도이다.
도 1을 참조하면, 상기 전력 증폭기(100)는, 제1증폭부(110), 제2증폭부(120) 및 제어부(150)를 포함할 수 있다.
제1증폭부(110)는, 입력 신호를 증폭시킬 수 있다. 여기서, 입력 신호는 입력 포트(RFin)을 통해 입력될 수 있다. 상기 제1증폭부(110)에 의해 증폭된 신호는 출력 포트(RFout)을 통해 출력될 수 있다. 예를 들어, 출력 포트(RFout)는 안테나(미도시)와 연결될 수 있다.
제2증폭부(120)는, 제1증폭부(110)에 병렬로 연결되어 입력 신호를 증폭시킬 수 있다. 여기서, 상기 제2증폭부(120)의 입력단과 제1증폭부(110)의 입력단은 각각 입력포트(RFin)를 통해 입력된 입력 신호를 증폭시킬 수 있다. 또한, 상기 제2증폭부(120)의 출력단과 제1증폭부(110)의 출력단은 서로 연결되어 공통으로 출력 포트(RFout)에 증폭시킨 신호를 출력할 수 있다.
상기 제1증폭부(110) 및 제2증폭부(120) 각각은 최대 이득, 항복전압, 선형성 등의 측면에서 제한된 성능을 가질 수 있다. 따라서, 상기 제1증폭부(110) 및 제2증폭부(120)가 서로 병렬로 연결됨으로써, 입력 신호를 효율적으로 증폭시킬 수 있다.
제어부(150)는, 제1증폭부(110) 및 제2증폭부(120) 중 적어도 하나에 연결되고, 제어신호를 출력하여 제1증폭부(110) 및 제2증폭부(120) 중 적어도 하나의 온-오프 상태를 제어할 수 있다. 여기서, 온 상태는 증폭부에 제공되는 전원(voltage source), 바이어스 전압 또는 바이어스 전류 등의 양이 기 설정된 범위내인 상태를 의미한다. 여기서, 오프 상태는 증폭부에 제공되는 전원(voltage source), 바이어스 전압 또는 바이어스 전류 등의 양이 기 설정된 범위외인 상태를 의미한다.
예를 들어, 상기 제어부(150)는 제1증폭부(110) 및 제2증폭부(120) 중 적어도 하나에 제공되는 전원, 바이어스 전압 또는 바이어스 전류의 양이 0에 가까워지도록 제어하는 제어신호를 출력하여 제1증폭부(110) 및 제2증폭부(120) 중 적어도 하나가 오프 상태가 되도록 제어할 수 있다.
예를 들어, 제어신호는 상기 제1증폭부(110) 및 제2증폭부(120)를 바이어싱하는 회로에 입력될 수도 있다. 이에 대한 구체적인 내용은 도 4를 참조하여 후술한다.
상기 제어부(150)는 제1증폭부(110) 및 제2증폭부(120) 중 적어도 하나의 온-오프 상태를 제어함으로써, 다양한 전력의 신호를 효율적으로 출력시킬 수 있다.
또한, 상기 제어부(150)는 다양한 전력의 신호를 출력시키기 위해 일반적으로 필요한 스위치, 추가 증폭단 및 추가 임피던스 매칭 수단 등을 필요로 하지 않으면서 제1증폭부(110) 및 제2증폭부(120) 중 적어도 하나의 온-오프 상태를 제어할 수 있다.
도 2는 도 1의 전력 증폭기를 예시한 회로도이다.
도 2를 참조하면, 제1증폭부(110)는 기 설정된 면적 또는 기 설정된 개수의 제1트랜지스터부(111)를 포함할 수 있다. 또한, 제2증폭부(120)는 기 설정된 면적 또는 기 설정된 개수의 제2트랜지스터부(121)를 포함할 수 있다.
예를 들어, 상기 제1트랜지스터부(111)의 기 설정된 면적은 상기 제2트랜지스터부(121)의 기 설정된 면적과 다르고, 상기 제1트랜지스터부(111)의 기 설정된 개수는 상기 제2트랜지스터부(121)의 개수와 다를 수 있다. 여기서, 기 설정된 면적은 트랜지스터의 채널 너비(Width)를 의미한다. 또한, 기 설정된 개수는 병렬로 연결된 트랜지스터의 개수를 의미한다. 트랜지스터의 채널 너비와 증폭 특성의 관계는 트랜지스터의 개수와 증폭 특성의 관계와 유사하다.
구체적 예를 들면, 상기 제1트랜지스터부(111)의 기 설정된 면적은 상기 제2트랜지스터부(121)의 기 설정된 면적의 3배이고, 상기 제1트랜지스터부(111)의 기 설정된 개수는 상기 제2트랜지스터부(121)의 기 설정된 개수의 3배일 수 있다.
즉 상기 제1트랜지스터부(111)와 제2트랜지스터부(121)가 바이폴라 접합 트랜지스터(BJT)일 경우, 상기 제1트랜지스터부(111)의 콜렉터 단자와 에미터 단자는 각각 상기 제2트랜지스터부(121)의 콜렉터 단자와 에미터 단자에 연결될 수 있고, 상기 제1트랜지스터부(111)의 베이스 단자와 상기 제2트랜지스터부(121)의 베이스 단자는 특정 비율로 분리될 수 있다.
여기서, 제어부(150)는 제1모드로 동작할 때 제1증폭부(110) 및 제2증폭부(120)가 온 상태가 되도록 제어하고, 제2모드로 동작할 때 제1증폭부(110)가 온 상태가 되고 제2증폭부(120)가 오프 상태가 되도록 제어하고, 제3모드로 동작할 때 제1증폭부(110)가 오프 상태가 되고 제2증폭부(120)가 온 상태가 되도록 제어할 수 있다. 예를 들어, 제1모드에서 입력 신호는 병렬 연결된 4개의 트랜지스터를 통해 증폭될 수 있고, 제2모드에서 입력 신호는 병렬 연결된 3개의 트랜지스터를 통해 증폭될 수 있고, 제3모드에서 입력 신호는 1개의 트랜지스터를 통해 증폭될 수 있다.
도 3은 도 1의 전력 증폭기를 확장한 회로도이다.
도 3을 참조하면, 상기 전력 증폭기(100)는, 제3증폭부(130) 및 제4증폭부(140)를 더 포함할 수 있다.
제3증폭부(130)는, 제1증폭부(110) 및 제2증폭부(120)의 입력단에 연결되어, 제1증폭부(110) 및 제2증폭부(120)에 의해 증폭되기 전의 입력 신호를 증폭시켜 제1증폭부(110) 및 제2증폭부(120)로 출력할 수 있다. 즉, 상기 제3증폭부(130)는 소신호인 입력 신호를 제1증폭부(110) 및 제2증폭부(120)의 증폭범위내의 크기로 증폭시킬 수 있다.
예를 들어, 상기 제3증폭부(130)는 기 설정된 면적 또는 기 설정된 개수의 제3트랜지스터부(131)를 포함할 수 있다.
제4증폭부(140)는, 제3증폭부(130)에 병렬로 연결되어, 제1증폭부(110) 및 제2증폭부(120)에 의해 증폭되기 전의 입력 신호를 증폭시켜 제1증폭부(110) 및 제2증폭부(120)로 출력할 수 있다.
예를 들어, 상기 제4증폭부(140)는 기 설정된 면적 또는 기 설정된 개수의 제4트랜지스터부(141)를 포함할 수 있다. 여기서, 제3트랜지스터부(131)의 기 설정된 면적은 제4트랜지스터부(141)의 기 설정된 면적과 다르고, 제3트랜지스터부(131)의 기 설정된 개수는 제4트랜지스터부(141)의 개수와 다를 수 있다.
구체적 예를 들면, 제3트랜지스터부(131)의 기 설정된 면적은 제4트랜지스터부(141)의 기 설정된 면적의 2배이고, 제3트랜지스터부(131)의 기 설정된 개수는 제4트랜지스터부(141)의 기 설정된 개수의 2배일 수 있다.
한편, 제어부(150)는 제3증폭부(130) 및 제4증폭부(140) 중 적어도 하나에 연결되고, 제어신호를 출력하여 제3증폭부(130) 및 제4증폭부(140) 중 적어도 하나의 온-오프 상태를 제어할 수 있다.
예를 들어, 상기 제어부(150)는 제1모드로 동작할 때 제3증폭부(130) 및 제4증폭부(140)가 온 상태가 되도록 제어하고, 제2모드 또는 제3모드로 동작할 때 제3증폭부(130)가 온 상태가 되고 제4증폭부(140)가 오프 상태가 되도록 제어하고, 제4모드로 동작할 때 제3증폭부(130)가 오프 상태가 되고 제4증폭부(140)가 온 상태가 될 수 있다. 예를 들어, 제1모드에서 입력 신호는 병렬 연결된 3개의 트랜지스터를 통해 증폭될 수 있고, 제2모드 또는 제3모드에서 입력 신호는 병렬 연결된 2개의 트랜지스터를 통해 증폭될 수 있고, 제4모드에서 입력 신호는 1개의 트랜지스터를 통해 증폭될 수 있다.
상기 제어부(150)는 제1증폭부(110), 제2증폭부(120), 제3증폭부(130) 및 제4증폭부(140) 중 적어도 하나의 온-오프 상태를 제어함으로써, 복수의 증폭부의 동작 비율이 기 설정된 비율을 크게 벗어나지 않아 다양한 전력의 신호를 효율적으로 출력시킬 수 있다.
이하에서는, 본 발명의 일 실시 예에 따른 전력 증폭기(200)를 설명한다. 도 1 내지 도 3을 참조하여 상술한 전력 증폭기(100)에 관한 설명과 동일하거나 그에 상응하는 내용에 대해서는 중복적으로 설명하지 아니한다.
도 4는 본 발명의 일 실시 예에 따른 전력 증폭기를 나타낸 개념도이다.
도 4를 참조하면, 상기 전력 증폭기(200)는, 복수의 구동 증폭부(210), 복수의 전력 증폭부(220), 바이어싱부(230), 제1매칭 네트워크(240) 및 제2매칭 네트워크(250)를 포함할 수 있다.
복수의 구동 증폭부(Driving Amplifier, DA)(210)는, 서로 병렬로 연결되어, 입력 신호를 증폭시킬 수 있다. 즉, 상기 복수의 구동 증폭부(210)는 소신호인 입력 신호를 복수의 전력 증폭부(220)의 증폭범위내의 크기로 증폭시킬 수 있다.
복수의 전력 증폭부(220)는, 서로 병렬로 연결되어, 복수의 구동 증폭부(210)에 의해 증폭된 신호를 증폭시킬 수 있다.
바이어싱부(230)는, 복수의 구동 증폭부(210) 및 복수의 전력 증폭부(220)에 연결되어 복수의 구동 증폭부 및 복수의 전력 증폭부를 바이어싱(biasing)할 수 있다. 여기서, 바이어싱은 특정 블록 또는 소자에 바이어스 전류가 흐르거나 바이어스 전압이 걸리도록 특정 값의 전류 또는 전압을 제공하는 것을 의미한다.
또한, 상기 바이어싱부(230)는 복수의 구동 증폭부(210) 중 적어도 하나 또는 복수의 전력 증폭부(220) 중 적어도 하나의 바이어스를 변경시켜 복수의 구동 증폭부(210) 중 적어도 하나 또는 복수의 전력 증폭부(220) 중 적어도 하나의 온-오프 상태를 제어할 수 있다.
예를 들어, 상기 바이어싱부(230)는 복수의 전력 증폭부(220) 중 적어도 하나에 제공되는 바이어스 전류를 감소시켜 복수의 전력 증폭부(220) 중 적어도 하나를 오프 상태로 변경시킬 수 있다. 구체적 예를 들어 복수의 전력 증폭부(220)가 16개일 경우, 상기 바이어싱부(230)는 4개의 전력 증폭부에 제공되는 전류가 0mA에 가까워지도록 바이어스 전류를 변경시킬 수 있다.
예를 들어, 상기 바이어싱부(230)는 제1모드로 동작할 때 복수의 구동 증폭부(210) 및 복수의 전력 증폭부(220)가 온 상태가 되도록 바이어싱하고, 제2모드로 동작할 때 복수의 구동 증폭부(210) 중 적어도 하나 및 복수의 전력 증폭부(220) 중 적어도 하나가 오프 상태가 되도록 바이어싱할 수 있다.
상기 바이어싱부(230)는 복수의 구동 증폭부(210) 및 복수의 전력 증폭부(220) 중 적어도 하나의 온-오프 상태를 제어함으로써, 전력 증폭기(200)는 다양한 전력의 신호를 출력시키기 위해 일반적으로 필요한 스위치, 추가 증폭단 및 추가 임피던스 매칭 수단 등을 필요로 하지 않으면서 효율적으로 신호를 증폭시킬 수 있다.
제1매칭 네트워크(240)는, 복수의 구동 증폭부(210)와 복수의 전력 증폭부(220)와의 사이에 연결되어 기 설정된 임피던스를 가질 수 있다.
제2매칭 네트워크(250)는, 복수의 전력 증폭부(220)와 출력 포트(RF_OUT)의 사이에 연결되어 기 설정된 임피던스를 가질 수 있다. 예를 들어, 제1매칭 네트워크(240) 및 제2매칭 네트워크(250) 각각은 인덕터 및 캐패시터를 포함할 수 있다.
도 5는 도 4의 전력 증폭기의 제1모드 동작을 예시한 도면이다.
도 5를 참조하면, 제1모드로 동작하는 전력 증폭기(200)는 기 설정된 에너지보다 큰 에너지를 가지는 신호인 고전력(high power) 신호를 출력할 수 있다.
여기서, 복수의 구동 증폭부(210) 중 3개의 구동 증폭부가 신호를 증폭시킬 수 있고, 복수의 전력 증폭부(220) 중 16개의 전력 증폭부가 신호를 증폭시킬 수 있다. 즉, 구동 증폭부의 개수와 전력 증폭부의 개수는 특정 비율로 맞춰질 수 있다. 이에 따라, 전력 증폭기(200)는 효율적으로 입력 신호를 증폭시켜 고전력의 신호를 출력할 수 있다.
도 6은 도 4의 전력 증폭기의 제2모드 동작을 예시한 도면이다.
도 6을 참조하면, 제2모드로 동작하는 전력 증폭기(200)는 기 설정된 에너지를 가지는 중전력(middle power) 신호를 출력할 수 있다.
여기서, 복수의 구동 증폭부(210) 중 2개의 구동 증폭부가 신호를 증폭시킬 수 있고, 복수의 전력 증폭부(220) 중 12개의 전력 증폭부가 신호를 증폭시킬 수 있다. 즉, 구동 증폭부의 동작 개수와 전력 증폭부의 동작 개수의 비율은 구동 증폭부의 개수와 전력 증폭부의 개수의 비율에서 크게 벗어나지 않을 수 있다. 이에 따라, 전력 증폭기(200)는 효율적으로 입력 신호를 증폭시켜 중전력의 신호를 출력할 수 있다.
도 7은 도 4의 전력 증폭기의 제3모드 동작을 예시한 도면이다.
도 7을 참조하면, 제3모드로 동작하는 전력 증폭기(200)는 기 설정된 에너지보다 작은 에너지를 가지는 신호인 저전력(low power) 신호를 출력할 수 있다.
여기서, 복수의 구동 증폭부(210) 중 2개의 구동 증폭부가 신호를 증폭시킬 수 있고, 복수의 전력 증폭부(220) 중 4개의 전력 증폭부가 신호를 증폭시킬 수 있다. 제2모드와 마찬가지로, 구동 증폭부의 동작 개수와 전력 증폭부의 동작 개수의 비율은 구동 증폭부의 개수와 전력 증폭부의 개수의 비율에서 크게 벗어나지 않을 수 있다. 이에 따라, 전력 증폭기(200)는 효율적으로 입력 신호를 증폭시켜 저전력의 신호를 출력할 수 있다.
한편, 로그 스케일 기준으로, 고전력 신호와 중전력 신호와의 차이 에너지는 중전력 신호와 저전력 신호와의 차이 에너지와 유사할 수 있다. 즉, 본 발명의 일 실시 예에 따른 전력 증폭기는 제1모드에서 제3모드로 변경되는 과정에서 구동 증폭부의 동작 개수와 전력 증폭부의 동작 개수의 비율을 크게 벗어나지 않으면서 단계적으로 출력 신호의 에너지를 변경시킬 수 있다. 따라서, 상기 전력 증폭기는 출력 신호의 에너지를 정밀하게 제어하면서 효율적으로 신호를 출력시킬 수 있다.
도 8은 도 4의 전력 증폭기의 제4모드 동작을 예시한 도면이다.
도 8을 참조하면, 제4모드로 동작하는 전력 증폭기(200)는 입력 신호의 입력 없이 대기(Quiesecent)할 수 있다.
여기서, 복수의 구동 증폭부(210) 중 1개의 구동 증폭부가 동작할 수 있고, 복수의 전력 증폭부(220) 중 4개의 전력 증폭부가 동작할 수 있다. 제2모드와 마찬가지로, 구동 증폭부의 동작 개수와 전력 증폭부의 동작 개수의 비율은 구동 증폭부의 개수와 전력 증폭부의 개수의 비율에서 크게 벗어나지 않을 수 있다. 이에 따라, 전력 증폭기(200)는 안정적으로 대기할 수 있다.
이하에서는, 본 발명의 일 실시 예에 따른 전력 증폭기의 출력 제어 방법을 설명한다. 상기 출력 제어 방법은 도 1을 참조하여 상술한 전력 증폭기(100) 또는 도 4를 참조하여 상술한 전력 증폭기(200)에서 수행될 수 있으므로, 상술한 설명과 동일하거나 그에 상응하는 내용에 대해서는 중복적으로 설명하지 아니한다.
도 9는 본 발명의 일 실시 예에 따른 전력 증폭기의 출력 제어 방법을 나타낸 순서도이다.
도 9를 참조하면, 상기 출력 제어 방법은 구동 증폭부 변경단계(S10) 및 전력 증폭부 변경단계(S20)를 포함할 수 있다.
예를 들어, 상기 출력 제어 방법은 전력 증폭기의 내부 제어 회로를 통해 자체적으로 수행될 수 있고, 외부 제어 회로에 의해 수행될 수도 있다.
구동 증폭부 변경단계(S10)에서의 전력 증폭기는, 서로 병렬로 연결되어 입력 신호를 증폭시키는 복수의 구동 증폭부 중 적어도 하나의 온-오프 상태를 변경시킬 수 있다.
전력 증폭부 변경단계(S20)에서의 전력 증폭기는, 서로 병렬로 연결되어 상기 복수의 구동 증폭부에서 증폭된 신호를 증폭시키는 복수의 전력 증폭부 중 적어도 하나의 온-오프 상태를 변경시킬 수 있다.
예를 들어, 상기 전력 증폭기는 복수의 구동 증폭부 중 적어도 하나 또는 복수의 전력 증폭부 중 적어도 하나의 바이어스를 변경시켜 온-오프 상태를 변경시킬 수 있다.
예를 들어 복수의 전력 증폭부의 총 면적 또는 총 개수는 복수의 구동 증폭부의 총 면적 또는 총 개수의 16/3배라고 가정하면, 상기 구동 증폭부 변경단계(S10)에서의 전력 증폭기는 전력 증폭기의 동작모드가 변경될 때 상기 복수의 구동 증폭부의 1/3면적 또는 1/3개수의 구동 증폭부가 온 상태 또는 오프 상태이고 나머지 2/3면적 또는 2/3개수의 구동 증폭부가 오프 상태 또는 온 상태가 되도록 상기 구동 증폭부를 변경시킬 수 있다. 또한, 상기 전력 증폭부 변경단계(S20)에서의 전력 증폭기는 전력 증폭기의 동작모드가 변경될 때 상기 복수의 전력 증폭부의 1/4면적 또는 1/4개수의 전력 증폭부가 온 상태 또는 오프 상태이고 나머지 3/4면적 또는 3/4개수의 전력 증폭부가 오프 상태 또는 온 상태가 되도록 상기 전력 증폭부를 변경시킬 수 있다.
이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
100: 전력 증폭기 110: 제1증폭부
111: 제1트랜지스터부 120: 제2증폭부
121: 제2트랜지스터부 130: 제3증폭부
131: 제3트랜지스터부 140: 제4증폭부
141: 제4트랜지스터부 150: 제어부
210: 복수의 구동 증폭부 220: 복수의 전력 증폭부
230: 바이어싱부 240: 제1매칭 네트워크
250: 제2매칭 네트워크
S10: 구동 증폭부 변경단계 S20: 전력 증폭부 변경단계

Claims (14)

  1. 입력 신호를 증폭시키는 제1증폭부;
    상기 제1증폭부에 병렬로 연결되어 상기 입력 신호를 증폭시키는 제2증폭부; 및
    상기 제1증폭부 및 제2증폭부 중 적어도 하나에 연결되고, 제어신호를 출력하여 상기 제1증폭부 및 제2증폭부 중 적어도 하나의 온-오프 상태를 제어하는 제어부; 를 포함하는 전력 증폭기.
  2. 제1항에 있어서,
    상기 제1증폭부는 기 설정된 면적 또는 기 설정된 개수의 제1트랜지스터부를 포함하고,
    상기 제2증폭부는 기 설정된 면적 또는 기 설정된 개수의 제2트랜지스터부를 포함하고,
    상기 제1트랜지스터부의 기 설정된 면적은 상기 제2트랜지스터부의 기 설정된 면적과 다르고, 상기 제1트랜지스터부의 기 설정된 개수는 상기 제2트랜지스터부의 개수와 다른 전력 증폭기.
  3. 제2항에 있어서,
    상기 제1트랜지스터부의 기 설정된 면적은 상기 제2트랜지스터부의 기 설정된 면적의 3배이고,
    상기 제1트랜지스터부의 기 설정된 개수는 상기 제2트랜지스터부의 기 설정된 개수의 3배인 전력 증폭기.
  4. 제2항에 있어서,
    상기 제어부는 제1모드로 동작할 때 상기 제1증폭부 및 제2증폭부가 온 상태가 되도록 제어하고, 제2모드로 동작할 때 상기 제1증폭부가 온 상태가 되고 상기 제2증폭부가 오프 상태가 되도록 제어하고, 제3모드로 동작할 때 상기 제1증폭부가 오프 상태가 되고 상기 제2증폭부가 온 상태가 되도록 제어하는 전력 증폭기.
  5. 제1항에 있어서,
    상기 제1증폭부 및 제2증폭부의 입력단에 연결되어, 상기 제1증폭부 및 제2증폭부에 의해 증폭되기 전의 입력 신호를 증폭시켜 상기 제1증폭부 및 제2증폭부로 출력하는 제3증폭부;
    상기 제3증폭부에 병렬로 연결되어, 상기 제1증폭부 및 제2증폭부에 의해 증폭되기 전의 입력 신호를 증폭시켜 상기 제1증폭부 및 제2증폭부로 출력하는 제4증폭부; 를 더 포함하고,
    상기 제어부는 상기 제3증폭부 및 제4증폭부 중 적어도 하나에 연결되고, 제어신호를 출력하여 상기 제3증폭부 및 제4증폭부 중 적어도 하나의 온-오프 상태를 제어하는 전력 증폭기.
  6. 제5항에 있어서,
    상기 제3증폭부는 기 설정된 면적 또는 기 설정된 개수의 제3트랜지스터부를 포함하고,
    상기 제4증폭부는 기 설정된 면적 또는 기 설정된 개수의 제4트랜지스터부를 포함하고,
    상기 제3트랜지스터부의 기 설정된 면적은 상기 제4트랜지스터부의 기 설정된 면적과 다르고, 상기 제3트랜지스터부의 기 설정된 개수는 상기 제4트랜지스터부의 개수와 다른 전력 증폭기.
  7. 제6항에 있어서,
    상기 제3트랜지스터부의 기 설정된 면적은 상기 제4트랜지스터부의 기 설정된 면적의 2배이고,
    상기 제3트랜지스터부의 기 설정된 개수는 상기 제4트랜지스터부의 기 설정된 개수의 2배인 전력 증폭기.
  8. 제6항에 있어서,
    상기 제어부는 제1모드로 동작할 때 상기 제3증폭부 및 제4증폭부가 온 상태가 되도록 제어하고, 제2모드 또는 제3모드로 동작할 때 상기 제3증폭부가 온 상태가 되고 상기 제4증폭부가 오프 상태가 되도록 제어하고, 제4모드로 동작할 때 상기 제3증폭부가 오프 상태가 되고 상기 제4증폭부가 온 상태가 되는 전력 증폭기.
  9. 서로 병렬로 연결되어, 입력 신호를 증폭시키는 복수의 구동 증폭부;
    서로 병렬로 연결되어, 상기 구동 증폭부에 의해 증폭된 신호를 증폭시키는 복수의 전력 증폭부; 및
    상기 복수의 구동 증폭부 및 복수의 전력 증폭부에 연결되어 상기 복수의 구동 증폭부 및 복수의 전력 증폭부를 바이어싱(biasing)하는 바이어싱부; 를 포함하고,
    상기 바이어싱부는 상기 복수의 구동 증폭부 중 적어도 하나 또는 복수의 전력 증폭부 중 적어도 하나의 바이어스를 변경시켜 상기 복수의 구동 증폭부 중 적어도 하나 또는 복수의 전력 증폭부 중 적어도 하나의 온-오프 상태를 제어하는 전력 증폭기.
  10. 제9항에 있어서,
    상기 바이어싱부는 제1모드로 동작할 때 상기 복수의 구동 증폭부 및 복수의 전력 증폭부가 온 상태가 되도록 바이어싱하고, 제2모드로 동작할 때 상기 복수의 구동 증폭부 중 적어도 하나 및 복수의 전력 증폭부 중 적어도 하나가 오프 상태가 되도록 바이어싱하는 전력 증폭기.
  11. 제9항에 있어서,
    상기 복수의 전력 증폭부의 총 면적 또는 총 개수는 상기 복수의 구동 증폭부의 총 면적 또는 총 개수의 16/3배이고,
    상기 바이어싱부는 제1모드로 동작할 때 상기 복수의 구동 증폭부 및 복수의 전력 증폭부가 온 상태가 되도록 바이어싱하고, 제2모드로 동작할 때 상기 복수의 구동 증폭부의 2/3면적 또는 2/3개수의 구동 증폭부가 온 상태가 되고 상기 복수의 전력 증폭부의 3/4면적 또는 3/4개수의 전력 증폭부가 온 상태가 되도록 바이어싱하고, 제3모드로 동작할 때 상기 복수의 구동 증폭부의 2/3면적 또는 2/3개수의 구동 증폭부가 온 상태가 되고 상기 복수의 전력 증폭부의 1/4면적 또는 1/4개수의 전력 증폭부가 온 상태가 되도록 바이어싱하고, 제4모드로 동작할 때 상기 복수의 구동 증폭부의 1/3면적 또는 1/3개수의 구동 증폭부가 온 상태가 되고 상기 복수의 전력 증폭부의 1/4면적 또는 1/4개수의 전력 증폭부가 온 상태가 되도록 바이어싱하는 전력 증폭기.
  12. 서로 병렬로 연결되어 입력 신호를 증폭시키는 복수의 구동 증폭부 중 적어도 하나의 온-오프 상태를 변경시키는 구동 증폭부 변경단계; 및
    서로 병렬로 연결되어 상기 복수의 구동 증폭부에서 증폭된 신호를 증폭시키는 복수의 전력 증폭부 중 적어도 하나의 온-오프 상태를 변경시키는 전력 증폭부 변경단계; 를 포함하는 전력 증폭기의 출력 제어 방법.
  13. 제12항에 있어서,
    상기 구동 증폭부 변경단계는 상기 복수의 구동 증폭부 중 적어도 하나의 바이어스를 변경시켜 온-오프 상태를 변경시키고,
    상기 전력 증폭부 변경단계는 상기 복수의 전력 증폭부 중 적어도 하나의 바이어스를 변경시켜 온-오프 상태를 변경시키는 전력 증폭기의 출력 제어 방법.
  14. 제12항에 있어서,
    상기 복수의 전력 증폭부의 총 면적 또는 총 개수는 상기 복수의 구동 증폭부의 총 면적 또는 총 개수의 16/3배이고,
    상기 구동 증폭부 변경단계는 전력 증폭기의 동작모드가 변경될 때 상기 복수의 구동 증폭부의 1/3면적 또는 1/3개수의 구동 증폭부가 온 상태 또는 오프 상태이고 나머지 2/3면적 또는 2/3개수의 구동 증폭부가 오프 상태 또는 온 상태가 되도록 상기 구동 증폭부를 변경시키고,
    상기 전력 증폭부 변경단계는 전력 증폭기의 동작모드가 변경될 때 상기 복수의 전력 증폭부의 1/4면적 또는 1/4개수의 전력 증폭부가 온 상태 또는 오프 상태이고 나머지 3/4면적 또는 3/4개수의 전력 증폭부가 오프 상태 또는 온 상태가 되도록 상기 전력 증폭부를 변경시키는 전력 증폭기의 출력 제어 방법.
KR1020150037321A 2015-03-18 2015-03-18 전력 증폭기 및 전력 증폭기의 출력 제어 방법 KR102127815B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150037321A KR102127815B1 (ko) 2015-03-18 2015-03-18 전력 증폭기 및 전력 증폭기의 출력 제어 방법
US14/991,357 US9843298B2 (en) 2015-03-18 2016-01-08 Power amplifier and method of controlling output of power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150037321A KR102127815B1 (ko) 2015-03-18 2015-03-18 전력 증폭기 및 전력 증폭기의 출력 제어 방법

Publications (2)

Publication Number Publication Date
KR20160112156A true KR20160112156A (ko) 2016-09-28
KR102127815B1 KR102127815B1 (ko) 2020-06-29

Family

ID=56923954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150037321A KR102127815B1 (ko) 2015-03-18 2015-03-18 전력 증폭기 및 전력 증폭기의 출력 제어 방법

Country Status (2)

Country Link
US (1) US9843298B2 (ko)
KR (1) KR102127815B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190059832A (ko) * 2017-11-23 2019-05-31 한국전자통신연구원 주파수 체배 장치 및 방법
US10355645B2 (en) 2017-03-29 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Power amplifier

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10424368B2 (en) * 2017-12-07 2019-09-24 Micron Technology, Inc. Apparatuses and methods for concentrated arrangement of transistors of multiple amplifier circuits
CN114124118A (zh) * 2021-11-23 2022-03-01 Oppo广东移动通信有限公司 射频前端模组、可穿戴设备、数据传输方法和存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598252A (en) * 1984-07-06 1986-07-01 Itt Corporation Variable gain power amplifier
US20020097087A1 (en) * 2000-10-31 2002-07-25 Petz Felix Anton Reconfigurable device for amplifying RF signals
US20060132232A1 (en) * 2004-12-17 2006-06-22 Atiqul Baree Multi-mode power amplifier
US20060261887A1 (en) * 2003-01-03 2006-11-23 Avago Technologies High efficiency power amplifier
US7482868B2 (en) * 2005-10-25 2009-01-27 Skyworks Solutions, Inc. Dual mode power amplifier
US20100321110A1 (en) 2008-10-31 2010-12-23 Ikuroh Ichitsubo Linear rf power amplifier with frequency-selectable impedance matching
US20110187451A1 (en) * 2010-02-03 2011-08-04 Samsung Electro-Mechanics Co., Ltd. Power amplifier
WO2012157645A1 (ja) * 2011-05-18 2012-11-22 株式会社村田製作所 電力増幅器およびその動作方法
US20130241657A1 (en) * 2012-03-14 2013-09-19 Postech Academy-Industry Foundation Multi-mode doherty power amplifier

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382186B2 (en) * 2005-01-24 2008-06-03 Triquint Semiconductor, Inc. Amplifiers with high efficiency in multiple power modes

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598252A (en) * 1984-07-06 1986-07-01 Itt Corporation Variable gain power amplifier
US20020097087A1 (en) * 2000-10-31 2002-07-25 Petz Felix Anton Reconfigurable device for amplifying RF signals
US20060261887A1 (en) * 2003-01-03 2006-11-23 Avago Technologies High efficiency power amplifier
US20060132232A1 (en) * 2004-12-17 2006-06-22 Atiqul Baree Multi-mode power amplifier
US7482868B2 (en) * 2005-10-25 2009-01-27 Skyworks Solutions, Inc. Dual mode power amplifier
US20100321110A1 (en) 2008-10-31 2010-12-23 Ikuroh Ichitsubo Linear rf power amplifier with frequency-selectable impedance matching
US20110187451A1 (en) * 2010-02-03 2011-08-04 Samsung Electro-Mechanics Co., Ltd. Power amplifier
WO2012157645A1 (ja) * 2011-05-18 2012-11-22 株式会社村田製作所 電力増幅器およびその動作方法
US20130241657A1 (en) * 2012-03-14 2013-09-19 Postech Academy-Industry Foundation Multi-mode doherty power amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10355645B2 (en) 2017-03-29 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Power amplifier
KR20190059832A (ko) * 2017-11-23 2019-05-31 한국전자통신연구원 주파수 체배 장치 및 방법

Also Published As

Publication number Publication date
US20160276980A1 (en) 2016-09-22
KR102127815B1 (ko) 2020-06-29
US9843298B2 (en) 2017-12-12

Similar Documents

Publication Publication Date Title
US7365604B2 (en) RF amplifier with a bias boosting scheme
JP4330549B2 (ja) 高周波電力増幅装置
US9742358B2 (en) Power amplification circuit
US10381990B2 (en) Dynamically configurable bias circuit for controlling gain expansion of multi-mode, single chain linear power amplifiers
JP2020072468A (ja) 電力増幅モジュール
US11894808B2 (en) Power amplifier with variable bias impedance
KR20160112156A (ko) 전력 증폭기 및 전력 증폭기의 출력 제어 방법
JP2007259409A (ja) 可変利得増幅器
JP2007067820A (ja) 高周波電力増幅器
JP2011097638A (ja) 可変利得増幅器
TW202306308A (zh) 負載調變之推拉式功率放大器
US8704600B2 (en) Power amplifier
US9667202B2 (en) Power amplifier and method
JPWO2013153894A1 (ja) 増幅回路
JP6384105B2 (ja) 電力増幅器
US9966910B2 (en) Power control method of amplifying module
EP2573937B1 (en) Power amplifier module having bias circuit
KR20190113587A (ko) 전력 증폭 회로
US20220271720A1 (en) Power amplifier circuit
JP2022122807A (ja) 電力増幅回路
WO2022249955A1 (ja) 送信回路
CN110324007B (zh) 功率放大电路
US20240128940A1 (en) Power amplifier circuit
CN108055011B (zh) 多模式射频功率放大器
JP2006005637A5 (ko)

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant