JP2007067820A - 高周波電力増幅器 - Google Patents

Abstract

【課題】 ポーラーループ型送信機等に使用される高周波電力増幅器において、電力制御線形性を改善することができる技術を提供する。
【解決手段】 複数段構成のベースバイアス制御型高周波電力増幅器において、バイアス回路１４４により、初段トランジスタ１０３に供給されるベースバイアス電流Ｉａの立ち上がり電圧を、第２段トランジスタ１０７に供給されるベースバイアス電流Ｉｂの立ち上がり電圧よりも低くし、その差が、増幅段トランジスタのベース−エミッタ間電圧よりも小さくなるようにする。また、第３段トランジスタ１１１に供給されるベースバイアス電流Ｉｃの立ち上がり電圧をベースバイアス電流Ｉａの立ち上がり電圧と等しくする。
【選択図】 図１

Description

本発明は、携帯電話端末等に使用される複数段構成の高周波電力増幅器に関し、特に、ポーラーループ型送信機で使用されるのに好適な、ベースバイアス制御型の電力制御機能を有する高周波電力増幅器に適用して有効な技術に関する。

本発明者が検討した技術として、例えば、携帯電話端末等に使用される多段構成の高周波電力増幅器においては、以下の技術が考えられる。

近年、携帯電話は急速に普及し、画像通信等の高度なサービスも普及してきている。通信トラフィック量の急激な増大に応えるため、ＥＤＧＥ、Ｗ−ＣＤＭＡ等の第３世代システムの実用化が始まっている。ＥＤＧＥシステムは、第２世代の主流であるＧＳＭシステムの通信速度を拡張する第３世代システムで、ＧＳＭシステムと同一周波数帯を共用可能なため、今後の普及が期待される。

ＥＤＧＥシステムに好適な送信機構成として、ポーラーループ型送信機がある。その構成例を図２に示す。ポーラーループ型送信機は、入力端子（ＩＦ ｉｎｐｕｔ）１、位相ディテクタ（ＰＤ）２、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）３、高周波電力増幅器（ＰＡ）４、方向性結合器（Ｃｏｕｐｌｅｒ）５、出力端子（ＲＦ ｏｕｔｐｕｔ）６、振幅ディテクタ（ＡＭＤ）７、可変利得増幅器（ＩＶＧＡ）８、ダウンコンバージョンミキサ（ＤＣＭ）９、可変利得増幅器（ＭＶＧＡ）１０、制御端子（Ｖｒａｍｐ）１１からなる。

入力端子１からのＩＦ入力信号は、位相ディテクタ２および振幅ディテクタ７に入力される。位相ディテクタ２は、ＩＦ入力信号と可変利得増幅器１０からの帰還信号の位相差に応じた電圧を出力する。位相ディテクタ２の出力によりＶＣＯ３のＲＦ出力は位相変調される。振幅ディテクタ７は、ＩＦ入力信号と可変利得増幅器１０からの帰還信号の振幅差に応じた電圧を出力する。振幅ディテクタ７の出力は可変利得増幅器８により増幅される。ＶＣＯ３の出力は高周波電力増幅器４により増幅されると同時に、可変利得増幅器８からの信号により振幅変調される。高周波電力増幅器４の出力信号は、方向性結合器５を経由して出力端子６へ出力される。出力信号の一部は、方向性結合器５で分かれてダウンコンバージョンミキサ９へ入力され、ＩＦ信号に変換される。ダウンコンバージョンミキサ９の出力は、可変利得増幅器１０により増幅され、位相ディテクタ２および振幅ディテクタ７への帰還信号となる。可変利得増幅器８と可変利得増幅器１０の利得は、制御端子１１からの制御信号により可変される。

ポーラーループ型送信機では、位相ディテクタ２、ＶＣＯ３、高周波電力増幅器４、方向性結合器５、ダウンコンバージョンミキサ９、可変利得増幅器１０で構成される位相帰還ループと、振幅ディテクタ７、可変利得増幅器８、高周波電力増幅器４、方向性結合器５、ダウンコンバージョンミキサ９、可変利得増幅器１０で構成される振幅帰還ループを用いて、ＥＤＧＥシステムに必要な線形性を満足している。

ポーラーループ型送信機で用いられる高周波電力増幅器４は、ＧＳＭシステムで従来から用いられてきた、電力制御機能を持つ高周波電力増幅器である。但し、振幅帰還ループを安定動作させるため、電力制御の線形性が良好な高周波電力増幅器を用いる必要がある。

このような高周波電力増幅器に関連する技術として、例えば、特許文献１〜４に記載された技術がある。

特許文献１には、高周波信号の電力増幅を行うＨＢＴで構成された多段電力増幅器における出力電力低減時のＲｘノイズの増加を抑制するために、電力増幅器の初段増幅器をなすＨＢＴに対してのみ、外部の制御回路から入力される信号Ｖａｐｃをベースに出力するようにし、電力増幅器の他の増幅器をなす各ＨＢＴの各ベースには、信号Ｖａｐｃによって動作制御される定電圧回路からバイアス電流を供給するようにした多段電力増幅器のバイアス回路が記載されている。

特許文献２には、ドライブアンプとファイナルアンプに供給される送信出力可変用の制御電圧を最適化して、ドライブアンプとファイナルアンプが各送信出力で常に最適動作点で動作するようにすることにより、送信効率の向上を図って省電力化が可能になるとともに、送信出力の可変範囲を広くとることができる無線機が記載されている。
特開２０００−３３２５４２号公報 特開２００４−４０４１８号公報 米国特許第６，７０１，１３８号明細書 米国特許第６，２３６，２６６号明細書

ところで、前記のような高周波電力増幅器の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。

例えば、電力制御線形性が良好な高周波電力増幅器としては、ＬＤＯ（Ｌｏｗ Ｄｒｏｐ Ｏｕｔ）制御型の高周波電力増幅器がある。その回路の一例を図３に示す。これは特許文献３に記載された例である。図３の高周波電力増幅器は、入力端子（ＲＦｉｎ）２１、初段増幅回路（１ｓｔ）２２、第２段増幅回路（２ｎｄ）２３、第３段増幅回路（３ｒｄ）２４、出力端子（ＲＦｏｕｔ）２５、バイアス回路（Ｂｉａｓ Ｎｅｔｗｏｒｋ）２６、起動端子（ＴＸ ｅｎａｂｌｅ）２７、電源端子（Ｖｐｒｉｍ）２８、制御端子（Ｖｒａｍｐ）２９、ＬＤＯ３５、起動端子（ＴＸ ｅｎａｂｌｅ）３３、電源端子（Ｖｐｒｉｍ）３４からなる。ＬＤＯ３５は、エラーアンプ３０、定電圧回路（Ｒｅｇｕｌａｔｏｒ）３１、帰還回路（Ｈ（ｓ））３２で構成される。

入力端子２１からの入力ＲＦ信号は、初段増幅回路２２、第２段増幅回路２３、第３段増幅回路２４で逐次増幅され、出力端子２５に出力される。バイアス回路２６は起動端子２７からの信号でオンオフ制御され、各増幅回路にバイアス電圧を供給する。初段増幅回路２２の電源は、電源端子２８から直接供給される。第２段増幅回路２３、第３段増幅回路２４の電源は電源端子３４からＬＤＯ３５を経由して供給される。ＬＤＯ３５の定電圧回路３１は帰還回路３２とエラーアンプ３０を用いて帰還制御される。ＬＤＯ３５は起動端子３３でオンオフ制御され、オン時の出力電圧は制御端子２９からの信号で直線的に制御される。

図３の高周波電力増幅器は、ＬＤＯ３５を用いて第２段増幅回路２３、第３段増幅回路２４の電源電圧を変化させることでＲＦ出力電力を制御している。増幅回路の電源電圧と出力電力の関係は線形性が良好なため、図３の高周波電力増幅器の電力制御線形性は良好であり、ポーラーループ型送信機に使用できる。しかし、ＬＤＯ３５の定電圧回路３１での電圧降下により高周波増幅に寄与しない無駄な電力消費があるため、電力付加効率が低下してしまうという問題がる。

ＧＳＭシステムで従来から用いられてきた、別のタイプの高周波電力増幅器として、バイアス制御型の高周波電力増幅器がある。その回路の一例を図４に示す。これは特許文献４に記載された例である。図４の高周波電力増幅器は、入力端子４１、整合回路４２、初段トランジスタ４３、帰還回路４４、電源回路４５、整合回路４６、第２段トランジスタ４７、帰還回路４８、電源回路４９、整合回路５０、第３段トランジスタ５１、帰還回路５２、電源回路５３、整合回路５４、出力端子５５、バイアス回路５６、制御端子５７からなる。

入力端子４１からのＲＦ入力信号は、整合回路４２、初段トランジスタ４３、 整合回路４６、第２段トランジスタ４７、 整合回路５０、第３段トランジスタ５１、 整合回路５４を経て増幅されて、出力端子５５に出力される。各段のトランジスタ４３，４７，５１には、それぞれ帰還回路４４，４８，５２が付加され安定化されている。また、各段トランジスタ４３，４７，５１には、電源回路４５，４９，５３から電源供給されている。制御端子５７からの信号で制御されたバイアス回路５６が、各段トランジスタ４３，４７，５１にバイアス電流を供給している。

バイアス回路５６の詳細を図５に示す。このバイアス回路は制御端子５７、抵抗６２、定電圧回路６３，７４からなる。定電圧回路６３は、抵抗６４、トランジスタ６５、抵抗６６、 抵抗６７、トランジスタ６８で構成される。 定電圧回路７４は、抵抗６９， トランジスタ７０、 抵抗７１、 抵抗７２、トランジスタ７３で構成される。

初段トランジスタ４３へのバイアス電流Ｉａは、制御端子５７の制御電圧Ｖａｐｃがトランジスタのベース−エミッタ間電圧Ｖｂｅより大きくなると流れ始め、Ｉａ∝Ｖａｐｃ−Ｖｂｅの関係にある。第２段トランジスタ４７へのバイアス電流Ｉｂおよび第３段トランジスタ５１へのバイアス電流Ｉｃは、Ｖａｐｃが２Ｖｂｅより大きくなると流れ始め、Ｉｂ，Ｉｃ∝Ｖａｐｃ−２Ｖｂｅの関係にある。

特許文献４に記載された、バイアス回路５６の別の回路例を図６に示す。このバイアス回路５６ａは、制御端子５７ａおよび定電圧回路８８，８９，９０からなる。各段トランジスタ４３，４７，５１へのバイアス電流Ｉａ，Ｉｂ，Ｉｃは、いずれも制御端子５７ａの制御電圧Ｖａｐｃが２Ｖｂｅより大きくなると流れ始め、Ｉａ∝Ｖａｐｃ−２Ｖｂｅの関係にある。

図４のバイアス制御型高周波電力増幅器では、各段トランジスタ４３，４７，５１への電源供給が低損失の電源回路４５，４９，５３を介して行われるので、図３のＬＤＯ制御型高周波電力増幅器のような無駄な電力消費が無く、高効率化が可能である。しかし、図５又は図６のバイアス回路を用いたバイアス制御型高周波電力増幅器は、電力制御の線形性が悪く、ポーラーループ型送信機に使用できなかった。

図５のバイアス回路を用いたバイアス制御型高周波電力増幅器を試作し、測定した結果を図７に示す。図７（ａ）は、横軸に制御電圧Ｖａｐｃ、縦軸にバイアス電流Ｉａ，Ｉｂ，Ｉｃを取ってバイアス回路の特性を示したものである。既に説明した通り、Ｉａの立ち上がり電圧はＶｂｅに等しく、Ｉｂ，Ｉｃの立ち上がり電圧は２Ｖｂｅに等しい。図７（ｂ）は、横軸に制御電圧Ｖａｐｃ、縦軸に出力電圧振幅の実効値Ｖｏｕｔとその微分ｄＶｏｕｔ／ｄＶａｐｃを取って、電力制御特性を示したものである。ポーラーループ型送信機で使用するためには、制御電圧の広い範囲でｄＶｏｕｔ／ｄＶａｐｃがほぼ一定になる必要があるが、図７（ｂ）ではＶａｐｃの値によりｄＶｏｕｔ／ｄＶａｐｃが大きく変化しており電力制御線形性が悪いことが分かる。

同様に、図６のバイアス回路を用いたバイアス制御型高周波電力増幅器の試作結果を図８に示す。図８（ａ）より、この場合のＩａ，Ｉｂ，Ｉｃの立ち上がり電圧は２Ｖｂｅに等しいことが分かる。図８（ｂ）の電力制御特性も、ｄＶｏｕｔ／ｄＶａｐｃの変化が大きく、電力制御線形性が悪いことが分かる。

そこで、本発明の目的は、高周波電力増幅器において、前記のような電力制御線形性の問題を解決することができる技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本発明による高周波電力増幅器は、複数の増幅段トランジスタのうち、初段の増幅段トランジスタに供給されるベースバイアス電流の立ち上がり電圧が、初段以外の増幅段トランジスタに供給されるベースバイアス電流の立ち上がり電圧よりも低く、その差が、前記増幅段トランジスタのベース−エミッタ間電圧よりも小さいものである。

具体的には、本発明の高周波電力増幅器は、複数の増幅段トランジスタと、前記複数の増幅段トランジスタの各増幅段トランジスタにベースバイアス電流を供給するバイアス回路とを有する高周波電力増幅器であって、各増幅段トランジスタに供給される前記ベースバイアス電流が、前記バイアス回路に入力される制御電圧に対して直線的に変化し、前記複数の増幅段トランジスタのうち、初段の第１の増幅段トランジスタに供給される第１のベースバイアス電流が立ち上がる第１の制御電圧は、初段以外の第２の増幅段トランジスタに供給される第２のベースバイアス電流が立ち上がる第２の制御電圧よりも低く、前記第２の制御電圧と前記第１の制御電圧との差が、前記増幅段トランジスタのベース−エミッタ間電圧よりも小さいことを特徴とする。

本発明によれば、高周波電力増幅器の電力制御線形性を改善できる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図１は本発明の一実施の形態によるベースバイアス制御型高周波電力増幅器の構成を示す回路図である。

まず、図１により、本実施の形態による高周波電力増幅器の構成の一例を説明する。本実施の形態の高周波電力増幅器は、例えば、ベースバイアス制御型高周波電力増幅器とされ、ＲＦ入力端子１０１、整合回路１０２、初段トランジスタ１０３（第１の増幅段トランジスタ）、帰還回路１０４、電源回路１０５、整合回路１０６、第２段トランジスタ１０７（第２の増幅段トランジスタ）、帰還回路１０８、電源回路１０９、整合回路１１０、第３段トランジスタ１１１（第３の増幅段トランジスタ）、帰還回路１１２、電源回路１１３、整合回路１１４、ＲＦ出力端子１１５、制御端子１１６、バイアス回路１４４などからなる。バイアス回路１４４は、電圧電流変換回路１４０、定電流回路１４１、定電圧回路１４２、定電圧回路１４３などからなる。電圧電流変換回路１４０は、オペアンプ１１７、ｐ型ＭＯＳＦＥＴ１１８、抵抗１１９、ｐ型ＭＯＳＦＥＴ１２０、ｐ型ＭＯＳＦＥＴ１２１、ｐ型ＭＯＳＦＥＴ１２２などからなる。定電流回路１４１は、抵抗１２３、抵抗１２４、オペアンプ１２５、ｐ型ＭＯＳＦＥＴ１２６、抵抗１２７、ｐ型ＭＯＳＦＥＴ１２８、ｐ型ＭＯＳＦＥＴ１２９、ｎ型ＭＯＳＦＥＴ１３０、ｎ型ＭＯＳＦＥＴ１３１などからなる。定電圧回路１４２は、トランジスタ１３２、抵抗１３３、トランジスタ１３４、抵抗１３５などからなる。定電圧回路１４３は、トランジスタ１３６、抵抗１３７、トランジスタ１３８、抵抗１３９などからなる。

ＲＦ入力端子１０１からの入力信号は、整合回路１０２、初段トランジスタ１０３、整合回路１０６、第２段トランジスタ１０７、整合回路１１０、第３段トランジスタ１１１、整合回路１１４を順次経由して増幅され、ＲＦ出力端子１１５に出力される。各段トランジスタ１０３，１０７，１１１には、帰還回路１０４，１０８，１１２がそれぞれ付加され安定化されている。また、各段トランジスタ１０３，１０７，１１１への電源は、それぞれ電源回路１０５，１０９，１１３から供給される。各段トランジスタ１０３，１０７，１１１のベースバイアス電流Ｉａ，Ｉｂ，Ｉｃは、バイアス回路１４４から供給される。

バイアス回路１４４の動作を以下に説明する。制御端子１１６の制御信号（Ｖａｐｃ）はバイアス回路１４４内の電圧電流変換回路１４０にあるオペアンプ１１７に入力され、オペアンプ１１７の出力電圧でｐ型ＭＯＳＦＥＴ１１８のゲートが駆動される。ｐ型ＭＯＳＦＥＴ１１８のドレイン電流Ｉｄは、定電流回路１４１内のｐ型ＭＯＳＦＥＴ１２８のドレイン電流Ｉｅと共に抵抗１１９（抵抗値Ｒｄ）に流れ込み、ｐ型ＭＯＳＦＥＴ１１８と抵抗１１９の接続点の電圧がオペアンプ１１７に帰還される。この帰還回路により、ｐ型ＭＯＳＦＥＴ１１８のドレイン電流Ｉｄは、制御端子１１６に入力される制御電圧ＶａｐｃとＩｄ＝（Ｖａｐｃ／Ｒｄ）−Ｉｅの関係に制御される。ｐ型ＭＯＳＦＥＴ１１８，１２０，１２１，１２２のゲート電圧が共通だから、各ｐ型ＭＯＳＦＥＴのドレイン電流比はゲート幅比で決まる。ｐ型ＭＯＳＦＥＴ１１８，１２０，１２１，１２２のゲート幅をそれぞれＷｄ，Ｗａ，Ｗｂ，Ｗｃ、ドレイン電流をそれぞれＩｄ，Ｉａ，Ｉｂｏ，Ｉｃｏとすると、Ｉａ＝Ｉｄ（Ｗａ／Ｗｄ），Ｉｂｏ＝Ｉｄ(Ｗｂ／Ｗｄ)，Ｉｃｏ＝Ｉｄ（Ｗｃ／Ｗｄ）となる。

定電流回路１４１のオペアンプ１２５には、電源電圧と抵抗１２３、抵抗１２４の抵抗比で決まる電圧Ｖｏｆｆが入力される。オペアンプ１２５の出力はｐ型ＭＯＳＦＥＴ１２６のゲートを駆動する。ｐ型ＭＯＳＦＥＴ１２６のドレイン電流Ｉｏは抵抗１２７（抵抗値Ｒｄ）に流れ込む。ｐ型ＭＯＳＦＥＴ１２６と抵抗１２７の接続点の電圧はオペアンプ１２５に帰還される。この帰還回路により、ｐ型ＭＯＳＦＥＴ１２６のドレイン電流ＩｏはＩｏ＝Ｖｏｆｆ／Ｒｄに制御される。ｐ型ＭＯＳＦＥＴ１２６，１２８，１２９のゲート電圧は共通だから、各ｐ型ＭＯＳＦＥＴのドレイン電流比はゲート幅比で決まる。ｐ型ＭＯＳＦＥＴ１２６，１２８，１２９のゲート幅をそれぞれＷｄ，Ｗｄ，Ｗｂに設定する。ｐ型ＭＯＳＦＥＴ１２６，１２８，１２９のドレイン電流をそれぞれＩｏ，Ｉｅ，Ｉｆとすると、Ｉｅ＝Ｉｏ（Ｗｄ／Ｗｄ）、Ｉｆ＝Ｉｏ（Ｗｂ／Ｗｄ） となる。ｐ型ＭＯＳＦＥＴ１２９のドレイン電流Ｉｆはｎ型ＭＯＳＦＥＴ１３０，１３１からなるカレントミラー回路によりミラー比倍され、ｎ型ＭＯＳＦＥＴ１３１のドレイン電流Ｉｇとなる。ミラー比をｘ１とすると、Ｉｇ＝ｘ１・Ｉｆである。

定電圧回路１４２の出力電流Ｉｂは、トランジスタ１３４，１０７のサイズ比がｘ２のとき、入力電流Ｉｂｏ−Ｉｇとトランジスタのｈｆｅを用いて、Ｉｂ＝（Ｉｂｏ−Ｉｇ）・（ｈｆｅ・ｘ２）／（ｈｆｅ＋ｘ２＋１）となる。同様に定電圧回路１４３の出力電流Ｉｃは、トランジスタ１３８，１１１のサイズ比がｘ３のとき、入力電流Ｉｃｏとトランジスタのｈｆｅを用いて、Ｉｃ＝Ｉｃｏ・ｈｆｅ・ｘ３／（ｈｆｅ＋ｘ３＋１）となる。

以上の結果から計算すると、各段トランジスタに供給されるバイアス電流Ｉａ，Ｉｂ，Ｉｃは、
Ｉａ＝（Ｖａｐｃ−Ｖｏｆｆ）／Ｒｄ・（Ｗａ／Ｗｄ）
Ｉｂ＝｛Ｖａｐｃ−（１＋ｘ１）・Ｖｏｆｆ｝／Ｒｄ・（Ｗｂ／Ｗｄ）・（ｈｆｅ・ｘ２）／（ｈｆｅ＋ｘ２＋１）
Ｉｃ＝（Ｖａｐｃ−Ｖｏｆｆ）／Ｒｄ・（Ｗｃ／Ｗｄ）・（ｈｆｅ・ｘ３）／（ｈｆｅ＋ｘ３＋１）
となる。Ｉａ，Ｉｂ，Ｉｃの立ち上がり電圧Ｖａｐｃは、Ｉａ，Ｉｂ，Ｉｃに０を代入して、それぞれＶｏｆｆ，（１＋ｘ１）Ｖｏｆｆ，Ｖｏｆｆとなる。

したがって、本実施の形態に係るバイアス回路１４４を用いると、第２段トランジスタ１０７に供給されるバイアス電流Ｉｂの立ち上がり電圧と初段トランジスタ１０３及び第３段トランジスタ１１１に供給されるバイアス電流Ｉａ，Ｉｃの立ち上がり電圧との差（すなわちｘ１・Ｖｏｆｆ）を、ミラー比ｘ１を用いて任意の正の値に設定できる。ミラー比はプロセスばらつきの影響を受けにくいので、立ち上がり電圧の差を再現性良く設定できる。

本実施の形態によるバイアス制御型高周波電力増幅器は、ミラー比ｘ１の調整により電力制御の線形性を向上できる。ミラー比ｘ１を最適化したときの電力制御特性を図９（ｂ）に示す。図５や図６に示したバイアス回路の例と異なり、ｄＶｏｕｔ／ｄＶａｐｃの平坦な領域がＶｏｕｔの小さい低出力側に広がっており、電力制御線形性が改善されているのが分かる。

図９（ａ）はバイアス電流Ｉａ，Ｉｂ，Ｉｃの制御電圧Ｖａｐｃ依存性を示す図である。この例では、バイアス電流の立ち上がり電圧差の最適値は８０ｍＶであった。この例で使用したトランジスタはＩｎＧａＡｓ／ＧａＡｓヘテロバイポーラトランジスタで、ベース−エミッタ間電圧Ｖｂｅは約１．３Ｖである。このように、バイアス電流の立ち上がり電圧差の最適値は、Ｖｂｅより通常約１桁小さい値となる（すなわち、ベース−エミッタ間電圧Ｖｂｅの０．１倍以下が好ましい。）。

図１１に、バイアス電流Ｉｂの立ち上がり電圧とバイアス電流Ｉａ，Ｉｃの立ち上がり電圧との差（ｘ１・Ｖｏｆｆ）を、０ｍＶ，５０ｍＶ，１００ｍＶ，１２５ｍＶ，１５０ｍＶ，２００ｍＶと変えてシミュレーションを行ったときの電力制御特性を示す。図１１（ａ）はＶｏｕｔ、図１１（ｂ）はｄＶｏｕｔ／ｄＶａｐｃを示す。なお、Ｖｏｆｆは５００ｍＶとしてシミュレーションを行った。図１１からも分かるように、バイアス電流の立ち上がり電圧差が１２５ｍＶのところで最も良好な結果が得られている。図９に示した実測値（８０ｍＶ）より少し高めであるが、これはシミュレーション誤差によるものと考えられる。この結果より、バイアス電流の立ち上がり電圧差は、概ね２００ｍＶ以下に最適値があると考えられる。

図５に示したバイアス回路を用いても立ち上がり電圧に差を設けることは可能だが、設定可能な差がＶｂｅに限られるので、本実施の形態で得られたような電力制御線形性改善効果は実現できない。したがって、本実施の形態による電力制御線形性改善効果は、任意の立ち上がり電圧差を実現できる本実施の形態に係るバイアス回路を用いて、Ｖｂｅより約１桁小さい立ち上がり電圧差を設けたときに初めて現れる効果であり、従来技術によっては実現できない効果である。

なお、図１の回路を基に当業者に周知の回路変更を行うことにより、第３段トランジスタ１１１に供給されるバイアス電流Ｉｃの立ち上がり電圧と、初段トランジスタ１０３及び第２段トランジスタ１０７に供給されるバイアス電流Ｉａ，Ｉｂの立ち上がり電圧との差を、任意の正の値に設定できるバイアス回路が実現可能である。この場合も立ち上がり電圧差を調整することにより、本実施の形態と同等の電力制御線形性改善効果が得られる。その電力制御特性の具体例を図１０（ｂ）に示す。この例におけるバイアス電流の立ち上がり電圧差の最適値は、図１０（ａ）で分かるように９０ｍＶであった。なお、この例で使用したトランジスタもＩｎＧａＡｓ／ＧａＡｓヘテロバイポーラトランジスタである。

同様に、図１の回路を基に当業者に周知の回路変更を行うことにより、初段トランジスタ１０３に供給されるバイアス電流Ｉａの立ち上がり電圧と、第２段トランジスタ１０７及び第３段トランジスタ１１１に供給されるバイアス電流Ｉｂ，Ｉｃの立ち上がり電圧との差を任意の値に設定できるバイアス回路も実現可能である。しかし、この場合は電力制御線形性の改善効果は小さかった。

同様に、図１の回路を基に当業者に周知の回路変更を行うことにより、ある段のトランジスタに供給されるバイアス電流の立ち上がり電圧と、他の段のトランジスタに供給されるバイアス電流の立ち上がり電圧との差を、任意の負の値に設定するバイアス回路も実現可能である。しかし、この場合も電力制御線形性の改善効果は小さかった。したがって、電力制御線形性改善効果を得るためには、初段以外の段のトランジスタに供給されるバイアス電流の立ち上がり電圧を、初段のトランジスタに供給されるバイアス電流の立ち上がり電圧より正にずらす方法が特に有効であった。

このような効果が現れるのは、初段の増幅段トランジスタに供給されるバイアス電流の立ち上がり電圧を、初段以外の増幅段トランジスタに供給されるバイアス電流の立ち上がり電圧よりも数１０ｍＶ乃至数１００ｍＶ低くすることにより、初段以外の増幅段トランジスタが動作する時には、すでに初段の増幅段トランジスタが動作しているため、電力制御の線形領域が拡大したためと考えられる。

よって、本実施の形態によるバイアス制御型高周波電力増幅器は、電力制御線形性が良く、ＬＤＯ制御型高周波電力増幅器より高効率化が可能であり、ポーラーループ型送信機で使用することにより、ＥＤＧＥシステムで用いるのに好適な高効率送信機を実現できる。

すなわち、本実施例によれば、高周波電力増幅器の電力制御線形性を改善でき、ポーラーループ型送信機に使用可能な高周波電力増幅器が実現でき、ＬＤＯ型高周波電力増幅器よりも高効率化が可能な、高周波電力増幅器を実現することができる。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施の形態においては、増幅段のトランジスタとしてヘテロバイポーラトランジスタについて説明したが、これに限定されるものではなく、他のトランジスタについても適用可能である。

また、前記実施の形態においては、増幅段のトランジスタが３段構成の場合について説明したが、これに限定されるものではなく、２段構成の高周波電力増幅器についても適用可能である。

以上の説明では、主として本発明者によってなされた発明をその属する技術分野である携帯電話端末に使用されるポーラーループ型送信機に適用した場合について説明したが、これに限定されるものではなく、他の通信機器に適用することも可能である。

本発明の一実施の形態によるベースバイアス制御型高周波電力増幅器の構成を示す回路図である。 本発明の前提として検討したポーラーループ型送信機の構成を示す回路図である。 本発明の前提として検討したＬＤＯ制御型高周波電力増幅器の構成を示すブロックである。 本発明の前提として検討したバイアス制御型高周波電力増幅器の構成を示す回路図である。 本発明の前提として検討したバイアス回路の構成を示す回路図である。 本発明の前提として検討したバイアス回路の構成を示す回路図である。 （ａ）は、図５に示したバイアス回路のバイアス電流Ｉａ，Ｉｂ，Ｉｃの制御電圧Ｖａｐｃ依存性を示す図、（ｂ）は、図５のバイアス回路を用いたバイアス制御型高周波電力増幅器の電力制御特性を示す図である。 （ａ）は、図６に示したバイアス回路のバイアス電流Ｉａ，Ｉｂ，Ｉｃの制御電圧Ｖａｐｃ依存性を示す図、（ｂ）は、図６のバイアス回路を用いたバイアス制御型高周波電力増幅器の電力制御特性を示す図である。 （ａ）は、図１に示したバイアス回路のバイアス電流Ｉａ，Ｉｂ，Ｉｃの制御電圧Ｖａｐｃ依存性を示す図、（ｂ）は、図１のバイアス回路を用いたバイアス制御型高周波電力増幅器の電力制御特性を示す図である。 （ａ）は、本発明の他の実施の形態に係るバイアス回路のバイアス電流Ｉａ，Ｉｂ，Ｉｃの制御電圧Ｖａｐｃ依存性を示す図、（ｂ）は、そのバイアス回路を用いたバイアス制御型高周波電力増幅器の電力制御特性を示す図である。 （ａ），（ｂ）は、図１のバイアス回路を用いたバイアス制御型高周波電力増幅器の電力制御特性のシミュレーション結果を示す図である。

符号の説明

１ 入力端子（ＩＦ ｉｎｐｕｔ）
２ 位相ディテクタ（ＰＤ）
３ ＶＣＯ
４ 高周波電力増幅器（ＰＡ）
５ 方向性結合器（Ｃｏｕｐｌｅｒ）
６ 出力端子（ＲＦ ｏｕｔｐｕｔ）
７ 振幅ディテクタ（ＡＭＤ）
８ 可変利得増幅器（ＩＶＧＡ）
９ ダウンコンバージョンミキサ（ＤＣＭ）
１０ 可変利得増幅器（ＭＶＧＡ）
１１ 制御端子（Ｖｒａｍｐ）
２１ 入力端子（ＲＦｉｎ）
２２ 初段増幅回路
２３ 第２段増幅回路
２４ 第３段増幅回路
２５ 出力端子（ＲＦｏｕｔ）
２６ バイアス回路（Ｂｉａｓ Ｎｅｔｗｏｒｋ）
２７，３３ 起動端子（ＴＸ ｅｎａｂｌｅ）
２８，３４ 電源端子（Ｖｐｒｉｍ）
２９ 制御端子（Ｖｒａｍｐ）
３０ エラーアンプ
３１ 定電圧回路（Ｒｅｇｕｌａｔｏｒ）
３２ 帰還回路（Ｈ（ｓ））
４１ 入力端子
４２，４６，５０，５４，１０２，１０６，１１０，１１４ 整合回路
４３ 初段トランジスタ
４４，４８，５２，１０４，１０８，１１２ 帰還回路
４５，４９，５３，１０５，１０９，１１３ 電源回路
４７ 第２段トランジスタ
５１ 第３段トランジスタ
５５ 出力端子
５６，５６ａ，１４４ バイアス回路
５７，５７ａ，１１６ 制御端子
６２，６４，６６，６７，６９，７１，７２，１１９，１２３，１２４，１２７，１３３，１３５，１３７，１３９ 抵抗
６３，７４，８８，８９，９０ 定電圧回路
６５，６８，７０，７３，１３２，１３４，１３６，１３８ トランジスタ
１０１ ＲＦ入力端子
１０３ 初段トランジスタ（第１の増幅段トランジスタ）
１０７ 第２段トランジスタ（第２の増幅段トランジスタ）
１１１ 第３段トランジスタ（第３の増幅段トランジスタ）
１１５ ＲＦ出力端子
１１７，１２５ オペアンプ
１１８，１２０，１２１，１２２，１２６，１２８，１２９ ｐ型ＭＯＳＦＥＴ
１３０，１３１ ｎ型ＭＯＳＦＥＴ
１４０ 電圧電流変換回路
１４１ 定電流回路
１４２，１４３ 定電圧回路
Ｉａ，Ｉｂ，Ｉｃ ベースバイアス電流

Claims (10)

1. 複数の増幅段トランジスタと、前記複数の増幅段トランジスタの各増幅段トランジスタにベースバイアス電流を供給するバイアス回路とを有する高周波電力増幅器であって、
   各増幅段トランジスタに供給される前記ベースバイアス電流が、前記バイアス回路に入力される制御電圧に対して直線的に変化し、
   前記複数の増幅段トランジスタのうち、初段の第１の増幅段トランジスタに供給される第１のベースバイアス電流が立ち上がる第１の制御電圧は、初段以外の第２の増幅段トランジスタに供給される第２のベースバイアス電流が立ち上がる第２の制御電圧よりも低く、
   前記第２の制御電圧と前記第１の制御電圧との差が、前記増幅段トランジスタのベース−エミッタ間電圧よりも小さいことを特徴とする高周波電力増幅器。
2. 請求項１記載の高周波電力増幅器において、
   前記第２の制御電圧と前記第１の制御電圧との差は、０Ｖよりも大きく前記増幅段トランジスタのベース−エミッタ間電圧の０．１倍以下であることを特徴とする高周波電力増幅器。
3. 請求項１記載の高周波電力増幅器において、
   前記第２の制御電圧と前記第１の制御電圧との差は、０Ｖよりも大きく２００ｍＶ以下であることを特徴とする高周波電力増幅器。
4. 請求項１記載の高周波電力増幅器において、
   前記バイアス回路は、前記第２の制御電圧と前記第１の制御電圧との差を調整する回路を有することを特徴とする高周波電力増幅器。
5. 請求項４記載の高周波電力増幅器において、
   前記第２の制御電圧と前記第１の制御電圧との差を調整する回路は、カレントミラー回路により安定化されていることを特徴とする高周波電力増幅器。
6. 請求項１記載の高周波電力増幅器において、
   前記バイアス回路は、
   前記バイアス回路に入力される制御電圧を電流に変換する電圧電流変換回路と、
   前記電圧電流変換回路により変換された電流にオフセット電流を加える定電流回路と、
   前記電圧電流変換回路により変換された電流を受けて前記ベースバイアス電流を出力する定電圧回路とを有することを特徴とする高周波電力増幅器。
7. 請求項６記載の高周波電力増幅器において、
   前記定電流回路は、カレントミラー回路を含み、前記カレントミラー回路により安定化されていることを特徴とする高周波電力増幅器。
8. 請求項１記載の高周波電力増幅器において、
   前記複数の増幅段トランジスタは、３段構成であり、
   前記第２の増幅段トランジスタは、第２段目の増幅段トランジスタであり、
   第３段目の第３の増幅段トランジスタに供給される第３のベースバイアス電流が立ち上がる第３の制御電圧は、初段の前記第１の制御電圧と等しいことを特徴とする高周波電力増幅器。
9. 請求項１記載の高周波電力増幅器において、
   前記複数の増幅段トランジスタは、３段構成であり、
   前記第２の増幅段トランジスタは、第３段目の増幅段トランジスタであり、
   第２段目の第３の増幅段トランジスタに供給される第３のベースバイアス電流が立ち上がる第３の制御電圧は、初段の前記第１の制御電圧と等しいことを特徴とする高周波電力増幅器。
10. 請求項１記載の高周波電力増幅器において、
    前記複数の増幅段トランジスタは、ヘテロバイポーラトランジスタであることを特徴とする高周波電力増幅器。

Images