JP2005217558A - 高周波電力増幅回路 - Google Patents
高周波電力増幅回路 Download PDFInfo
- Publication number
- JP2005217558A JP2005217558A JP2004019164A JP2004019164A JP2005217558A JP 2005217558 A JP2005217558 A JP 2005217558A JP 2004019164 A JP2004019164 A JP 2004019164A JP 2004019164 A JP2004019164 A JP 2004019164A JP 2005217558 A JP2005217558 A JP 2005217558A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- bias
- current
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y02B60/50—
Abstract
【課題】 増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路において、ロウパワー時における電力効率の低下を防止する。
【解決手段】 増幅素子(211〜213)の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路(210)において、増幅素子のバイアス電圧(Vb3)を出力要求レベル(Vramp)に応じて段階的に切り替えて特にロウパワー時のバイアス電圧をハイパワー時のバイアス電圧よりも低くするようにバイアス回路(230)を構成した。
【選択図】 図2
【解決手段】 増幅素子(211〜213)の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路(210)において、増幅素子のバイアス電圧(Vb3)を出力要求レベル(Vramp)に応じて段階的に切り替えて特にロウパワー時のバイアス電圧をハイパワー時のバイアス電圧よりも低くするようにバイアス回路(230)を構成した。
【選択図】 図2
Description
本発明は、高周波信号を増幅して出力する高周波電力増幅回路さらには増幅用トランジスタの動作電圧(電源電圧)を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路に適用して有効な技術に関し、例えば携帯電話機に使用される高周波電力増幅回路およびそれを組み込んだ電子部品(パワーモジュール)に利用して有効な技術に関する。
一般に、携帯電話機等の無線通信装置(移動体通信装置)における送信側出力部には、変調後の送信信号を増幅する高周波電力増幅回路(パワーアンプ)が設けられている。従来の無線通信装置においては、ベースバンド回路もしくはマイクロプロセッサ等の制御回路からの送信要求レベルに応じて高周波電力増幅回路の増幅率を制御するため、高周波電力増幅回路もしくはアンテナの出力電力を検出して検出信号とベースバンド回路等からの送信要求レベルに基づいて送信出力の制御信号を生成するAPC(Automatic Power Control)回路と呼ばれる回路から出力される制御電圧によって通話に必要な出力電力となるように、高周波電力増幅回路のバイアス電圧を制御する構成が採用されている(例えば、特許文献1参照)。
ところで、従来、携帯電話機における通信方式の一つにGSM(Global System for Mobile Communication)と呼ばれる方式がある。このGSM方式は、変調方式に搬送波の位相を送信データに応じてシフトするGMSK(Gaussian Minimum Shift Keying )と呼ばれる位相変調方式が用いられている。GSM方式の通信システムでは位相変調された信号を要求出力レベルに応じて増幅して出力すれば良い。そこで、このGSM方式の携帯電話機においては、一般に、入力信号の振幅を固定してバイアス回路で高周波電力増幅回路の各増幅素子のアイドル電流を要求出力レベルに応じて制御して出力電力をフィードバック制御することが行なわれている。このような制御方式は一般にクローズドループ方式と呼ばれている。
しかしながら、上記クローズドループ方式による出力電力の制御方式は、APC回路を設ける必要があるため、その分回路規模が大きくなり実装密度を低下させるという問題点がある。そこで、出力レベルを指示する信号に基づいて該信号に比例して出力レベルが変化するように増幅素子(パワーFET)の動作電圧(電源電圧)を制御することによってパワーFETをリニア動作させ、高周波電力増幅回路の出力のリニアリティを保証するようにした方式がある(例えば、特許文献2参照)。この方式は、オープンループ方式と呼ばれ、クローズドループ方式に比べて回路規模を小さくできるという利点がある。
特開2000−151310号公報
特開2003−189603号公報
従来のオープンループ方式の高周波電力増幅回路のバイアス制御においては、増幅素子の制御端子(ゲート端子もしくはベース端子)に印加されるバイアス電圧は、バイアス回路によってハイパワーのときもロウパワーのときも一定になるようにされている。また、バイアス回路は、所定の大きさ電流を生成する電流生成回路と生成された電流を電圧に変換する回路などからなり、最終的には抵抗分割あるいはカレントミラーで増幅素子の制御端子に印加されるバイアス電圧が生成されている。
ところが、従来のオープンループ方式の高周波電力増幅回路のバイアス制御においては、増幅素子の制御端子に印加されるバイアス電圧が一定であったため、最大出力パワー要求を満たすためにはバイアス電圧を高くしなければならないが、そのようにするとロウパワー時に増幅素子に流れるアイドル電流が多くなってしまい、電力効率が低下するという課題があることが明らかとなった。
この発明の目的は、増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧(電源電圧)を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路において、ロウパワー時における電力効率を向上させることができ、それによって消費電力を低減させることができるバイアス制御技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路において、バイアス電圧を出力要求レベルに応じて段階的に切り替えて特にロウパワー時のバイアス電圧をハイパワー時のバイアス電圧よりも低くするようにバイアス回路を構成した。ここで、前記バイアス電圧が切り替えられる増幅素子は、高周波電力増幅回路が複数の増幅素子が縦続接続された多段構成を有する場合には最終段の増幅素子とする。
すなわち、増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路において、バイアス電圧を出力要求レベルに応じて段階的に切り替えて特にロウパワー時のバイアス電圧をハイパワー時のバイアス電圧よりも低くするようにバイアス回路を構成した。ここで、前記バイアス電圧が切り替えられる増幅素子は、高周波電力増幅回路が複数の増幅素子が縦続接続された多段構成を有する場合には最終段の増幅素子とする。
増幅素子の制御端子に印加されるバイアス電圧を切替え可能なバイアス回路は、例えば所定の電流を流す第1電流源と、出力レベルを指示する信号が所定のレベル以上のときに電流を流す第2電流源と、上記第1電流源と第2電流源からの電流を重畳した電流を電圧に変換する電流−電圧変換回路とから構成することができる。
上記した手段によれば、増幅素子の制御端子に印加されるバイアス電圧がロウパワー時にはハイパワー時よりも低い電圧に切り替えられるため、ハイパワー時における最大出力パワー要求を満たすことができるとともに、ロウパワー時には増幅素子に流れるアイドル電流を抑えることができ、それによって電力効率を向上させることができるようになる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路において、ロウパワー時における電力効率を向上させることができ、それによって消費電力を低減させることができ、電池で動作する携帯電話機においては最大通話時間や最大待ち受け可能時間を増大させることができるという効果がある。
すなわち、本発明に従うと、増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路において、ロウパワー時における電力効率を向上させることができ、それによって消費電力を低減させることができ、電池で動作する携帯電話機においては最大通話時間や最大待ち受け可能時間を増大させることができるという効果がある。
以下、本発明の好適な実施例を図面に基づいて説明する。
図1は、本発明を適用した高周波電力増幅器(パワーモジュール)の実施例を示したものである。本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
図1は、本発明を適用した高周波電力増幅器(パワーモジュール)の実施例を示したものである。本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
この実施例のパワーモジュールは、入力高周波信号RFinを増幅する電力増幅用FET(電界効果トランジスタ)を含む高周波電力増幅部210aと、該高周波電力増幅部210aの各段の電力増幅用FETのゲート端子にバイアス電圧を与えて各FETに流すアイドル電流を設定するバイアス回路230と、バッテリ電圧Vbattに基づいて外部のベースバンド部から供給される出力レベル指示信号Vrampに応じた直流電圧を生成し前記高周波電力増幅部210aへ動作電圧ないしは電源電圧Vddとして与えるDC−DCコンバータなどからなる電源制御回路250とからなる。
図1には詳しい構成は示されていないが、高周波電力増幅部210aと同様な構成を有するもう1つの高周波電力増幅部210bが設けられており、高周波電力増幅部210aは880〜915MHz帯の周波数を使用するGSM方式の送信信号を増幅し、高周波電力増幅部210bは1710〜1785MHz帯の周波数を使用するDCS方式の送信信号を増幅するようにされる。この実施例では、上記バイアス回路230および電源制御回路250は、高周波電力増幅部210aと高周波電力増幅部210bに共通の回路として設けられている。
特に制限されるものでないが、この実施例の高周波電力増幅部210aは、3個の電力増幅用FET211、212、213を備え、このうち後段のFET212,213はそれぞれ前段のFET211,212のドレイン端子にゲート端子が接続され、全体で3段の増幅回路として構成されている。また、各段のFET211,212,213のゲート端子には、バイアス回路230から供給されるゲートバイアス電圧Vb1,Vb2,Vb3が印加され、これらの電圧に応じたアイドル電流が各FET211,212,213にそれぞれ流されるようにされている。
各段のFET211,212,213のドレイン端子にはそれぞれインダクタL1,L2,L3を介して電源制御回路250からの電源電圧Vddが印加されている。初段のFET211のゲート端子と入力端子Inとの間には、インピーダンス整合回路241および直流カットの容量素子C1が設けられ、これらの回路及び素子を介して高周波信号PinがFET211のゲート端子に入力される。
初段のFET211のドレイン端子と2段目のFET212のゲート端子との間には、インピーダンス整合回路242および直流カットの容量素子C2が接続されている。また、2段目のFET212のドレイン端子と最終段のFET213のゲート端子との間には、インピーダンス整合回路243および直流カットの容量素子C3が接続されている。そして、最終段のFET213のドレイン端子がインピーダンス整合回路244および容量素子C4を介して出力端子OUTに接続されており、高周波入力信号Pinの直流成分をカットし交流成分を増幅した信号Poutを出力する。本実施例においては、電力増幅用EFT211〜213として、MOSトランジスタが用いられている。
電源制御回路250はDC−DCコンバータなどからなり、本実施例では図3に示すように、出力レベル指示信号Vrampの0.1V〜1.8Vの範囲でVrampに比例して0Vから3.4Vまで変化する直流電圧を生成し出力するように構成される。DC−DCコンバータの回路形式としては種々のものが考えられるので、本実施例では具体的な回路の開示は省略する。電源制御回路250を構成する各素子(整流用のインダクタや平滑コンデンサを除く)は、高周波電力増幅部210a,210bの各素子(インダクタL1〜L3を除く)やバイアス回路230を構成する素子とともに1個の半導体チップ上に半導体集積回路として構成することができる。
そして、この実施例では、この半導体集積回路と、電力増幅部210a,210bのインダクタL1〜L3と、インピーダンス整合回路241〜244と、直流カット用の容量素子C4とが、1つのセラミック基板上に実装されてパワーモジュールとして構成されている。インダクタL1〜L3は、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板上に形成されたマイクロストリップラインなどにより形成することができる。
図2は、バイアス回路230の具体的な回路例を示す。
この実施例のバイアス回路230は、ベースバンド部などから供給される定電圧Vregに基づいて1段目と2段目の増幅段に供給するバイアス電流を生成する第1バイアス電流生成部231と、定電圧Vregに基づいて基準となる電流を生成する第1基準電流生成部232と、該第1基準電流生成部232により生成された基準電流Ic1を電圧に変換する電流−電圧変換部233と、変換された電圧に応じて3段目の増幅段に供給するバイアス電流を生成する第2バイアス電流生成部234とを備える。さらに、この実施例のバイアス回路230は、ベースバンド部などから供給される出力レベル指示信号Vrampに基づいて基準となる電流を生成する第2基準電流生成部235と、生成された基準電流を2乗変換する2乗変換回路236と、前記第1基準電流生成部232により生成された基準電流Ic1に該2乗変換回路236により生成された電流Ic2を加算して前記電流−電圧変換部233の抵抗R0に流したり遮断したりするオン/オフ・スイッチSW1を備える。
この実施例のバイアス回路230は、ベースバンド部などから供給される定電圧Vregに基づいて1段目と2段目の増幅段に供給するバイアス電流を生成する第1バイアス電流生成部231と、定電圧Vregに基づいて基準となる電流を生成する第1基準電流生成部232と、該第1基準電流生成部232により生成された基準電流Ic1を電圧に変換する電流−電圧変換部233と、変換された電圧に応じて3段目の増幅段に供給するバイアス電流を生成する第2バイアス電流生成部234とを備える。さらに、この実施例のバイアス回路230は、ベースバンド部などから供給される出力レベル指示信号Vrampに基づいて基準となる電流を生成する第2基準電流生成部235と、生成された基準電流を2乗変換する2乗変換回路236と、前記第1基準電流生成部232により生成された基準電流Ic1に該2乗変換回路236により生成された電流Ic2を加算して前記電流−電圧変換部233の抵抗R0に流したり遮断したりするオン/オフ・スイッチSW1を備える。
このスイッチSW1は、ベースバンド部から供給されるGMSKモードかEDGE(Enhanced Data Rates for GSM Evolution)モードかを示す制御信号Modeによって、GMSKモードの際にオン状態にされ、EDGEモードの際にはオフ状態にされる。EDGEモードは、データ通信を8−PSK(Phase Shift Keying)変調で行なうモードであり、1シンボル当たり1ビットの情報を送るGMSK変調に対し、8−PSK変調では1シンボル当たり3ビットの情報を送ることができるため、高い伝送レートによる通信を行なうことができる。
第1バイアス電流生成部231は、定電圧Vregを抵抗R1,R2で抵抗分割した電圧Vaが非反転入力端子に印加された差動アンプAMP0と、電源電圧Vccと接地点との間に直列に接続されたMOSトランジスタQ1および抵抗R3と、MOSトランジスタQ1と同一のゲート電圧をゲートに受けてQ1のドレイン電流に比例した電流を流すMOSトランジスタQ2,Q3とからなる。なお、トランジスタQ1と抵抗R3は、差動アンプAMP0の出力段とみなすことができる。この実施例の第1バイアス電流生成部231は、トランジスタQ1と抵抗R3との接続ノードの電位V0が差動アンプAMP0の反転入力端子にフィードバックされることにより、V0を差動アンプAMP0の入力電圧Vaに一致させるような電流I0がMOSトランジスタQ1に流される。
これにより、このトランジスタQ1に流れる電流I0はベースバンド部から供給される定電圧Vregに比例した電流(傾きは抵抗R1,R2の比で決まる)となる。そして、トランジスタQ1とQ2,Q3のゲート幅が所定のサイズ比となるように形成されることにより、Q2,Q3にはQ1の電流に比例した電流Ib1,Ib2が流され、これが高周波電力増幅部210a,210bの1段目と2段目の増幅用FET211,212とカレントミラー回路を構成するように接続がなされたバイアス用トランジスタQb1,Qb2に供給され、ドレインに発生した電圧がバイアス電圧Vb1,Vb2として増幅用FET211,212のゲート端子に印加される。そのため、増幅用FET211,212には、ベースバンド部から供給される定電圧Vregに応じた所定のアイドル電流が流されるようになる。
第1基準電流生成部232は、ベースバンド部から供給される定電圧Vregを前記抵抗R1,R2で抵抗分割した電圧Vaが非反転入力端子に印加された差動アンプAMP1と、電源電圧Vccと接地点との間に直列に接続されたMOSトランジスタQ4および抵抗R4と、MOSトランジスタQ4と同一のゲート電圧をゲートに受けてQ4のドレイン電流に比例した電流を流すMOSトランジスタQ5,Q6と、Q5,Q6のドレイン端子間に設けられたオン/オフ・スイッチSW2とからなる。なお、トランジスタQ4と抵抗R4は、差動アンプAMP1の出力段とみなすことができる。
この実施例の基準電流生成部232は、トランジスタQ4と抵抗R4との接続ノードの電位V1が差動アンプAMP1の反転入力端子にフィードバックされることにより、V1を差動アンプAMP1の入力電圧Vaに一致させるような電流I1がMOSトランジスタQ1に流される。オン/オフ・スイッチSW2は、ベースバンド部から供給される送信信号がGSMの信号かDCSの信号かを示すバンド制御信号VBANDによって制御されるスイッチで、DCSのときにオン状態にされて、Q5とQ6のドレイン電流を合成した電流Ic1を電流−電圧変換部233の抵抗R0に流すように制御される。これにより、図4(A)のように、DCSのときにはGSMのときよりも大きな電流Ic1が電流−電圧変換部233の抵抗R0に流されるようになる。これに応じて3段目の増幅用FET213のゲート端子にはDCSのときにはGSMのときよりも高いバイアス電圧が印加されるようになる。
第2バイアス電流生成部234は、電流−電圧変換部233の抵抗R0により変換された電圧Vcが非反転入力端子に印加された差動アンプAMP3と、電源電圧Vccと接地点との間に直列に接続されたMOSトランジスタQ9および抵抗R8と、MOSトランジスタQ9と同一のゲート電圧をゲートに受けてQ9のドレイン電流に比例した電流を流すMOSトランジスタQ10とからなる。なお、トランジスタQ9と抵抗R8は、差動アンプAMP3の出力段とみなすことができる。
この実施例の第2バイアス電流生成部234は、トランジスタQ9と抵抗R8との接続ノードの電位V3が差動アンプAMP3の反転入力端子にフィードバックされることにより、V3を差動アンプAMP3の入力電圧Vcに一致させるような電流I3がMOSトランジスタQ9に流される。そして、この電流I3に比例した電流Ib3がMOSトランジスタQ10に流され、これが3段目の増幅用FET213とカレントミラー回路を構成するように接続がなされたバイアス用トランジスタQb3に供給され、そのドレインに発生した電圧がバイアス電圧Vb3として増幅用FET213のゲート端子に印加される。
第2基準電流生成部235は、ベースバンド部から供給される出力レベル指示信号Vrampをインピーダンス変換するボルテージフォロワ351と、変換された電圧を抵抗R5,R6で抵抗分割した電圧Vbが非反転入力端子に印加された差動アンプAMP2と、該差動アンプAMP2の入力電圧Vbの上限を制限するリミッタ352と、電源電圧Vccと接地点との間に直列に接続されたMOSトランジスタQ7および抵抗R7と、MOSトランジスタQ7と同一のゲート電圧をゲートに受けてQ7のドレイン電流に比例した電流を流すMOSトランジスタQ8とからなる。なお、トランジスタQ7と抵抗R7は、差動アンプAMP2の出力段とみなすことができる。
この実施例の基準電流生成部235は、トランジスタQ7と抵抗R7との接続ノードの電位V2が差動アンプAMP2の反転入力端子にフィードバックされることにより、V2を差動アンプAMP1の入力電圧Vbに一致させるような電流I2がMOSトランジスタQ7に流される。これによって、トランジスタQ7とQ8に流れる電流は、出力レベル指示信号Vrampに比例した電流となる。そして、この実施例では、Q8に流れる電流が2乗変換回路236で2乗変換される。
さらに、2乗変換回路236には、オフセット電流Ioffが与えられており、2乗変換回路236から出力される電流Ic2は、図4(B)に示すように、出力レベル指示信号Vrampが所定の電圧Voffよりも高くされたときに指数関数的に増加する電流となる。2乗変換回路236を設けているのは、MOSFETの特性から増幅用トランジスタ213のドレイン電流Iddはゲート電圧Vb3の2乗に比例するので、2乗変換された電流をバイアス用トランジスタQb3に流すことで、出力レベル指示信号Vrampとゲート電圧Vb3とが比例関係になるためである。
なお、2乗変換回路236から出力される電流Ic2が、図4(B)に示すように、ある電流値以上では一定になるのは、差動アンプAMP2の入力端子にリミッタ352が接続され、入力信号を制限しているためである。スイッチSW1がオンされていると、この電流Ic2が第1基準電流生成部232からの電流Ic1に重畳されて電流−電圧変換部233の抵抗R0に流され、電圧に変換される。これにより、増幅用FET213のゲートバイアス電圧Vb3は、図5に示すように、従来は出力レベル指示信号Vrampにかかわらず一定であったものが、1.6Vのような所定のレベルまでは従来よりも低い一定電圧とされ、1.6Vを超えると急に上昇し、さらに所定のレベルを超えると従来よりも高い一定の電圧となるように制御される。
その結果、本実施例のバイアス回路230を適用した高周波電力増幅回路においては、図6に示すように、ハイパワーの領域において増幅用FET213に流れるアイドル電流Iddは従来とほぼ同じで、ロウパワーの領域において増幅用FET213に流れるアイドル電流Iddを少なくすることができる。
さらに、図7には、本実施例のバイアス回路230を適用した場合と、ゲートバイアスを一定にして電源電圧Vddを出力レベル指示信号Vrampに応じて制御した場合におけるGMSK変調モードでの出力レベル指示信号Vrampと出力電圧Voutとの関係を、また図8には、本実施例のバイアス回路230を適用した場合と、ゲートバイアスを一定にして電源電圧Vddを出力レベル指示信号Vrampに応じて制御した場合におけるGMSK変調モードでの出力レベル指示信号Vrampと出力電力Poutとの関係をそれぞれ示す。図7および図8より、本実施例のバイアス回路230を適用することで、ロウパワーの領域における電力効率が向上することが分かる。
なお、上記実施例では、第1バイアス電流生成部231および第2バイアス電流生成部234で生成した電流Ib1,Ib2,Ib3を、増幅用MOSトランジスタ211〜213とカレントミラー接続されたMOSトランジスタQb1〜Qb3に流してバイアス電圧を与えるようにした場合を説明したが、第1バイアス電流生成部231および第2バイアス電流生成部234で生成した電流を電圧に変換しかつ適当な抵抗比で分圧する抵抗分圧回路を設け、該分圧回路で分圧された電圧を増幅用MOSトランジスタ211〜213のゲート端子にバイアス電圧として印加する抵抗分圧方式のバイアス回路に対しても本発明を適用することができる。
また、2乗変換回路236の後段のスイッチSW1は、ベースバンド部から供給されるGMSKモードかEDGEモードかを示す制御信号Modeによって、GMSKモードの際にオン状態にされ、EDGEモードの際にはオフ状態にされるので、EDGEモードの際には、図6の一点鎖線で示すような一定のバイアス電圧が増幅用FET213のゲート端子に与えられる。EDGEモードはGMSKモードに比べて最大要求出力パワーが低いので、ベースバンド部から供給する定電圧VregをGMSKモードの際よりも低く設定することができ、それによってロウパワーの領域における電力効率が向上させることができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例の高周波電力増幅回路では、バイアス回路230が出力レベル指示信号に応じた第2基準電流を生成する第2基準電流生成回路と、該第2基準電流生成回路により生成された第2基準電流を2乗変換する2乗変換回路とを備えるようにしているが、第2基準電流生成回路235を、出力レベル指示信号Vrampが所定のレベル以上のときに所定の第2基準電流を出力するように構成し、2乗変換回路236を省略するようにしても良い。この場合、第1基準電流と第2基準電流を合成した電流は階段状に急変化することとなるが、実施例に比べて回路を簡略化することできる。
また、前記実施例の高周波電力増幅回路では、電力増幅素子を3段接続しているが、2段構成としたり、4段以上の構成としても良い。また、実施例では、電力増幅素子211〜213として、MOSトランジスタが使用されているが、バイポーラ・トランジスタ、GaAsMESFET、ヘテロ接合バイポーラ・トランジスタ(HBT)、HEMT(High Electron Mobility Transistor)等他のトランジスタを用いても良い。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるGSMとDCSの2つの通信方式による送受信が可能なデュアルモードの無線通信システムを構成するパワーモジュールに適用した場合を説明したが、本発明はそれに限定されるものでなく、他の通信方式や、GSMとDCSのいずれか一方、あるいはGSMとDCSとPCS(Personal Communications System)など3以上の通信方式による送受信が可能なマルチモードの携帯電話機や移動電話機などの無線通信システムを構成するパワーモジュールあるいは無線LAN用の高周波電力増幅回路およびパワーモジュールに利用することができる。
200 パワーモジュール
210a,210b 高周波電力増幅回路
211,212,213 電力増幅用FET
230 バイアス回路
231 第1バイアス電流生成部
232 第1基準電流生成部
233 電流−電圧変換部
234 第2バイアス電流生成部
235 第2基準電流生成部
236 2乗変換回路
241〜244 インピーダンス整合回路
210a,210b 高周波電力増幅回路
211,212,213 電力増幅用FET
230 バイアス回路
231 第1バイアス電流生成部
232 第1基準電流生成部
233 電流−電圧変換部
234 第2バイアス電流生成部
235 第2基準電流生成部
236 2乗変換回路
241〜244 インピーダンス整合回路
Claims (5)
- 増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路であって、
前記バイアス電圧を生成するバイアス回路は、出力要求レベルに応じてバイアス電圧を段階的に切り替えてロウパワー時のバイアス電圧をハイパワー時のバイアス電圧よりも低くするように構成されていることを特徴とする高周波電力増幅回路。 - 前記高周波電力増幅回路は複数の増幅素子が多段接続されてなり、前記バイアス回路は、各増幅段の増幅素子の制御端子に所定のバイアスを与えるとともに、最終増幅段の増幅素子の制御端子に印加するバイアス電圧を出力要求レベルに応じて段階的に切り替えるように構成されていることを特徴とする請求項1に記載の高周波電力増幅回路。
- 前記バイアス回路は、所定の第1基準電流を生成する第1基準電流生成回路と、出力レベル指示信号に応じて該出力レベル指示信号が所定のレベル以上のときに所定の第2基準電流を出力する第2基準電流生成回路と、前記第1基準電流生成回路と前記第2基準電流生成回路により生成された電流を合成した電流を電圧に変換する電流−電圧変換回路とを備えることを特徴とする請求項1または2に記載の高周波電力増幅回路。
- 前記バイアス回路は、出力レベル指示信号に応じた大きさの第2基準電流を生成する第2基準電流生成回路と、該第2基準電流生成回路により生成された電流を2乗変換する2乗変換回路を備え、該2乗変換回路により変換された電流と前記第1基準電流生成回路により生成された電流を合成した電流を前記電流−電圧変換回路により電圧に変換することを特徴とする請求項3に記載の高周波電力増幅回路。
- 前記バイアス回路は、前記第2基準電流生成回路と前記電流−電圧変換回路との間に前記第2基準電流生成回路により生成された電流を遮断可能なスイッチ手段を備え、動作モードに応じて増幅素子の制御端子に印加するバイアス電圧を段階的に切替え可能に構成されていることを特徴とする請求項3または4に記載の高周波電力増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004019164A JP2005217558A (ja) | 2004-01-28 | 2004-01-28 | 高周波電力増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004019164A JP2005217558A (ja) | 2004-01-28 | 2004-01-28 | 高周波電力増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005217558A true JP2005217558A (ja) | 2005-08-11 |
Family
ID=34903459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004019164A Pending JP2005217558A (ja) | 2004-01-28 | 2004-01-28 | 高周波電力増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005217558A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237866A (ja) * | 2005-02-23 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器及びその出力電力調整方法 |
US8098102B2 (en) | 2009-02-03 | 2012-01-17 | Renesas Electronics Corporation | RF power amplifier and RF power module using the same |
JP2012523726A (ja) * | 2009-04-09 | 2012-10-04 | ヌジラ リミテッド | 多段増幅器 |
US9337788B2 (en) | 2008-04-18 | 2016-05-10 | Snaptrack, Inc. | Multi-stage amplifier |
-
2004
- 2004-01-28 JP JP2004019164A patent/JP2005217558A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006237866A (ja) * | 2005-02-23 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器及びその出力電力調整方法 |
JP4583967B2 (ja) * | 2005-02-23 | 2010-11-17 | パナソニック株式会社 | 高周波電力増幅器及びその出力電力調整方法 |
US9337788B2 (en) | 2008-04-18 | 2016-05-10 | Snaptrack, Inc. | Multi-stage amplifier |
US8098102B2 (en) | 2009-02-03 | 2012-01-17 | Renesas Electronics Corporation | RF power amplifier and RF power module using the same |
US8314655B2 (en) | 2009-02-03 | 2012-11-20 | Renesas Electronics Corporation | RF power amplifier and RF power module using the same |
JP2012523726A (ja) * | 2009-04-09 | 2012-10-04 | ヌジラ リミテッド | 多段増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4488309B2 (ja) | 高周波電力増幅用電子部品 | |
JP4683468B2 (ja) | 高周波電力増幅回路 | |
US6759906B2 (en) | High frequency power amplifier circuit device | |
KR101451455B1 (ko) | 선형 및 포화 모드에서의 동작을 위한 멀티모드 증폭기 | |
US7649413B2 (en) | High-frequency power amplifier improved in size and cost | |
US6774725B2 (en) | Power supply system for a high frequency power amplifier | |
JP4330549B2 (ja) | 高周波電力増幅装置 | |
JP2005229268A (ja) | 高周波電力増幅回路および無線通信システム | |
JP2007036973A (ja) | 電力増幅器および通信装置 | |
JPWO2003073627A1 (ja) | 高周波電力増幅回路および通信用電子部品 | |
JP2006094076A (ja) | 高周波電力増幅回路および高周波電力増幅用電子部品 | |
US11431305B2 (en) | Power amplifier module and power amplification method | |
JP2004343369A (ja) | 高周波電力増幅用電子部品および無線通信システム | |
JP2006270670A (ja) | 高周波電力増幅回路および高周波電力増幅用電子部品 | |
US8688061B2 (en) | System and method for biasing a power amplifier | |
JP2007019784A (ja) | 高周波電力増幅器および動作電圧制御回路 | |
JP2006303850A (ja) | 高周波電力増幅回路および無線通信端末 | |
JP2005027130A (ja) | 高周波電力増幅回路のバイアス制御回路および高周波電力増幅用電子部品 | |
JP2005020383A (ja) | 高周波電力増幅回路および無線通信システム | |
JP2005217558A (ja) | 高周波電力増幅回路 | |
JP2007174553A (ja) | 高周波電力増幅用電子部品および無線通信装置 | |
JP2005217557A (ja) | 高周波電力増幅回路 | |
JP2005217562A (ja) | 高周波電力増幅回路 | |
JP2007005995A (ja) | バイアス回路および高周波電力増幅回路 | |
JP2006094075A (ja) | 高周波電力増幅用半導体集積回路およびこれを搭載した電子部品 |