CN112202440B - 一种负压电平转换控制电路和方法 - Google Patents
一种负压电平转换控制电路和方法 Download PDFInfo
- Publication number
- CN112202440B CN112202440B CN202010970861.8A CN202010970861A CN112202440B CN 112202440 B CN112202440 B CN 112202440B CN 202010970861 A CN202010970861 A CN 202010970861A CN 112202440 B CN112202440 B CN 112202440B
- Authority
- CN
- China
- Prior art keywords
- circuit
- bias
- negative voltage
- level
- level shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供了一种负压电平转换控制电路和方法,所述负压电平转换控制电路包括:负压产生电路、偏置电路和电平移位单元电路;其中,所述偏置电路的输出端与所述电平移位单元电路连接,另一端与所述负压产生电路连接;所述负压产生电路的输出端与所述电平移位单元电路连接;所述偏置电路用于接收使能信号,输出偏置电压;所述偏置电压用于控制所述电平移位单元电路的切换过程;所述使能信号用于对所述偏置电路和所述负压产生电路使能。
Description
技术领域
本发明涉及集成电路技术,尤其涉及一种负压电平转换控制电路和方法。
背景技术
负压电平转换控制电路是集成电路系统中非常常见的电路模块,其主要功能是实现不同电平间的转换,包括正压到正压或正压到负压的转换,如从1.8V到3.3V或2.5V到-2.5V的转换等。
相关技术中,负压电平转换控制电路包括负压产生电路和电平移位单元电路,其中电平移位单元电路的输入端可以为零电平或正电平,以输入正电平为例,则输出端被转换为另一正电平和负电平。然而,该电平转换方式在切换过程中每条通路都存在瞬时导通的情况,即存在正压到负压的漏电通路;此外,由于正压到负压的跨度较大,所以在瞬时导通的过程中消耗的电荷数较多,会存在将负压产生电路输出端电压拉高的风险,进而影响后续电路的性能。
发明内容
本发明提供一种负压电平转换控制电路和方法。
本发明的技术方案是这样实现的:
本发明提供一种负压电平转换控制电路,所述负压电平转换控制电路包括:负压产生电路、偏置电路和电平移位单元电路;其中,所述偏置电路的输出端与所述电平移位单元电路连接,另一端与所述负压产生电路连接;所述负压产生电路的输出端与所述电平移位单元电路连接;
所述偏置电路用于接收使能信号,输出偏置电压;所述偏置电压用于控制所述电平移位单元电路的切换过程;所述使能信号用于对所述偏置电路和所述负压产生电路使能。
在一些实施例中,所述负压电平转换控制电路还包括:第一延时单元;
所述第一延时单元的输入端用于接收所述使能信号,所述第一延时单元的输出端与所述负压产生电路连接。
在一些实施例中,所述负压电平转换控制电路还包括:第二延时单元,其中,所述第一延时单元的延时时间大于所述第二延时单元;
所述第二延时单元的输入端用于接收所述使能信号,所述第二延时单元的输出端与所述偏置电路连接。
在一些实施例中,所述偏置电路的一端连接直流电源,所述直流电源用于在所述偏置电路使能前,拉高所述偏置电压。
在一些实施例中,所述电平移位单元电路的一端连接所述直流电源。
在一些实施例中,在所述偏置电路使能后,所述偏置电路用于对所述直流电源与所述负压产生电路输出端之间的电压进行分压,得到偏置电压。
本发明还提供一种负压电平转换控制方法,其特征在于,应用于负压电平转换控制电路中,所述负压电平转换控制电路包括:负压产生电路、偏置电路和电平移位单元电路;其中,所述偏置电路的输出端与所述电平移位单元电路连接,另一端与所述负压产生电路连接;所述负压产生电路的输出端与所述电平移位单元电路连接;
所述方法包括:
所述偏置电路接收使能信号,输出偏置电压;所述偏置电压用于控制所述电平移位单元电路的切换过程;所述使能信号用于对所述偏置电路和所述负压产生电路使能。
在一些实施例中,所述偏置电路的一端连接直流电源,所述方法还包括:
所述直流电源在所述偏置电路使能前,拉高所述偏置电压。
在一些实施例中,所述方法还包括:
在所述偏置电路使能后,所述偏置电路对所述直流电源与所述负压产生电路输出端之间的电压进行分压,得到偏置电压。
本发明提供了一种负压电平转换控制电路和方法,所述负压电平转换控制电路包括:负压产生电路、偏置电路和电平移位单元电路;其中,所述偏置电路的输出端与所述电平移位单元电路连接,另一端与所述负压产生电路连接;所述负压产生电路的输出端与所述电平移位单元电路连接;所述偏置电路用于接收使能信号,输出偏置电压;所述偏置电压用于控制所述电平移位单元电路的切换过程;所述使能信号用于对所述偏置电路和所述负压产生电路使能。如此,通过加入控制电平移位单元电路的偏置电路,使电平移位单元电路对地放电的速度加快,缩短了电平转换过程中瞬时导通的时间,进而,加快了电平移位单元的切换速度;对使能信号的时序控制,减小了对负压产生电路电荷的消耗,降低负压产生电路输出端电压被拉高的风险;同时,对偏置电路输出端偏置电压的控制有效地将降低了负压产生电路工作时导致电平移位单元电路存在的过压风险。
附图说明
图1a为相关技术中负压电平转换控制电路的结构示意图;
图1b为相关技术中电平移位单元电路的示意图;
图1c为相关技术中电平切换时负压产生电路输出端电压变化的示意图;
图2为本发明实施例的一种负压电平转换控制电路的示意图;
图3a为本发明实施例的另一种负压电平转换控制电路的示意图;
图3b为本发明实施例的一种电平移位单元电路的示意图;
图3c为本发明实施例的一种偏置电路的示意图;
图3d为本发明实施例提供的负压电平转换控制电路在电平转换过程的时序波形示意图。
具体实施方式
以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
集成电路在运行过程中,对于不同的应用场景一般需要不同的电压。例如在高速芯片接口电路中,不同电平域间是不能直接互联的,需要相应的电平转换电路进行连接。
图1a为相关技术中负压电平转换控制电路的结构示意图,如图1a所示,负压电平转换控制电路包括:负压产生电路NVG和M个电平移位单元LevelShift_1~LevelShift_M,M为大于或等于1的整数。其中,负压产生电路NVG连接在直流电源NVDD与地节点之间,其输出信号NVG_OUT发送至M个电平移位单元LevelShift_1~LevelShift_M,M个电平移位单元具有M个输入端In_1~In_M和2M个输出端,分别为输出端Outp_1~Outp_M和输出端Outn_1~Outn_M;每个电平移位单元接在直流电源SVDD与NVG的输出端之间。
这里,M个电平移位单元输入端In_1~In_M可以为地电平或正电平,以输入正电平为例,则输出端Outp_1~Outp_M被转换为另一正电平,输出端Outn_1~Outn_M被转换为负电平。
图1b为相关技术中电平移位单元电路的示意图,如图1b所示,以电平移位单元电路中的一个电平移位单元为例进行说明,电平移位单元包括:第一反相器P1和8个金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor,MOS管);其中,第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6为PMOS管,第一MOS管M1、第二MOS管M2、第七MOS管M7和第八MOS管M8为NMOS管;In为电平移位单元的输入端,Outn和Outp为电平移位单元的输出端。
图1b可以看出,第一反相器P1用于接收输入信号In并输出反相信号;第三MOS管M3的栅极连接在第一反相器P1的输入端,第四MOS管M4的栅极连接在第一反相器P1的输出端,第三MOS管M3的源极和第四MOS管M4的源极连接至直流电源SVDD;第四MOS管M4的漏极与第六MOS管M6的源极连接,第三MOS管M3的漏极与第五MOS管M5的源极连接,第五MOS管M5的漏极、第七MOS管M7的漏极和输出端Outn连接;第六MOS管M6的漏极、第八MOS管M8的漏极和输出端Outp连接;第五MOS管M5的栅极、第六MOS管M6的栅极、第七MOS管M7的栅极和第八MOS管M8的栅极与地共接;第七MOS管M7的源极、第二MOS管M2的栅极和第一MOS管M1的漏极共接;第八MOS管M8的源极、第一MOS管M1的栅极和第二MOS管M2的漏极共接;第一MOS管M1和第二MOS管M2的源极与VNEG端连接。
这里,VNEG端一般接到负压产生电路NVG的输出端,当输入信号In为正电平时,经过第一反相器P1后使第四MOS管M4的栅极为低电平,由于第四MOS管M4的源极和栅极之间的电压大于PMOS管阈值电压Vthp,使得第四MOS管M4导通;第四MOS管M4的导通会抬高第六MOS管M6的源极电压,由于第六MOS管M6的栅极接地,所以第六MOS管M6的源极和栅极之间的电压大于PMOS管阈值电压Vthp,使得第六MOS管M6导通;第四MOS管M4和第六MOS管M6的导通又抬高了第八MOS管M8的漏极电压,并且,在VNEG端为负电平时,由于第八MOS管M8的栅极和第二MOS管M2的源极之间的电压为地电平GND与负电平VNEG之差,从而使第八MOS管M8的栅极和源极之间等效为电容,第二MOS管M2的漏极和源极之间等效为导通电阻或者关断电容;这样,第八MOS管M8的栅极和源极之间会分担一定电压,且这个电压高于NMOS阈值电压Vthn,并足以使第八MOS管M8导通。进一步地,第一MOS管M1和第二MOS管M2初始处于关断状态,第四MOS管M4、第六MOS管M6和第八MOS管M8导通形成的电流通路对第一MOS管M1的栅极充电,使得第一MOS管M1导通,第一MOS管M1的导通将第二MOS管M2的栅极电压和第七MOS管M7的源级电压拉低到负电平VNEG,使第二MOS管M2关断,同时由于第七MOS管M7的栅极为地电平,所以第七MOS管M7的源极和栅极之间的电压大于NMOS管阈值电压Vthn,从而导通第七MOS管M7,所以输出信号Outn被拉低为负电平VNEG,而输出信号Outp为正电平SVDD;同理,当输入信号In为地电平时,输出电压信号Outp为负电平VNEG,输出电压信号Outn为正电平SVDD;从上述电路分析的工作原理可知,该负压电平转换控制电路实现了将地电平GND到正电平SVDD的逻辑电平,转换为负电平VNEG到正电平SVDD的逻辑电平。
相关技术中,这种转换方式在电平切换过程中每条通路都存在瞬时导通的情况,即,存在正电平SVDD到负电平VNEG的漏电通路;另外,该转换方式是SVDD和VNEG间的转换,即,正压到负压间的转换;由于正压到负压的跨度较大,所以在瞬时导通的过程中消耗的电荷数较多,会存在将负压产生电路输出端电压拉高的风险,进而影响后续电路的性能。
图1c为相关技术中电平切换时负压产生电路输出端电压变化的示意图,如图1c所示,横轴代表时间t,单位为us;纵轴代表负压产生电路输出端电压VNEG,单位为V;可以看出,负压产生电路在导通过程中,即,负压产生电路输出端电压VNEG从零电平到-2.5V的过程中,电压从-2V被拉高到-0.8V;即,电平切换时存在将负压产生电路输出端电压拉高的风险,然而,负压产生电路输出端电压被拉高会影响后续电路的性能。
同时,在负压产生电路使能前,电平移位单元电路的VNEG端为地电平GND,当负压产生电路使能后,VNEG由地电平变为负电平,也会使电平移位单元电路中的MOS管存在过压风险。
针对以上技术的缺陷以及应用场景,提出以下实施例。
图2为本发明实施例的一种负压电平转换控制电路的示意图,如图2所示,该负压电平转换控制电路包括:负压产生电路200、偏置电路201和电平移位单元电路202;其中,偏置电路201的输出端与电平移位单元电路202连接,偏置电路201的另一端与负压产生电路200的输出端连接;负压产生电路200的输出端与电平移位单元电路202连接;偏置电路201用于接收使能信号,输出偏置电压;偏置电压用于控制电平移位单元电路202的切换过程,;使能信号用于对偏置电路201和负压产生电路200使能。
这里,负压产生电路为电平移位单元电路提供进行电平切换的负电平,其中,负电平的大小可以根据实际应用情况进行设置,例如,-2.5V、-3V等;本发明实施例不作限制。
本发明实施例中,电平移位单元电路由至少一个电平移位单元组成;其中,每个电平移位单元的一端连接直流电源进行供电,另一端与负压产生电路的输出端连接;在电平移位单元电路由多个电平移位单元组成的情况下,电平移位单元电路包括一条由多个电平移位单元并联的支路。
在一些实施例中,使能信号类似于一个触发信号,当使能信号对相关电路使能时,会控制相关电路开启某些功能,进而,能够确保相关电路的正常运行。
本发明实施例中,当使能信号对偏置电路使能时,会开启偏置电路的分压功能;当使能信号对负压产生电路使能时,会开启负压产生电路的负压产生功能。
在一些实施例中,偏置电路的一端连接直流电源,直流电源用于在偏置电路使能前,拉高偏置电压。
本发明实施例中,在偏置电路使能前,即,使能信号还未进入偏置电路时,直流电源除了对偏置电路进行供电外,还可以拉高偏置电路输出端的偏置电压。由于偏置电路输出端与电平移位单元电路连接,因而,在偏置电路使能前,如果偏置电路输出端的偏置电压被拉高,可以增大电平移位单元电路中NMOS管栅极和源级的电压差,使对地放电的速度加快,从而缩短电平转换过程中瞬时导通的时间,即加快了电平移位单元电路的切换速度。
在一些实施例中,电平移位单元电路的一端连接直流电源;这里,偏置电路与电平移位单元电路可以连接至同一个直流电源进行供电,也可以连接至不同的直流电源进行供电;可以根据实际应用场景进行设置,本发明实施例不作限制。
进一步地,在偏置电路与电平移位单元电路连接至不同直流电源的情况下,两者的供电电压可以相同,也可以不同。例如,可以通过3V的直流电源A和3V的直流电源B分别为偏置电路与电平移位单元电路供电;也可以通过3V的直流电源A和5V的直流电源C分别为偏置电路与电平移位单元电路供电。
在一些实施例中,在偏置电路使能前,若连接3V的直流电源A,则偏置电路输出端的偏置电压可以被拉高至3V以加快电平移位单元电路的对地放电速度。
在一些实施例中,在偏置电路使能后,偏置电路用于对直流电源与负压产生电路输出端之间的电压进行分压,得到偏置电压。
本发明实施例中,在偏置电路使能后,偏置电路输出的偏置电压根据直流电源与负压产生电路输出端之间的电压实现自适应跟随;在偏置电路分压比已知的情况下,可以根据直流电源与负压产生电路输出端之间的电压,得到偏置电压。
这里,分压比可以根据偏置电路的实际电路结构进行确定;在电路结构不同的情况下,分压比可以为1/2、1/3、3/4等;本发明实施例不作限制。
在一些实施例中,假设偏置电路连接的直流电源为3V,负压产生电路输出端的负压为-2.5V,则直流电源与负压产生电路输出端之间的电压差为5.5V,当偏置电路分压比为1/2时,偏置电路的分压为2.75V,对应得到的偏置电压为0.25V。
在一些实施例中,负压电平转换控制电路还包括:第一延时单元;第一延时单元的输入端用于接收使能信号,第一延时单元的输出端与负压产生电路连接。
本发明实施例中,使能信号经过第一延时单元的延时后对负压产生电路使能;即,第一延时单元可以延迟使能信号对负压产生电路使能的时间;例如,在第一延时单元的延时时间为10us的情况下,使能信号经过10us的延时后对负压产生电路使能。
在一些实施例中,负压电平转换控制电路还包括:第二延时单元,其中,第一延时单元的延时时间大于第二延时单元;第二延时单元的输入端用于接收使能信号,第二延时单元的输出端与偏置电路连接。
本发明实施例中,使能信号经过第二延时单元的延时后对偏置电路使能;即,第二延时单元可以延迟使能信号对偏置电路使能的时间;例如,在第二延时单元的延时时间为5us的情况下,使能信号经过5us的延时后对负压产生电路使能。
本发明实施例中,由于第一延时单元的延时时间大于第二延时单元,即,使能信号先对偏置电路使能,再对负压产生电路使能。其中,使能信号可以不经过第二延时单元直接对偏置电路使能,或经过第二延时单元的延时后对偏置电路使能。
在一些实施例中,第一延时单元的延时时间可以为第二延时单元的2倍。例如,在第一延时单元的延时时间为10us、第二延时单元的延时时间为5us的情况下,使能信号经过5us的延时后对偏置电路使能,并经过10us的延时后对负压产生电路使能。这里,对于第一延时单元和第二延时单元延时时间的对应关系可以根据实际电路结构进行调整,只要满足第一延时单元的延时时间大于第二延时单元即可,本发明实施例不作限制。
在一些实施例中,第一延时单元和第二延时单元可以由一个或多个延时单元组合而成;对于延时单元的电路结构,可以是电阻和电容组成的,也可以是其它器件组成的;本发明实施例不作限制。
在一些实施例中,在使能信号对偏置电路使能,且未对负压产生电路使能的情况下,负压产生电路输出为地电平;由于偏置电路根据分压比可以对其连接的直流电源与负压产生电路输出端地电平之间的电压进行分压,进而,有效降低负压产生电路使能后,电平移位单元电路可能存在的过压风险。
本发明提供了一种负压电平转换控制电路和方法,负压电平转换控制电路包括:负压产生电路、偏置电路和电平移位单元电路;其中,偏置电路的输出端与所述电平移位单元电路连接,另一端与负压产生电路连接;负压产生电路的输出端与电平移位单元电路连接;偏置电路用于接收使能信号,输出偏置电压;偏置电压用于控制电平移位单元电路的切换过程;使能信号用于对偏置电路和负压产生电路使能。如此,通过加入控制电平移位单元电路的偏置电路,使电平移位单元电路对地放电的速度加快,缩短了电平转换过程中瞬时导通的时间,进而,加快了电平移位单元的切换速度;对使能信号的时序控制,减小了对负压产生电路电荷的消耗,降低负压产生电路输出端电压被拉高的风险;同时,对偏置电路输出端偏置电压的控制有效地将降低了负压产生电路工作时导致电平移位单元电路存在的过压风险。
为了能够更加体现本发明的目的,在本发明上述实施例的基础上,进行进一步的举例说明。
图3a为本发明实施例的另一种负压电平转换控制电路的示意图,如图3a所示,该电路包括:第一延时单元Delay1、第二延时单元Delay2、负压产生电路NVG、偏置电路Block_Vbias和电平移位单元电路LevelShift。直流电源NVDD和直流电源SVDD分别给负压产生电路NVG和电平移位单元电路LevelShift供电;En为使能信号,Vbias为偏置电路输出端,In为电平移位单元电路LevelShift的输入端,Outn和Outp为电平移位单元电路LevelShift的输出端。
其中,第一延时单元Delay1的输入端用于接收使能信号En,第一延时单元Delay1的输出端与负压产生电路NVG连接。第二延时单元Delay2的输入端用于接收使能信号En,第二延时单元Delay2的输出端与偏置电路Block_Vbias连接。偏置电路Block_Vbias的输出端与电平移位单元电路LevelShift连接,另一端与负压产生电路NVG连接。负压产生电路NVG的输出端与电平移位单元电路LevelShift连接。
偏置电路Block_Vbias用于接收使能信号En,输出偏置电压;偏置电压可以用于控制电平移位单元电路LevelShift的切换过程,同时在切换过程中实现自适应跟随;使能信号En用于对偏置电路Block_Vbias和负压产生电路NVG使能。
这里,负压产生电路NVG表示上述负压产生电路200,偏置电路Block_Vbias表示上述偏置电路201,电平移位单元电路LevelShift表示上述电平移位单元电路202。
图3b为本发明实施例的一种电平移位单元电路的示意图,这里,以电平移位单元电路中的一个电平移位单元为例进行说明,结合图1b,可以看出,图1b中第七MOS管M7的栅极和第八MOS管M8的栅极与地共接;而本发明实施例的图3b中第七MOS管M7的栅极和第八MOS管M8的栅极与偏置电路的输出端共接。
图3c为本发明实施例的一种偏置电路的示意图,如图3c所示,该偏置电路包括:第二反相器P2、第一电阻R1、第二电阻R2、第九MOS管M9~第十七MOS管;其中,第十一MOS管M11、第十二MOS管M12、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16和第十七MOS管M17为PMOS管,第九MOS管M9、第十MOS管M10和第十三MOS管M13为NMOS管;In为电平移位单元的输入端,Outn和Outp为电平移位单元的输出端。直流电源SVDD和负电平VNEG分别为电平移位单元提供正电平和负电平。
图3c可以看出,第二反相器P2用于接收使能信号En并输出反相信号;第十五MOS管M15和第十六MOS管M16的栅极连接在第二反相器P2的输出端,第十七MOS管M17的栅极连接在第二反相器P2的输入端,第十五MOS管M15的源极、第十六MOS管M16的源极和第十七MOS管M17的源极连接至直流电源SVDD;第十六MOS管M16的漏极、第十三MOS管M13的漏极和第十三MOS管M13的栅极共接;第十三MOS管M13的源极与第十MOS管M10的漏极连接;第十五MOS管M15的漏极经第一电阻R1与第九MOS管M9的漏极、第九MOS管M9的栅极、第十MOS管M10的栅极共接;第十MOS管M10的源极、第十二MOS管M12的源极和偏置电路输出端Vbias连接;第九MOS管M9的源极与第十一MOS管M11的源极连接;第十一MOS管M11的栅极、第十一MOS管M11的漏极和第十二MOS管M12的栅极连接;第十一MOS管M11的漏极经第二电阻R2连接至VNEG端;第十二MOS管M12的漏极与第十四MOS管M14的源极连接;第十四MOS管M14的漏极和栅极连接至VNEG端。
结合图3a-图3c,可以看出,在偏置电路Block_Vbias使能前,偏置电路Block_Vbias中的第十七MOS管M17的栅极为低电平,使第十七MOS管M17导通,偏置电路Block_Vbias输出端Vbias被拉高为SVDD,相比于图1b中电平移位单元中第七MOS管M7和第八MOS管M8的栅极为地电平GND的情况,本发明实施例中的电平移位单元中第七MOS管M7和第八MOS管M8的栅极为高电平SVDD,由于栅极和源级的电压差更大加快了对地放电的速度,从而缩短转换过程中瞬时导通的时间;而后使能信号En经过第二延时单元Delay2的延时后将偏置电路Block_Vbias使能,调整偏置电路Block_Vbias中的分压比可以使偏置电路Block_Vbias输出端Vbias的电位根据SVDD与VNEG间的电压差实现自适应跟随;这里,分压比以1/2为例,由于此时负压产生电路NVG未使能,VNEG端为地电平GND,所以偏置电路Block_Vbias输出端Vbias切换为SVDD/2,避免了负压产生电路NVG使能后,VNEG端从地电平下降到负电平导致电平移位单元电路存在过压的风险;再经过第一延时单元Delay1的延时后,负压产生电路NVG使能,VNEG端切换为负电平,同时偏置电路Block_Vbias输出端Vbias也随着负电平VNEG一起下降。
图3d为本发明实施例提供的负压电平转换控制电路在电平转换过程的时序波形示意图,如图3d所示,在偏置电路Block_Vbias和负压产生电路NVG使能前,使能信号En、偏置电路输入端En_Vbias、负压产生电路输入端En_NVG为低电平;偏置电路Block_Vbias输出端Vbias为高电平,负压产生电路NVG使输出端VNEG为地电平;当第二延时单元Delay2延时D2的过程中,只有使能信号En为高电平,其余端口的电平保持不变;在第二延时单元Delay2延时D2结束,且第一延时单元Delay1延时D1未结束的时间段内,偏置电路Block_Vbias输入端En_Vbias为高电平;偏置电路Block_Vbias输出端Vbias为高电平的一半,这里偏置电路分压比以1/2为例;在第一延时单元Delay1延时D1结束后,负压产生电路NVG输出端VNEG为负电平;偏置电路Block_Vbias输出端Vbias电平随着负压产生电路NVG输出端VNEG一起降低。
在整个电平切换过程中,偏置电路输出的偏置电压根据正压与负压间的电压差实现自适应跟随,在此过程中电平移位单元电路先进行正电平到地电平域间的转换,再完成正电平到负电平域间的转换,减小了对负压产生电路电荷的消耗,降低负压产生电路输出端电压被拉高的风险,能够确保后续电路的性能。
本发明实施例还提供一种负压电平转换控制方法,其特征在于,应用于负压电平转换控制电路中,负压电平转换控制电路包括:负压产生电路、偏置电路和电平移位单元电路;其中,偏置电路的输出端与所述电平移位单元电路连接,另一端与负压产生电路连接;负压产生电路的输出端与电平移位单元电路连接;方法包括:
偏置电路接收使能信号,输出偏置电压;偏置电压用于控制电平移位单元电路的切换过程;使能信号用于对偏置电路和负压产生电路使能。
需要说明的是,本发明实施例中提出的电平移位单元电路的电路结构图不仅限于上述图3b所记载的电路结构,还适用于其它电平移位单元电路的电路结构;本发明实施例中提出的偏置电路的电路结构图不仅限于上述图3c所记载的电路结构,还适用于其它偏置电路的电路结构;本发明实施例不作限制。
以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种负压电平转换控制电路,其特征在于,所述负压电平转换控制电路包括:负压产生电路、偏置电路和电平移位单元电路;其中,所述偏置电路的输出端与所述电平移位单元电路连接,另一端与所述负压产生电路连接;所述负压产生电路的输出端与所述电平移位单元电路连接;
所述偏置电路用于接收使能信号,输出偏置电压;所述偏置电压用于控制所述电平移位单元电路的切换过程;所述使能信号用于对所述偏置电路和所述负压产生电路使能。
2.根据权利要求1所述的电路,其特征在于,所述负压电平转换控制电路还包括:第一延时单元;
所述第一延时单元的输入端用于接收所述使能信号,所述第一延时单元的输出端与所述负压产生电路连接。
3.根据权利要求2所述的电路,其特征在于,所述负压电平转换控制电路还包括:第二延时单元,其中,所述第一延时单元的延时时间大于所述第二延时单元;
所述第二延时单元的输入端用于接收所述使能信号,所述第二延时单元的输出端与所述偏置电路连接。
4.根据权利要求1所述的电路,其特征在于,所述偏置电路的一端连接直流电源,所述直流电源用于在所述偏置电路使能前,拉高所述偏置电压。
5.根据权利要求4所述的电路,其特征在于,所述电平移位单元电路的一端连接所述直流电源。
6.根据权利要求5所述的电路,其特征在于,在所述偏置电路使能后,所述偏置电路用于对所述直流电源与所述负压产生电路输出端之间的电压进行分压,得到偏置电压。
7.一种负压电平转换控制方法,其特征在于,应用于负压电平转换控制电路中,所述负压电平转换控制电路包括:负压产生电路、偏置电路和电平移位单元电路;其中,所述偏置电路的输出端与所述电平移位单元电路连接,另一端与所述负压产生电路连接;所述负压产生电路的输出端与所述电平移位单元电路连接;
所述方法包括:
所述偏置电路接收使能信号,输出偏置电压;所述偏置电压用于控制所述电平移位单元电路的切换过程;所述使能信号用于对所述偏置电路和所述负压产生电路使能。
8.根据权利要求7所述的方法,其特征在于,所述偏置电路的一端连接直流电源,所述方法还包括:
所述直流电源在所述偏置电路使能前,拉高所述偏置电压。
9.根据权利要求8所述的方法,其特征在于,所述方法还包括:
在所述偏置电路使能后,所述偏置电路对所述直流电源与所述负压产生电路输出端之间的电压进行分压,得到偏置电压。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010970861.8A CN112202440B (zh) | 2020-09-15 | 2020-09-15 | 一种负压电平转换控制电路和方法 |
PCT/CN2021/102924 WO2022057366A1 (zh) | 2020-09-15 | 2021-06-29 | 一种负压电平转换控制电路和方法 |
US18/064,250 US12101086B2 (en) | 2020-09-15 | 2022-12-09 | Negative voltage level conversion control circuit and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010970861.8A CN112202440B (zh) | 2020-09-15 | 2020-09-15 | 一种负压电平转换控制电路和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112202440A CN112202440A (zh) | 2021-01-08 |
CN112202440B true CN112202440B (zh) | 2022-08-09 |
Family
ID=74015139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010970861.8A Active CN112202440B (zh) | 2020-09-15 | 2020-09-15 | 一种负压电平转换控制电路和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US12101086B2 (zh) |
CN (1) | CN112202440B (zh) |
WO (1) | WO2022057366A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112202440B (zh) * | 2020-09-15 | 2022-08-09 | 广州慧智微电子股份有限公司 | 一种负压电平转换控制电路和方法 |
CN112859991B (zh) * | 2021-04-23 | 2021-07-30 | 深圳市拓尔微电子有限责任公司 | 电压处理电路和控制电压处理电路的方法 |
CN113708747B (zh) * | 2021-10-28 | 2022-02-08 | 广州慧智微电子股份有限公司 | 受控开关切换电路和开关装置 |
CN115497277B (zh) * | 2022-09-13 | 2023-11-03 | 江苏万邦微电子有限公司 | 基于负电源系统的信号传输装置及方法 |
CN116346123B (zh) * | 2023-05-29 | 2023-09-08 | 广州慧智微电子股份有限公司 | 一种电平转换电路和通信终端 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006055A (zh) * | 2010-11-16 | 2011-04-06 | 成都成电硅海科技股份有限公司 | 负电平高压位移电路 |
CN107404315A (zh) * | 2017-06-01 | 2017-11-28 | 晨星半导体股份有限公司 | 一种电平移位器 |
CN109905111A (zh) * | 2019-03-06 | 2019-06-18 | 电子科技大学 | 适用于GaN高速栅驱动电路的电平位移电路 |
CN109962704A (zh) * | 2017-11-29 | 2019-07-02 | 夏普株式会社 | 信号电平转换电路以及显示驱动设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6917239B2 (en) * | 2000-10-24 | 2005-07-12 | Fujitsu Limited | Level shift circuit and semiconductor device |
US7030654B2 (en) * | 2003-08-22 | 2006-04-18 | Idaho Research Foundation, Inc. | Low voltage to extra high voltage level shifter and related methods |
CN110868201B (zh) * | 2019-12-05 | 2023-04-28 | 深圳能芯半导体有限公司 | 低功耗快响应电平变换电路 |
CN112202440B (zh) * | 2020-09-15 | 2022-08-09 | 广州慧智微电子股份有限公司 | 一种负压电平转换控制电路和方法 |
-
2020
- 2020-09-15 CN CN202010970861.8A patent/CN112202440B/zh active Active
-
2021
- 2021-06-29 WO PCT/CN2021/102924 patent/WO2022057366A1/zh active Application Filing
-
2022
- 2022-12-09 US US18/064,250 patent/US12101086B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006055A (zh) * | 2010-11-16 | 2011-04-06 | 成都成电硅海科技股份有限公司 | 负电平高压位移电路 |
CN107404315A (zh) * | 2017-06-01 | 2017-11-28 | 晨星半导体股份有限公司 | 一种电平移位器 |
CN109962704A (zh) * | 2017-11-29 | 2019-07-02 | 夏普株式会社 | 信号电平转换电路以及显示驱动设备 |
CN109905111A (zh) * | 2019-03-06 | 2019-06-18 | 电子科技大学 | 适用于GaN高速栅驱动电路的电平位移电路 |
Non-Patent Citations (2)
Title |
---|
王张辉.GaN功率器件的负压驱动电路研究与设计.《万方数据库》.2018, * |
范涛等.新型的电平移位电路设计.《电子科技大学学报》.2011,(第01期), * |
Also Published As
Publication number | Publication date |
---|---|
US20230108055A1 (en) | 2023-04-06 |
WO2022057366A1 (zh) | 2022-03-24 |
CN112202440A (zh) | 2021-01-08 |
US12101086B2 (en) | 2024-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112202440B (zh) | 一种负压电平转换控制电路和方法 | |
US7088167B2 (en) | Level conversion for use in semiconductor device | |
CN101795129B (zh) | 上电复位电路 | |
US10778227B2 (en) | Level shifting circuit and method | |
US7265583B2 (en) | Voltage level conversion circuit | |
US8587360B2 (en) | Level-shifter circuit using low-voltage transistors | |
US8823440B2 (en) | Level shifting circuit with dynamic control | |
US7548104B2 (en) | Delay line with delay cells having improved gain and in built duty cycle control and method thereof | |
KR20100020208A (ko) | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 | |
US9397557B2 (en) | Charge pump with wide operating range | |
US6861878B2 (en) | Chopper comparator | |
CN113054950A (zh) | 一种张弛振荡器和存储芯片 | |
CN110830027B (zh) | 转压器 | |
US20150214837A1 (en) | Charge pump circuit | |
TW201431290A (zh) | 輸出緩衝器 | |
JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
US8416002B2 (en) | Flip-flop circuit design | |
US7295056B2 (en) | Level shift circuit | |
US7528647B2 (en) | Semiconductor integrated circuit which generates different voltages based on an external power supply voltage and a generating method of the different voltages | |
US8416013B1 (en) | Core circuit leakage control | |
US11979144B2 (en) | Driving circuit for driving chip | |
KR102034903B1 (ko) | Cmos 인버터 회로장치 | |
CN114389595A (zh) | 电平转换电路 | |
CN110739958B (zh) | 电平转换电路 | |
CN114389592A (zh) | 电平转换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 510663 8th floor, building C2, Chuangxin building, No. 182, Kexue Avenue, Huangpu District, Guangzhou, Guangdong Applicant after: Guangzhou Huizhi Microelectronics Co.,Ltd. Address before: 510663 unit c3-802, innovation building, 182 science Avenue, Science City, Guangzhou high tech Industrial Development Zone, Guangdong Province Applicant before: SMARTER MICROELECTRONICS (GUANG ZHOU) Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |