CN116346123B - 一种电平转换电路和通信终端 - Google Patents
一种电平转换电路和通信终端 Download PDFInfo
- Publication number
- CN116346123B CN116346123B CN202310610967.0A CN202310610967A CN116346123B CN 116346123 B CN116346123 B CN 116346123B CN 202310610967 A CN202310610967 A CN 202310610967A CN 116346123 B CN116346123 B CN 116346123B
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- voltage
- power supply
- voltage domain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本申请实施例提供一种电平转换电路和通信终端,该电平转换电路包括:电压域输入电路、电压域转换电路、输入保护电路、输出保护电路和防锁死电路;电压域输入电路,用于输入第一电压域的输入信号;电压域转换电路,用于将第一电压域的输入信号转换为第二电压域的输出信号;输入保护电路的一端与电压域输入电路连接,输入保护电路用于对电压域输入电路的工作电压进行限压;输出保护电路一端与输入保护电路的另一端相连接,输出保护电路的另一端与电压域转换电路连接;输出保护电路用于对电压域转换电路的工作电压进行限压;防锁死电路与输出保护电路和电压域转换电路相连接;防锁死电路用于在电压域转换电路翻转失败时,辅助电压域转换电路翻转。
Description
技术领域
本申请涉及电平转换电路技术领域,尤其涉及一种电平转换电路和通信终端。
背景技术
无线通信终端需要用到射频开关,而射频开关通常需要通过压差较大的两个电压控制其通断,而这两个压差较大的电压通常通过电压域的转换形成,例如,将控制射频开关的输入信号从VDD/GND域转换到VDD/V_neg域,利用电平转换完成后的输出信号对射频开关进行控制。但现有技术中在对输入信号进行电压域转换的过程中容易出现“锁死”的状态,导致电平转换失败,令其转换较效率低。
发明内容
有鉴于此,本申请期望提供一种电平转换电路和通信终端,能够防止输入信号在进行电压域转换的过程中出现“锁死”,提高电平转换的效率。
为达到上述目的,本申请的技术方案是这样实现的:
第一方面,本申请提供一种电平转换电路,该电平转换电路包括电压域输入电路、电压域转换电路、输入保护电路、输出保护电路和防锁死电路;
电压域输入电路,用于输入第一电压域的输入信号;
电压域转换电路,用于将第一电压域的输入信号转换为第二电压域的输出信号;
输入保护电路的一端与电压域输入电路连接,输入保护电路用于对电压域输入电路的工作电压进行限压;
输出保护电路一端与输入保护电路的另一端相连接,输出保护电路的另一端与电压域转换电路连接;输出保护电路用于对电压域转换电路的工作电压进行限压;
防锁死电路与输出保护电路和电压域转换电路相连接;防锁死电路用于在电压域转换电路翻转失败时,辅助电压域转换电路翻转。
在上述电平转换电路中,电压域输入电路包括第一晶体管和第二晶体管;电压域转换电路包括第三晶体管和第四晶体管;防锁死电路包括第一调节支路和第二调节支路;
第一晶体管的第一端和第二晶体管的第一端分别与第一电源连接;第一晶体管的第二端和第二晶体管的第二端分别与输入保护电路连接;第一晶体管的第三端和第二晶体管的第三端分别用于输入第一电压域的输入信号;
第三晶体管的第二端分别与输出保护电路和第一调节支路相连接;第四晶体管的第二端分别与输出保护电路和第二调节支路相连接;第三晶体管的第一端和第四晶体管的第一端分别与第二电源连接;第三晶体管的第三端与第四晶体管的第二端连接;第四晶体管的第三端与第三晶体管的第二端连接。
在上述电平转换电路中,第一电源提供第一正压、第二电源提供负压,防锁死电路包含的第一调节支路的一端、第二调节支路的一端与第三电源连接,第三电源提供地电压;
第一调节支路,用于在第二电源的电压升高的情况下开启,辅助第四晶体管翻转;
或,第二调节支路,用于在第二电源的电压升高的情况下开启,辅助第三晶体管翻转。
在上述电平转换电路中,第一电源提供地电压、第二电源提供第二正压,防锁死电路包含的第一调节支路的一端、第二调节支路的一端与第三电源连接,第三电源提供第一正压;
第一调节支路,用于在第二电源的电压降低的情况下开启,辅助第四晶体管翻转;
或,第二调节支路,用于在第二电源的电压降低的情况下开启,辅助第三晶体管翻转。
在上述电平转换电路中,输入保护电路包括第五晶体管和第六晶体管;输出保护电路包括第七晶体管和第八晶体管;
第五晶体管的第一端与第一晶体管的第二端连接;第五晶体管的第二端与第七晶体管的第二端连接;第六晶体管的第一端与第二晶体管的第二端连接;第六晶体管的第二端与第八晶体管的第二端连接;第五晶体管的第三端与第六晶体管的第三端与第三电源连接;第一晶体管的第一端和第二晶体管的第一端分别与第一电源连接;第一晶体管的第三端和第二晶体管的第三端分别用于输入所述第一电压域的输入信号;
第七晶体管的第一端与第三晶体管的第二端连接;第八晶体管的第一端与第四晶体管的第二端连接;第七晶体管的第三端与第八晶体管的第三端相连接;第三晶体管的第一端与第四晶体管的第一端分别与第二电源连接;第三晶体管的第三端与第四晶体管的第二端连接;第四晶体管的第三端与第三晶体管的第二端连接。
在上述电平转换电路中,第五晶体管和第六晶体管分别限制第一晶体管的工作电压和第二晶体管的工作电压;
第七晶体管和第八晶体管分别限制第三晶体管的工作电压和第四晶体管的工作电压。
在上述电平转换电路中,所述电路还包括偏置电路;
偏置电路的第一端与第一电源相连接,偏置电路的第二端与第二电源相连接,偏置电路的第三端与输出保护电路相连接,偏置电路用于为输出保护电路提供偏置信号。
在上述电平转换电路中,偏置电路包括:第一电阻和第二电阻;
第一电阻的一端与第一电源相连接;第一电阻的另一端与第二电阻的一端相连接;第二电阻的另一端与第二电源相连接;输出保护电路与第一电阻的另一端和第二电阻的一端所在的支路连接。
在上述电平转换电路中,第一调节支路包括第九晶体管和第十晶体管;第二调节支路包括第十一晶体管和第十二晶体管;
第九晶体管的第一端和第十一晶体管的第一端分别与第三电源连接;第九晶体管的第二端与第十晶体管的第二端连接;第十晶体管的第一端和第十晶体管的第三端与输出保护电路连接;第十一晶体管的第二端与第十二晶体管的第二端连接;第十二晶体管的第一端和第十二晶体管的第三端与输出保护电路连接;第九晶体管的第三端和第十一晶体管的第三端分别输入第一电压域的输入信号;
第九晶体管和第十晶体管,用于在第二电源的电压升高或降低的情况下开启,辅助第四晶体管翻转;
或,第十一晶体管和第十二晶体管,用于在第二电源的电压升高或降低的情况下开启,辅助第三晶体管翻转。
第二方面,本申请提供一种通信终端,通信终端包括上述任一项的电平转换电路。
本申请提供一种电平转换电路和通信终端,该电平转换电路包括:电压域输入电路、电压域转换电路、输入保护电路、输出保护电路和防锁死电路;电压域输入电路,用于输入第一电压域的输入信号;电压域转换电路,用于将第一电压域的输入信号转换为第二电压域的输出信号;输入保护电路的一端与电压域输入电路连接,输入保护电路用于对电压域输入电路的工作电压进行限压;输出保护电路一端与输入保护电路的另一端相连接,输出保护电路的另一端与电压域转换电路连接;输出保护电路用于对电压域转换电路的工作电压进行限压;防锁死电路与输出保护电路和电压域转换电路相连接;防锁死电路用于在电压域转换电路翻转失败时,辅助电压域转换电路翻转。采用上述实现方案,在对输入信号进行电压域转换的过程中,在电压域输入电路的输入端输入第一电压域的输入信号,并通过电压域转换电路将输入信号转换为第二电压域的输出信号时,若由于电路中的电压改变造成第一电压域的输入信号向第二电压域的输出信号转换失败或转换时间较长,防锁死电路可调整电压域转换电路的电压,通过调整后的电压域转换电路的电压辅助电压域转换电路快速完成电平翻转,将第一电压域的输入信号转换为第二电压域的输出信号,提高电平转换的效率。
附图说明
图1为现有技术中电平转换电路结构示意图;
图2为现有技术中实现电平转换过程中电压初始状态示意图;
图3为现有技术中实现电平转换后的输出电压示意图;
图4为本申请实施例提供的一种电平转换电路结构示意图一;
图5为本申请实施例提供的一种电平转换电路结构示意图二;
图6为本申请实施例提供的一种电平转换电路结构示意图三;
图7为本申请实施例提供的一种电平转换电路结构示意图四;
图8为本申请实施例提供的一种电平转换电路结构示意图五;
图9为本申请实施例提供的一种电平转换电路结构示意图六;
图10为本申请实施例提供的一种电平转换电路结构示意图七;
图11为本申请实施例提供的一种电平转换电路结构示意图八;
图12为本申请实施例提供的一种电平转换电路结构示意图九;
图13为本申请实施例提供的一种电平转换电路结构示意图十;
图14为本申请实施例提供的一种电平转换电路结构示意图十一。
具体实施方式
为了能够更加详尽地了解本申请实施例的特点及技术内容,下面结合说明书附图及具体实施例对本申请的技术方案做进一步的详细阐述,所附附图仅供参考说明之用,并非用来限定本申请实施例。
还需要指出,本申请实施例所涉及的术语“第一/第二/第三”仅是用于区别类似的对象,不代表针对对象的特定排序,可以理解地,“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序,以使这里描述的本申请实施例能够以除了在这里图示或描述以外的顺序实施例。
在一种可能的实施例中,在对输入信号进行电压域转换时,将电压域从VDD/GND域转换至VDD/V_neg域,实现该过程的电平转换电路的原理图如图1所示。在图1所示的电路图中,包括一对相同的PMOS管,分别为PM1和PM2,PM1和PM2的源极连接电源VDD,PM1和PM2的栅极分别用于输入VDD/GND域的差分输入信号IN+和IN-。该电路结构中还包括一对交叉连接的NMOS管,分别为NM1和NM2,NM1和NM2的源极连接电压V_neg,该电路结构在NM1和NM2的漏极分别输出转换至VDD/V_neg域的差分输出信号OUT-和OUT+。
假设图1中电路的初始状态如图2所示,输入IN+为GND,输入IN-为VDD,因PM1的栅极和源极存在电压差,此时PM1是打开的,将OUT-处的电压拉到VDD;因NM2的栅极和源极存在电压差,此时NM2也是打开的,将OUT+处的电压拉到V_neg,即输出OUT-为VDD,输出OUT+为V_neg。PM2和NM1因为其栅极到源极电压差为0,因而是关闭的。
在发生转换时,可参考图3,其转换原理为:1、输入IN+转为VDD,由于PM1的栅极和源极的电压差为0,PM1关闭;输入IN-转为GND,由于PM2的栅极和源极之间存在电压差,PM2打开(导通);2、PM2打开后拉高OUT+至VDD后,打开NM1;这时NM2还是打开的,但因PM2上拉能力较强,所以OUT+还是会被拉高;3、NM1打开把OUT-下拉至V_neg后,NM2关闭,之后OUT+最终被拉高到VDD。
在实际使用的过程中,由于电源不能产生负压V_neg,负压通常由电荷泵产生,因此其驱动能力较弱;当发生电平转换时,电路中有电流流到V_neg,会使V_neg电压短暂上升,若V_neg电压上升太多,会导致NM1或NM2的栅极或源极之间的电压差较小不足以开启,或是因V_neg电压上升太多下降至某一固定值所需时间较长,从而导致电平转换电路出现“锁死”的问题。
为解决上述存在的技术问题,本申请一些实施例提供一种电平转换电路1,如图4所示,该电平转换电路1包括:电压域输入电路10、输入保护电路11、输出保护电路12、电压域转换电路13和防锁死电路14;电压域输入电路10,用于输入第一电压域的输入信号;电压域转换电路13,用于将第一电压域的输入信号转换为第二电压域的输出信号;输入保护电路11的一端与电压域输入电路10连接,输入保护电路11用于对电压域输入电路的工作电压进行限压;输出保护电路12一端与输入保护电路11的另一端相连接,输出保护电路12的另一端与电压域转换电路13连接;输出保护电路12用于对电压域转换电路的工作电压进行限压;防锁死电路14与输出保护电路12和电压域转换电路13相连接;防锁死电路14用于在电压域转换电路翻转失败时,辅助电压域转换电路翻转。
在本申请一些实施例中,因射频开关需要通过两个压差较大的电压控制其通断,两个压差较大的电压通常是通过对电压域的转换而形成,因而在控制射频开关时,需要先完成对输入信号进行电压域的转换。在对输入信号的电压域进行转换的过程中,为了防止电压域在转换的过程中电平转换电路发生“锁死”而不能成功的完成电平转换,从而导致不能对射频开关的通断进行控制的问题发生,在本申请的实施例中提供一种电平转换电路1,通过电平转换电路1可以有效防止上述电平转换电路进行电压域转换时,转换失败问题的发生。
在本申请一些实施例中,电平转换电路1可以实现对输入的第一电压域的输入信号进行转换,输出第二电压域的输出信号。
在本申请一些实施例中,第一电压域的输入信号的电压工作范围小于第二电压域的输出信号的电压工作范围。其中,电压域输入电路可与电源相连接,电压域转换电路可与电荷泵相连接,以获取更大范围的电压,从而完成第一电压域到第二电压域的转换。
示例性地,第一电压域可以是VDD/GND域,在转换之后输出的第二电压域可以是VDD/V_neg域,或者是VDD/2*VDD域。
示例性地,当第一电压域的输入信号为VDD/GND,通过电压域转换电路可以将第一电压域的输入信号转换为第二电压域的输出信号VDD/V_neg;当第一电压域的输入信号为VDD/GND时,第二电压域的输出信号还可以为VDD/2*VDD。
在本申请一些实施例中,电压域输入电路可以包括一对PMOS管或一对NMOS管。具体地,可以根据实际情况进行选择,本申请中不做具体地限定。
在本申请一些实施例中,电压域转化电路可以包括一对PMOS管或是一对NMOS管。具体地,可以根据实际情况进行选择,本申请中不做具体地限定。
在本申请一些实施例中,因电平转换电路在实际应用的过程中,由于电压域输入电路和电压域转换电路在工作的过程中,工作电压有可能会出现超出其正常的工作电压范围,导致其所承受的电压过大而造成电压域输入电路或电压域转换电路烧毁或出现故障。因而,本申请的实施例中在电压域输入电路和电压域转换电路之间添加了输入保护电路11和输出保护电路12。
在本申请一些实施例中,输入保护电路11的一端与电压域输入电路10连接,输入保护电路用于对电压域输入电路10的工作电压进行限压,使得电压域输入电路10工作在可承受的工作电压范围内。
示例性地,利用输入保护电路11对电压域输入电路10进行保护时,通过限制电压域输入电路10的最高电压不超过输入保护电路11的偏置电压,使得电压域输入电路10的工作电压不会超出其可承受的电压范围。
在本申请一些实施例中,输入保护电路11可以包括一对PMOS管或一对NMOS管,具体地,本申请中不做限定。
在本申请一些实施例中,输出保护电路12的一端与输入保护电路11的另一端连接,输出保护电路12的另一端与电压域转换电路13连接,即输出保护电路12处于输入保护电路11和电压域转换电路13之间。输出保护电路用于对电压域转换电路13的工作电压进行限压,使得电压域转换电路13工作在可承受的工作电压范围内。
示例性地,利用输出保护电路12对电压域转换电路13进行保护时,通过限制电压域转换电路13的最高工作电压不超过输出保护电路12的偏置电压,使得电压域转换电路13的工作电压不会超出其可承受的电压范围。
在本申请一些实施例中,输出保护电路12可以包括一对PMOS管或一对NMOS管,具体地,本申请中不做限定。
可以想到的是,因电压域输入电路10和电压域转换电路13之间添加了输入保护电路11和输出保护电路12,可以通过输入保护电路11和输出保护电路12分别限制电压域输入电路10的最高电压不超过输入保护电路11的偏置电压、以及限制电压域转换电路13的最高工作电压不超过输出保护电路12的偏置电压,使得电压域输入电路10和电压域转换电路13的工作电压不会超范,对电压域输入电路10和电压域转换电路13起到保护的作用。
在本申请一些实施例中,防锁死电路14连接于输出保护电路12和电压域转换电路13所连接的支路上,防锁死电路14在电压域转换电路13进行电压域转换失败时,辅助电压域转换电路13翻转,完成第一电压域向第二电压域的转换。
可以理解的是,在本申请实施例中提供的一种电平转换电路,在对输入信号进行电压域转换的过程中,在电压域输入电路的输入端输入第一电压域的输入信号,并通过电压域转换电路将输入信号转换为第二电压域的输出信号时,若由于电路中的电压改变造成第一电压域的输入信号向第二电压域的输出信号转换失败或转换时间较长,防锁死电路可调整电压域转换电路的电压,通过调整后的电压域转换电路的电压辅助电压域转换电路快速完成电平翻转,将第一电压域的输入信号转换为第二电压域的输出信号,提高电平转换的效率。
在本申请一些实施例中,电压域输入电路包括第一晶体管和第二晶体管;电压域转换电路包括第三晶体管和第四晶体管;防锁死电路包括第一调节支路和第二调节支路。
第一晶体管的第一端和第二晶体管的第一端分别与第一电源连接;第一晶体管的第二端和第二晶体管的第二端分别与输入保护电路连接;第一晶体管的第三端和第二晶体管的第三端分别用于输入第一电压域的输入信号。
第三晶体管的第二端分别与输出保护电路和第一调节支路相连接;第四晶体管的第二端分别与输出保护电路和第二调节支路相连接;第三晶体管的第一端和第四晶体管的第一端分别与第二电源连接;第三晶体管的第三端与第四晶体管的第二端连接;第四晶体管的第三端与第三晶体管的第二端连接。
在本申请一些实施例中,第一晶体管和第二晶体管可以是PMOS管或NMOS管。第三晶体管和第四晶体管也可以是PMOS管或NMOS管。防锁死电路包括第一调节支路和第二调节支路。
在本申请一些实施例中,在第一电压域为VDD/GND域,第二电压域为VDD/V_neg域时,如图5所示,电平转换电路的结构可以是第一晶体管和第二晶体管为PMOS管,第三晶体管和第四晶体管为NMOS管,电路连接关系可以为PM1的源极和PM2的源极与第一电源连接。PM1的漏极与PM2的漏极分别与输入保护电路连接。PM1的栅极和PM2的栅极分别输入第一电压域的输入信号。
其中,PM1的栅极可以输入正相信号IN+,PM2的栅极可以输入反相信号IN-。
需要说明的是,PM1的栅极和PM2的栅极输入的信号是反相信号,即也可以是PM1的栅极可以输入反相信号IN-,PM2的栅极可以输入正相信号IN+。
在本申请一些实施例中,NM1的漏极分别与输出保护电路和第一调节支路连接,NM2的漏极分别与输出保护电路和第二调节支路连接。NM1的源极和NM2的源极分别与第二电源连接。NM1的栅极与NM2的漏极连接,NM2的栅极与NM1的漏极连接。
在本申请一些实施例中,当从PM1的栅极和PM2的栅极分别输入反相的信号时,示例性地,可以是从PM1的栅极IN+输入VDD,从PM2的栅极IN-输入GND,并通过电压域转换电路对输入的信号进行转换,转换完成后从电路结构中显示的OUT+和OUT-分别输出转换后的VDD、V_neg,即完成第一电压域的输入信号转换为第二电压域的输出信号。
在本申请一些实施例中,如图5所示,第一电源提供第一正压、第二电源提供负压,防锁死电路中,第一调节支路的一端、第二调节支路的一端与第三电源连接,第三电源提供地电压;第一调节支路,用于在第二电源的电压升高的情况下开启,辅助第四晶体管翻转;或,第二调节支路,用于在第二电源的电压升高的情况下开启,辅助第三晶体管翻转。
在本申请一些实施例中,若电压域转换电路由于电压改变而失效,不能够完成第一电压域的输入信号向第二电压域的输出信号转化,可以通过防锁死电路中的第一调节支路辅助电压域转换电路中的NM2或NM1翻转,从而辅助电压域转换电路完成从第一电压域的输入信号转换为第二电压域的输出信号。
在本申请一些实施例中,继续参考图5,第一电源可以提供电源电压VDD,第二电源可以提供负压V_neg,第一调节支路的一端和第二调节支路的一端分别连接第三电源,第三电源可以提供地电压,第一调节支路的另一端与NM1的漏极连接,第二调节支路的另一端与NM2的漏极连接。
当第一电源提供的是电源电压VDD,PM1的栅极输入信号为电源电压VDD,PM2的栅极输入信号为地电压GND时,PM1因源极和栅极电压差为0而关闭,同时,PM2因源极和栅极之间存在电压差而打开,此时NM2为开启状态,因PM2的上拉能力大于NM2,将NM2漏极的电压上拉至VDD,进而导致第二电源电压升高。上升之后的V_neg和VDD之间的电压差较小,不足以将NM1打开,因NM1无法打开,那么OUT-也就无法拉低至V_neg,NM2也就无法关闭,电路出现“锁死”问题。
在这种情况下,因第二电源提供的负压V_neg升高导致无法完成转换,本申请一些实施例中通过开启防锁死电路中的第一调节支路,辅助NM2翻转,即将NM2由打开状态转换为关闭状态。在NM2关闭之后,NM2和PM2所在的支路断开,上升后的V_neg逐渐降低,NM1因栅极和源极存在电压差便可以打开,在NM1打开时,将OUT-拉低至V_neg,从而完成从VDD/GND到VDD/V_neg的转换。
在本申请一些实施例中,继续参考图5,同理,若在PM1的栅极输入地电压GND,在PM2的栅极输入电源电压VDD,电压域转换电路因第二电源提供的负压V_neg升高导致无法完成第一电压域向第二电压域的转换时,可以通过开启第二调节支路,辅助NM1翻转,从而完成转换,在此不再赘述。
在本申请一些实施例中,在第一电压域为GND/VDD域,第二电压域为GND/VDD*2时,如图6所示,电平转换电路的结构可以是电压域输入电路的第一晶体管和第二晶体管为NMOS管,电压域转换电路的第三晶体管和第四晶体管为PMOS管,电路连接关系可以为NM1的源极和NM2的源极与第一电源连接。NM1的漏极和NM2的漏极分别与输入保护电路连接。NM1的栅极和NM2的栅极分别输入第一电压域的输入信号。
其中,NM1的栅极可以输入正相信号IN+,NM2的栅极可以输入反相信号IN-。
需要说明的是,NM1的栅极和NM2的栅极输入的信号是反相信号,即也可以是NM1的栅极可以输入反相信号IN-,NM2的栅极可以输入正相信号IN+。
在本申请一些实施例中,PM1的漏极分别与输出保护电路和第一调节支路连接,PM2的漏极分别与输出保护电路和第二调节支路连接。PM1的源极和PM2的源极分别与第二电源连接。PM1的栅极与PM2的漏极连接,PM2的栅极与PM1的漏极连接。
在本申请一些实施例中,当从NM1的栅极和NM2的栅极分别输入反相的信号时,示例性地,可以是从NM1的栅极IN+输入GND,从NM2的栅极IN-输入VDD,并通过电压域转换电路对输入的信号进行转换,转换完成后从电路结构中显示的OUT+和OUT-分别输出转换后的VDD、VDD*2,即完成第一电压域的输入信号转换为第二电压域的输出信号。
在本申请一些实施例中,如图6所示,第一电源提供地电压、第二电源提供第二正压,防锁死电路中,第一调节支路的一端、第二调节支路的一端与第三电源连接,第三电源提供第一正压;第一调节支路,用于在第二电源的电压降低的情况下开启,辅助第四晶体管翻转;或,第二调节支路,用于在第二电源的电压降低的情况下开启,辅助第三晶体管翻转。
在本申请一些实施例中,若电压域转换电路由于电压改变而失效,不能够完成第一电压域的输入信号向第二电压域的输出信号转化,可以通过防锁死电路中的第一调节支路辅助电压域转换电路中的PM2或PM1翻转,从而辅助电压域转换电路完成从第一电压域的输入信号转换为第二电压域的输出信号。
在本申请一些实施例中,继续参考图6,第一电源可以提供地电压GND,第二电源可以提供大于电源电压的电压VDD*2,第一调节支路的一端和第二调节支路的一端分别连接第三电源,第三电源可以提供电源电压VDD,第一调节支路的另一端与PM1的漏极连接,第二调节支路的另一端与PM2的漏极连接。
当第一电源提供的是地电压GND,NM1的栅极输入信号为地电压GND,NM2的栅极输入信号为电源电压VDD时,NM1因源极和栅极电压差为0而关闭,同时,NM2因源极和栅极之间存在电压差而打开,此时PM2为开启状态,因NM2的下拉能力大于PM2,将PM2漏极的电压下拉至VDD,进而导致第二电源电压降低。下降之后的VDD*2和GND之间的电压差较小,不足以将PM1打开,因PM1无法打开,那么OUT-也就无法拉高至VDD*2,PM2也就无法关闭,电路出现“锁死”问题。
在这种情况下,因第二电源提供的VDD*2降低导致无法完成转换,本申请一些实施例中通过开启防锁死电路中的第一调节支路,辅助PM2翻转,即将PM2由打开状态转换为关闭状态。在PM2关闭之后,NM2和PM2所在的支路断开,下降后的VDD*2逐渐升高,PM1因栅极和源极存在电压差便可以打开,在PM1打开时,将OUT-拉高至VDD*2,从而完成从GND/VDD域到GND/VDD*2域的转换。
在本申请一些实施例中,继续参考图6,同理,若在NM1的栅极输入电源电压VDD,在PM2的栅极输入地电压GND,电压域转换电路因第二电源提供的电压VDD*2降低导致无法完成第一电压域向第二电压域的转换时,可以通过开启第二调节支路,辅助PM1翻转,从而完成转换,在这里不在赘述。
在本申请一些实施例中,输入保护电路包括第五晶体管和第六晶体管;输出保护电路包括第七晶体管和第八晶体管;第五晶体管的第一端与第一晶体管的第二端连接;第五晶体管的第二端与第七晶体管的第二端连接;第六晶体管的第一端与第二晶体管的第二端连接;第六晶体管的第二端与第八晶体管的第二端连接;第五晶体管的第三端与第六晶体管的第三端与第三电源连接;第一晶体管的第一端和第二晶体管的第一端分别与第一电源连接;第一晶体管的第三端和第二晶体管的第三端分别用于输入第一电压域的输入信号;第七晶体管的第一端与第三晶体管的第二端连接;第八晶体管的第一端与第四晶体管的第二端连接;第七晶体管的第三端与第八晶体管的第三端相连接;第三晶体管的第一端与第四晶体管的第一端分别与第二电源连接;第三晶体管的第三端与第四晶体管的第二端连接;第四晶体管的第三端与第三晶体管的第二端连接。
需要说明的是,第一端表示晶体管的源极,第二端表示晶体管的漏极,第三端表示晶体管的栅极。
其中,第五晶体管和第六晶体管分别限制第一晶体管的工作电压和第二晶体管的工作电压;第七晶体管和第八晶体管分别限制第三晶体管的工作电压和第四晶体管的工作电压。
在本申请一些实施例中,在第一电源提供电源电压VDD,第二电源提供地电压GND,第三电源提供地电压GND,第五晶体管和第六晶体管为PMOS管,第七晶体管和第八晶体管为NMOS管,电路连接关系如图7所示,第五晶体管为PM3,第六晶体管为PM4,第七晶体管为NM3,第八晶体管为NM4。PM3的源极与PM1的漏极连接,PM3的漏极与NM3的漏极连接,PM4的源极与PM2的漏极连接;PM4的漏极与NM4的漏极连接;PM3的栅极和PM4的栅极与地电压GND连接;PM1的源极和PM2的源极与电源电压VDD连接;PM1的栅极和PM2的栅极分别用于输入第一电压域的输入信号。
NM3的源极与NM1的漏极连接;NM4的源极与NM2的漏极连接;NM3的栅极与NM4的栅极连接;NM1的源极与NM2的源极与负压V_neg连接;NM1的栅极与NM2的漏极连接;NM2的栅极与NM1的漏极连接。
在本申请一些实施例中,通过上述连接关系,在电压域输入电路和电压域转换电路之间添加四个晶体管PM3、PM4、NM3和NM4,利用PM3和PM4分别对PM1和PM2进行保护,利用NM3和NM4分别对NM1和NM2进行保护,令其所保护的晶体管压差减小,达到限制PM1、PM2、NM1和NM2工作电压的目的,使其工作电压不超范。
在本申请一些实施例中,在第一电源提供地电压GND,第二电源提供电压VDD*2,第三电源提供电源电压VDD,第五晶体管和第六晶体管为NMOS管,第七晶体管和第八晶体管为PMOS管,电路连接关系还可以是如图8所示,第五晶体管为NM3,第六晶体管为NM4,第七晶体管为PM3,第八晶体管为PM4。NM3的源极与NM1的漏极连接,NM3的漏极与PM3的漏极连接,NM4的源极与NM2的漏极连接;NM4的漏极与PM4的漏极连接;NM3的栅极和NM4的栅极与第三电源提供电源电压VDD连接;NM1的源极和NM2的源极与地电压GND连接;NM1的栅极和NM2的栅极分别用于输入第一电压域的输入信号。
PM3的源极与PM1的漏极连接;PM4的源极与PM2的漏极连接;PM3的栅极与PM4的栅极连接;PM1的源极与PM2的源极与电压VDD*2连接;PM1的栅极与PM2的漏极连接;PM2的栅极与PM1的漏极连接。
在本申请一些实施例中,通过上述连接关系,通过在电压域输入电路和电压域转换电路之间添加四个晶体管NM3、NM4、PM3和PM4,利用NM3和NM4分别对NM1和NM2进行保护,利用PM3和PM4分别对PM1和PM2进行保护,令其所保护的晶体管压差减小,达到限制NM1、NM2、PM1和PM2工作电压的目的,使其工作电压不超范。
在本申请一些实施例中,电平转换电路还包括偏置电路;偏置电路的第一端与第一电源相连接,偏置电路的第二端与第二电源相连接,偏置电路的第三端与输出保护电路相连接,偏置电路用于为输出保护电路提供偏置信号。
在本申请一些实施例中,偏置电路第一端与第一电源连接,在第一电源提供电源电压VDD时,即偏置电路的第一端与VDD连接,在第一电源提供地电压GND时,即偏置电路的第一端与GND连接。偏置电路的第二端与第二电源连接,在第二电源提供负压V_neg时,即偏置电路的第二端与V_neg连接,在第二电源提供电压VDD*2时,即偏置电路的第二端与VDD*2连接。偏置电路的第三端与输出保护电路连接,可以理解的是,若在图7的基础上,偏置电路可以是连接在输出保护电路NM3的栅极和NM4的栅极;若在图8的基础上,偏置电路可以连接在输出保护电路PM3的栅极和PM4的栅极。
其中,偏置电路是为输出保护电路提供偏置信号。
在本申请一些实施例中,偏置电路包括:第一电阻和第二电阻;第一电阻的一端与第一电源相连接;第一电阻的另一端与第二电阻的一端相连接;第二电阻的另一端与第二电源相连接;输出保护电路与第一电阻的另一端和第二电阻的一端所在的支路连接。
在本申请一些实施例中,如图9所示,第一电源提供电源电压VDD,第二电源提供负压V_neg,R1的一端与VDD连接,R1的另一端与R2的一端连接,R2的另一端与V_neg连接,输出保护电路NM3的栅极和NM4的栅极连接在R1的另一端与R2的一端所在的支路上。
需要说明的是,图9中电路结构中的其他部件的连接方式可以参见前述实施例,在这里不在赘述。
在本申请一些实施例中,如图10所示,第一电源提供地电压GND,第二电源提供电压VDD*2,R1的一端与GND连接,R1的另一端与R2的一端连接,R2的另一端与VDD*2连接,输出保护电路PM3的栅极和PM4的栅极连接在R1的另一端与R2的一端所在的支路上。
需要说明的是,图10中电路结构中的其他部件的连接方式可以参见前述实施例,在这里不在赘述。
在本申请一些实施例中,第一调节支路包括第九晶体管和第十晶体管;第二调节支路包括第十一晶体管和第十二晶体管;第九晶体管的第一端和第十一晶体管的第一端分别与第三电源连接;第九晶体管的第二端与第十晶体管的第二端连接;第十晶体管的第一端和第十晶体管的第三端与输出保护电路连接;第十一晶体管的第二端与第十二晶体管的第二端连接;第十二晶体管的第一端和第十二晶体管的第三端与输出保护电路连接;第九晶体管的第三端和第十一晶体管的第三端分别输入第一电压域的输入信号。
第九晶体管和第十晶体管,用于在第二电源的电压升高或降低的情况下开启,辅助第四晶体管翻转;
或,第十一晶体管和第十二晶体管,用于在第二电源的电压升高或降低的情况下开启,辅助第三晶体管翻转。
其中,第一端表示晶体管的源极,第二端表示晶体管的漏极,第三端表示晶体管的栅极。
在本申请一些实施例中,如图11所示,第九晶体管NM5的源极和第十一晶体管的NM7的源极分别与第三电源提供的地电压GND连接,第九晶体管NM5的漏极与第十晶体管NM6的漏极连接,第十晶体管NM6的源极和栅极与输出保护电路连接;第十一晶体管NM7的漏极与第十二晶体管NM8的漏极连接;第十二晶体管NM8源极和栅极与输出保护电路连接;第九晶体管NM5的栅极和第十一晶体管的NM7的栅极分别输入第一电压域的输入信号。其中,第一电压域的输入信号为反相输入信号,可以输入正相VDD,反相GND,或正相GND,反相VDD。
在图11的电路结构中,在电压域转换电路因电压变化而失效时,可以是第九晶体管NM5和第十晶体管NM6在第二电源提供的负压V_neg的电压升高的情况下开启,辅助第四晶体管NM2翻转,完成电平转换。
或者,在本申请一些实施例中,在电压域转换电路因电压变化而失效时,可以是第十一晶体管NM7和第十二晶体管NM8在第二电源提供的负压V_neg的电压升高的情况下开启,辅助第三晶体管NM2翻转,完成电平转换。
需要说明的是,在第二电源提供的负压V_neg的电压升高的情况下开启第九晶体管和第十晶体管,或是开启第十一晶体管和第十二晶体管,辅助电压域转换电路完成转换的过程,可以参照上述实施例中在第二电源提供的负压V_neg的电压升高的情况下开启第一调节支路或第二调节支路辅助电压域转换电路完成转换的过程,在这里不在赘述。
在本申请一些实施例中,如图12所示,第九晶体管PM5的源极和第十一晶体管的PM7的源极分别与第三电源提供的电源电压VDD连接,第九晶体管PM5的漏极与第十晶体管PM6的漏极连接,第十晶体管PM6的源极和栅极与输出保护电路连接;第十一晶体管PM7的漏极与第十二晶体管PM8的漏极连接;第十二晶体管PM8源极和栅极与输出保护电路连接;第九晶体管PM5的栅极和第十一晶体管的PM7的栅极分别输入第一电压域的输入信号。其中,第一电压域的输入信号为反相输入信号,可以输入正相VDD,反相GND,或正相GND,反相VDD。
在图12的电路结构中,在电压域转换电路因电压变化而失效时,可以是第九晶体管PM5和第十晶体管PM6在第二电源提供的电压VDD*2的电压降低的情况下开启,辅助第四晶体管PM2翻转,完成电平转换。
或者,在本申请一些实施例中,在电压域转换电路因电压变化而失效时,可以是第十一晶体管PM7和第十二晶体管PM8在第二电源提供的电压VDD*2的电压降低的情况下开启,辅助第三晶体管PM2翻转,完成电平转换。
需要说明的是,在第二电源提供的电压VDD*2的电压降低的情况下开启第九晶体管和第十晶体管,或是开启第十一晶体管和第十二晶体管,辅助电压域转换电路完成转换的过程,可以参照上述实施例中在第二电源提供的电压VDD*2的电压降低的情况下开启第一调节支路或第二调节支路辅助电压域转换电路完成转换的过程,在这里不在赘述。
基于上述实施例,本申请一些实施例还提供一种电平转换电路,如图13所示,可以利用该电平转换电路完成第一电压域向第二电压域的转换,实现第一电压域VDD/GND域转换为VDD/V_neg域。具体地,电平转换电路包括PMOS管,其中电压域输入电路包括PM1、PM2,输入保护电路包括PM3、PM4,电平转换电路还包括NMOS管,其中电压域转换电路包括NM1、NM2,输出保护电路包括NM3、NM4,防锁死电路的第一调节支路包括NM5、NM6,防锁死电路的第二调节支路包括NM7和NM8。其中,PM1的源极和PM2的源极连接第一电源提供的电源电压VDD,PM1的栅极连接正相输入IN+,PM2的栅极连接反相输入IN-,PM3的源极与PM1的漏极相连,PM3的栅极连接第三电源提供的地电压GND,PM4的源极与PM2的漏极相连,PM4的栅极连接第三电源提供的地电压GND,NM3的漏极与PM3的漏极相连,作为反相输出端OUT-;NM4的漏极与PM4的漏极相连,作为正相输出端OUT+;NM1的源极连接第二电源提供的负压V_neg,NM1的漏极与NM3的源极相连,NM1的栅极与NM4的源极相连;NM2的源极连接第二电源提供的负压V_neg,NM2的漏极与NM4的源极相连,NM2的栅极与NM3的源极相连;NM5的源极连接第三电源提供的地电压GND,NM5的栅极接正相输入IN+,NM5的漏极与NM6的漏极相接;NM6的源极与NM6的栅极连接NM3的源极;NM7的源极连接第三电源提供的地电压GND,NM7的栅极接反相输入IN-,NM7的漏极与NM8的漏极相接;NM8的源极与NM8的栅极连接NM4源极。
继续参考图13,偏置电路提供的偏置电压V_bias为第一电源提供的电源电压VDD和第二电源提供的负压V_neg之间的分压,偏置电路包括但不限于由两个串联的电阻R1和R2分压产生。其中,R1的一端连接第一电源提供的电源电压VDD;R2的一端连接第二电源提供的负压V_neg;R1的另一端与R2的另一端相接,作为偏置电压V_bias输出。
在本申请一些实施例中,继续参考图13,PM1至PM4可以理解为上拉电路,可以将输出电压上拉至VDD,NM1至NM4可以将输出电压下拉至V_neg。其中,PM3、PM4、NM3、NM4为保护电路,避免PM1、PM2、NM1、NM2过压。第一调节支路NM5、NM6和第二调节支路NM7、NM8可以理解为电压域转换电路对应的辅助转换电路,当V_neg逐渐增大的时候,会导致NM1无法开启,通过在NM3加入到地的第一调节支路将C点拉低,开启NM3,关闭NM2,进而断开NM2的电流,令V_neg可以下降至正常状态,下降的过程中NM1仍未开启,当V_neg降至正常状态时,NM1开启,C点的电压为V_neg,令NM6关闭,从而正确输出负压。
需要说明的是,当C点下降到V_neg以后,NM7的栅极和源极电压都是V_neg,NM7关闭。其中,NM7的作用是将NM5和C点隔断。如果没有NM7,也就是NM5的源极直接连到C点,那么当C点下降到V_neg以后,因为NM5的漏极是C点的V_neg,栅极是IN+的VDD,漏极电压会比栅极电压低,存在栅-漏电压差,于是NM5会打开,GND会有电流流向C点V_neg,使V_neg上升,负压就会发生变化。因而,可以插入NM7隔断该通路,这样V_neg不会上升,才能正确输出负压。
示例性地,可以是在IN+为VDD,IN-为GND时,NM2、NM4处于开启状态,D点为高电平,NM7、NM8支路关闭,C点为V_BIAS,NM5、NM6支路开启,将C点拉到GND,NM2由于V_NEG大于GND关闭。
需要说明的是,NM7、NM8支路关闭是因为IN-是GND,NM7的源极也是GND,NM7的栅-源电压差为0,NM7是关闭的,所以该支路关闭。
需要说明的是,在输入信号IN+为GND,IN-为VDD时,与上述过程相反,在这里不在赘述。
可以见得,本申请中提出的电平转换电路能够解决当因负压V_neg在短时间内上升过高造成电平转换电路出现“锁死”的问题。具体地,在电平转换电路的输出保护电路的两边分别增加辅助转换的到地的第一调节支路和第二调节支路,辅助NMOS管(NM1或NM2)在转换时关闭,防止NM1或NM2所在的支路在电平转换时所有MOS管都处于开启状态,导致所在支路在由负转正或由正转负时可能产生的稳定通路,防止电平转换电路进入“锁死”状态。另外,第一/第二调节支路中含有单向导通接法的NMOS管(NM7和NM8),防止任何一边输出为负压时产生由GND到负压的漏电。
基于上述实施例,本申请一些实施例还提供一种电平转换电路,如图14所示,可以使得电平转换电路完成电平转换,实现第一电压域VDD/GND域转换为GND/VDD*2域。具体地,电平转换电路包括NMOS管,其中电压域输入电路包括NM1、NM2,输入保护电路包括NM3、NM4,电平转换电路还包括PMOS管,其中电压域转换电路包括PM1、PM2,输出保护电路包括PM3、PM4,防锁死电路的第一调节支路包括PM5、PM6,防锁死电路的第二调节支路包括PM7和PM8。其中,NM1的源极和NM2的源极连接第一电源提供的地电压GND,NM1的栅极连接正相输入IN+,NM2的栅极连接反相输入IN-,NM3的源极与NM1的漏极相连,NM3的栅极连接第三电源提供的电源电压VDD,NM4的源极与NM2的漏极相连,NM4的栅极连接第三电源提供的电源电压VDD,PM3的漏极与NM3的漏极相连,作为反相输出端OUT-;PM4的漏极与NM4的漏极相连,作为正相输出端OUT+;PM1的源极连接第二电源提供的电压VDD*2,PM1的漏极与PM3的源极相连,PM1的栅极与PM4的源极相连;PM2的源极连接第二电源提供的电压VDD*2,PM2的漏极与PM4的源极相连,PM2的栅极与PM3的源极相连;PM5的源极连接第三电源提供的电源电压VDD,PM5的栅极接正相输入IN+,PM5的漏极与PM6的源极相接;PM6的漏极与PM6的栅极连接PM3的源极;PM7的源极连接第三电源提供的电源电压VDD,PM7的栅极接反相输入IN-,PM7的漏极与PM8的源极相接;PM8的漏极与PM8的栅极连接PM4源极。
继续参考图14,偏置电路提供的偏置电压V_bias为第一电源提供的地电压GND和第二电源提供的电压VDD*2之间的分压,偏置电路包括但不限于由两个串联的电阻R1和R2分压产生。其中,R1的一端连接第一电源提供的地电压GND;R2的一端连接第二电源提供的电压VDD*2;R1的另一端与R2的另一端相接,作为偏置电压V_bias输出。
在本申请一些实施例中,通过图14所示的电平转换电路可以将电压域GND/VDD转换为电压域GND/VDD*2,可以理解的是VDD*2为大于电源电压的电压,VDD*2也需要用电荷泵实现,其驱动能力较弱,可能也会出现因为VDD*2降低,导致无法完成转换,可以通过PM5-PM8辅助电平转换电路完成电压域转换。
示例性地,在IN+为VDD时,IN-为GND时,NM1、NM3开启,NM2、NM4关闭,OUT-为GND,PM3、PM1关闭,PM4、PM2开启,OUT+为VDD*2,而当输入IN+变为GND,IN-变为VDD时,NM2、NM4开启,NM1、NM3关闭,此时,PM4、PM2未完全闭合,由于VDD*2降低,导致PM2无法闭合,这种情况下导通PM5、PM6,将PM2电压拉起,关闭PM2。
需要说明的是,当输入信号IN+变为VDD,IN-变为GND时,与上述实施过程相反,在这里不再赘述。
基于上述实施例,在本申请中提供的一种通信终端,该通信终端包含上述实施例中的任意一种电平转换电路,电平转换电路的组成以及其实现原理已在上述实施例中进行论述,在此不再赘述。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本申请的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台图像显示设备(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本申请各个实施例所述的方法。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。
Claims (12)
1.一种电平转换电路,其特征在于,所述电平转换电路包括:电压域输入电路、电压域转换电路、输入保护电路、输出保护电路和防锁死电路;
所述电压域输入电路,用于输入第一电压域的输入信号;
所述电压域转换电路,用于将所述第一电压域的输入信号转换为第二电压域的输出信号;
所述输入保护电路的一端与所述电压域输入电路连接,所述输入保护电路用于对所述电压域输入电路的工作电压进行限压;
所述输出保护电路一端与所述输入保护电路的另一端相连接,所述输出保护电路的另一端与所述电压域转换电路连接;所述输出保护电路用于对所述电压域转换电路的工作电压进行限压;
所述防锁死电路与所述输出保护电路和所述电压域转换电路相连接;所述防锁死电路用于在所述电压域转换电路翻转失败时,辅助所述电压域转换电路翻转;
其中,所述电压域转换电路包括第三晶体管和第四晶体管;所述防锁死电路包括调节支路;
所述第三晶体管和所述第四晶体管与第二电源连接;
所述调节支路,用于在所述第二电源的电压升高的情况下开启,辅助所述第四晶体管或所述第三晶体管翻转,或者用于在所述第二电源的电压降低的情况下开启,辅助所述第四晶体管或所述第三晶体管翻转。
2.根据权利要求1所述的电平转换电路,其特征在于,所述电压域输入电路与第一电源相连接,所述电压域转换电路与所述第二电源相连接,
所述调节支路包括第一调节支路、第二调节支路,
所述第一电源大于所述第二电源时,所述第一调节支路用于在所述第二电源的电压升高的情况下开启,辅助所述第四晶体管翻转;或,所述第二调节支路用于在所述第二电源的电压升高的情况下开启,辅助所述第三晶体管翻转;
或者,所述第一电源的电流或电压小于所述第二电源时,所述第一调节支路用于在所述第二电源的电压降低的情况下开启,辅助所述第四晶体管翻转;或,所述第二调节支路用于在所述第二电源的电压降低的情况下开启,辅助所述第三晶体管翻转。
3.根据权利要求1所述的电平转换电路,其特征在于,所述电压域输入电路与第一电源相连接,所述电压域转换电路与所述第二电源相连接,调节支路与第三电源相连接,所述第一电源、所述第二电源、所述第三电源用于馈电,并且所述第三电源的电压位于所述第一电源、所述第二电源之间。
4.根据权利要求1所述的电平转换电路,其特征在于,所述电压域输入电路包括第一晶体管和第二晶体管;所述调节支路包括第一调节支路和第二调节支路;
所述第一晶体管的第一端和所述第二晶体管的第一端分别与第一电源连接;所述第一晶体管的第二端和所述第二晶体管的第二端分别与所述输入保护电路连接;所述第一晶体管的第三端和所述第二晶体管的第三端分别用于输入所述第一电压域的输入信号;
所述第三晶体管的第二端分别与所述输出保护电路和所述第一调节支路相连接;所述第四晶体管的第二端分别与所述输出保护电路和所述第二调节支路相连接;所述第三晶体管的第一端和所述第四晶体管的第一端分别与第二电源连接;所述第三晶体管的第三端与所述第四晶体管的第二端连接;所述第四晶体管的第三端与所述第三晶体管的第二端连接。
5.根据权利要求2所述的电平转换电路,其特征在于,所述第一电源提供第一正压、所述第二电源提供负压,所述防锁死电路包含的所述第一调节支路的一端、所述第二调节支路的一端与第三电源连接,所述第三电源提供地电压;
所述第一调节支路,用于在所述第二电源的电压升高的情况下开启,辅助所述第四晶体管翻转;
或,所述第二调节支路,用于在所述第二电源的电压升高的情况下开启,辅助所述第三晶体管翻转。
6.根据权利要求2所述的电平转换电路,其特征在于,所述第一电源提供地电压、所述第二电源提供第二正压,所述防锁死电路包含的所述第一调节支路的一端、所述第二调节支路的一端与第三电源连接,所述第三电源提供第一正压;
所述第一调节支路,用于在所述第二电源的电压降低的情况下开启,辅助所述第四晶体管翻转;
或,所述第二调节支路,用于在所述第二电源的电压降低的情况下开启,辅助所述第三晶体管翻转。
7.根据权利要求4所述的电平转换电路,其特征在于,所述输入保护电路包括第五晶体管和第六晶体管;所述输出保护电路包括第七晶体管和第八晶体管;
所述第五晶体管的第一端与所述第一晶体管的第二端连接;所述第五晶体管的第二端与所述第七晶体管的第二端连接;所述第六晶体管的第一端与所述第二晶体管的第二端连接;所述第六晶体管的第二端与所述第八晶体管的第二端连接;所述第五晶体管的第三端与所述第六晶体管的第三端与第三电源连接;所述第一晶体管的第一端和所述第二晶体管的第一端分别与所述第一电源连接;所述第一晶体管的第三端和所述第二晶体管的第三端分别用于输入所述第一电压域的输入信号;
所述第七晶体管的第一端与所述第三晶体管的第二端连接;所述第八晶体管的第一端与所述第四晶体管的第二端连接;所述第七晶体管的第三端与所述第八晶体管的第三端相连接;所述第三晶体管的第一端与所述第四晶体管的第一端分别与所述第二电源连接;所述第三晶体管的第三端与所述第四晶体管的第二端连接;所述第四晶体管的第三端与所述第三晶体管的第二端连接。
8.根据权利要求7所述的电平转换电路,其特征在于,
所述第五晶体管和所述第六晶体管分别限制所述第一晶体管的工作电压和所述第二晶体管的工作电压;
所述第七晶体管和所述第八晶体管分别限制所述第三晶体管的工作电压和所述第四晶体管的工作电压。
9.根据权利要求2所述的电平转换电路,其特征在于,所述电路还包括偏置电路;
所述偏置电路的第一端与所述第一电源相连接,所述偏置电路的第二端与所述第二电源相连接,所述偏置电路的第三端与所述输出保护电路相连接,所述偏置电路用于为所述输出保护电路提供偏置信号。
10.根据权利要求9所述的电平转换电路,其特征在于,所述偏置电路包括:第一电阻和第二电阻;
所述第一电阻的一端与所述第一电源相连接;所述第一电阻的另一端与所述第二电阻的一端相连接;所述第二电阻的另一端与所述第二电源相连接;所述输出保护电路与所述第一电阻的另一端和所述第二电阻的一端所在的支路连接。
11.根据权利要求2所述的电平转换电路,其特征在于,所述第一调节支路包括第九晶体管和第十晶体管;所述第二调节支路包括第十一晶体管和第十二晶体管;
所述第九晶体管的第一端和所述第十一晶体管的第一端分别与第三电源连接;所述第九晶体管的第二端与所述第十晶体管的第二端连接;所述第十晶体管的第一端和所述第十晶体管的第三端与所述输出保护电路连接;所述第十一晶体管的第二端与所述第十二晶体管的第二端连接;所述第十二晶体管的第一端和所述第十二晶体管的第三端与所述输出保护电路连接;所述第九晶体管的第三端和所述第十一晶体管的第三端分别输入所述第一电压域的输入信号;
所述第九晶体管和所述第十晶体管,用于在所述第二电源的电压升高或降低的情况下开启,辅助所述第四晶体管翻转;
或,所述第十一晶体管和所述第十二晶体管,用于在所述第二电源的电压升高或降低的情况下开启,辅助所述第三晶体管翻转。
12.一种通信终端,其特征在于,所述通信终端包括如权利要求1-11任一项所述的电平转换电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310610967.0A CN116346123B (zh) | 2023-05-29 | 2023-05-29 | 一种电平转换电路和通信终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310610967.0A CN116346123B (zh) | 2023-05-29 | 2023-05-29 | 一种电平转换电路和通信终端 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116346123A CN116346123A (zh) | 2023-06-27 |
CN116346123B true CN116346123B (zh) | 2023-09-08 |
Family
ID=86876233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310610967.0A Active CN116346123B (zh) | 2023-05-29 | 2023-05-29 | 一种电平转换电路和通信终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116346123B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108122571A (zh) * | 2016-11-28 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 字线驱动器及其操作方法 |
CN112073048A (zh) * | 2020-09-02 | 2020-12-11 | 敦泰电子(深圳)有限公司 | 电平移位电路 |
CN112202440A (zh) * | 2020-09-15 | 2021-01-08 | 广州慧智微电子有限公司 | 一种负压电平转换控制电路和方法 |
CN114567314A (zh) * | 2022-02-28 | 2022-05-31 | 敦泰电子(深圳)有限公司 | 电平转换电路以及电子装置 |
CN115603730A (zh) * | 2021-07-08 | 2023-01-13 | 瑞昱半导体股份有限公司(Tw) | 电平转换器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2469638B (en) * | 2009-04-20 | 2014-10-29 | Advanced Risc Mach Ltd | Cascoded level shifter protection |
US11239842B1 (en) * | 2020-07-30 | 2022-02-01 | Arm Limited | Level down shifter |
-
2023
- 2023-05-29 CN CN202310610967.0A patent/CN116346123B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108122571A (zh) * | 2016-11-28 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 字线驱动器及其操作方法 |
CN112073048A (zh) * | 2020-09-02 | 2020-12-11 | 敦泰电子(深圳)有限公司 | 电平移位电路 |
CN112202440A (zh) * | 2020-09-15 | 2021-01-08 | 广州慧智微电子有限公司 | 一种负压电平转换控制电路和方法 |
CN115603730A (zh) * | 2021-07-08 | 2023-01-13 | 瑞昱半导体股份有限公司(Tw) | 电平转换器 |
CN114567314A (zh) * | 2022-02-28 | 2022-05-31 | 敦泰电子(深圳)有限公司 | 电平转换电路以及电子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN116346123A (zh) | 2023-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7511555B2 (en) | Level conversion circuit and input-output device using same | |
US8421518B2 (en) | High speed level shifters and method of operation | |
US10862469B2 (en) | Nano power under-voltage lockout circuits (UVLO) using flipped-gate MOS | |
WO2013185091A1 (en) | Negative voltage generators | |
US20130222037A1 (en) | Voltage level shifter | |
US20100007420A1 (en) | Operational amplifier | |
CN111917408B (zh) | 高压电平转换电路及高压电平转换系统 | |
US20080054982A1 (en) | Low power level shifter and method thereof | |
US8228111B2 (en) | Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation | |
CN1679236B (zh) | 半导体装置 | |
US7795977B2 (en) | Bootstrapped class AB CMOS output stage | |
CN116346123B (zh) | 一种电平转换电路和通信终端 | |
CN109417606B (zh) | 一种可输出正负电压的电平转换器 | |
CN107370485B (zh) | 负压电平转换电路 | |
US20100109774A1 (en) | Operational amplifier | |
US9705315B2 (en) | Protection circuit for preventing an over-current from an output stage | |
JP2011103607A (ja) | 入力回路 | |
CN108199708B (zh) | 一种门驱动电路、方法和装置 | |
JP2003188706A (ja) | 入出力バッファ回路 | |
WO2008072280A1 (ja) | レベルシフト回路、レベルシフト回路の駆動方法、及び、レベルシフト回路を有する半導体回路装置 | |
CN110601691B (zh) | 电平移位电路 | |
US20050030681A1 (en) | Source follower with rail-to-rail voltage swing | |
US8410839B2 (en) | Systems and methods for driving high power states using lower voltage processes | |
US8837102B2 (en) | Snubber circuit | |
CN111277261A (zh) | 一种电平转换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |