JPH0751609Y2 - プログラマブルコントローラの故障情報記憶回路 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はプログラマブルコントローラの故障情報記憶回
路に関し、詳くは、各回路に接続され、回路故障発生時
にその故障内容を示す情報を記憶し、一般情報および故
障情報を切り換え出力する故障情報記憶回路に関する。

〔従来の技術〕

第２図に従来の代表的なプログラマブルコントローラの
回路構成を示す。

第２図において、中央演算処理装置（CPU）１は、信号
入出力回路（I/0）７を介して外部機器から入力した信
号を読み出し、RAM3に記憶しておき、この入力信号に対
してシーケンス演算を行う。続いてCPU1はシーケンス演
算結果を、I/07を介して外部機器に出力することによっ
て、外部の制御対象機器の動作制御を行っている。

このようなプログラマブルコントローラではシステム作
動の信頼性向上のために各構成回路が異常になったとき
は、その回路の異常の内容を検出する異常検出回路を備
えている。

例えば、I/07のそれぞれには、第３図に示すように、I/
07の回路内に流れる電流，電圧を監視する回路７−1,7
−２が設けられ、上記回路が異常を検出した場合は、故
障情報レジスタ７−４にその異常内容が記憶される。こ
の故障レジスタ７−４の記憶内容はCPU1により読み出さ
れ、CPU1がそのコード信号に基き、故障内容を識別し、
場合によってはシステムを停止させる処理を行ってい
る。

このような故障情報レジスタ７−４はシステムが正常に
作動している間は不要である。そこで、第３図に示す回
路例では、入出力回路の構成情報、具体的には、その入
出力回路に接続されている外部信号入力信号線の数、出
力信号線の数やその他一般情報を記憶する構成情報レジ
スタ７−５を設けている。すなわち、構成情報レジスタ
７−５と故障情報レジスタ７−４を切り換接続可能なよ
うに構成して、通常はセレクタ７−６が構成情報レジス
タ７−５の記憶情報をI/0バス６に出力し、I/07に故障
が発生した時点で故障情報レジスタ７−４の記憶情報を
I/07に出力可能にしている。

この結果、CPU1がこのような制御情報を読み出す際にレ
ジスタが２個あっても指定するアドレスは１個だけでよ
く、CPU1が設定するアドレス範囲の中でシステム制御に
関するアドレス割当てを減少し、制御対象機器の入出力
信号に対するアドレス割当を増加させることが可能とな
っている。

〔考案が解決しようとする課題〕

しかしながら、従来のこの種のプログラマブルコントロ
ーラの情報記憶回路は、回路故障が発生すると、自動的
に故障情報を出力可能な状態に設定するため、システム
起動時に上述の構成情報をCPU1が読み出すことができな
いという不具合があった。

このような不具合により上述のI/07の場合、システム起
動時に、制御対象機器の入出力信号のアドレス割り当て
をCPU1が、実行する際に、故障が生じているI/07は、存
在しないとCPU1が判断してしまうことになる。

そこで、本考案の目的は従来の回路構成を大幅に変更す
ることなく、外部からの指示入力以後、故障発生時に故
障情報の自動出力が可能なプログラマブルコントローラ
の故障情報記憶回路を提供することにある。

〔課題を解決するための手段〕

このような目的を達成するために、本考案は、プログラ
マブルコントローラを構成する構成回路に接続して、当
該構成回路に発生した故障の内容を示す故障情報を記憶
する第１の記憶部と、前記構成回路で使用する各種情報
を予め記憶した第２の記憶部と、前記第１の記憶部に故
障情報が記憶されているか否かを判別し、前記故障情報
が第１の記憶部に記憶されていない場合には前記第２の
記憶部に記憶されている前記情報を出力保持し、前記故
障情報が第１の記憶部に記憶されている場合には故障情
報出力許可信号が入力すると前記第１の記憶部に記憶さ
れた当該故障情報を出力保持する出力信号切換え部とを
具えたことを特徴とする。

〔作用〕

本考案は、外部回路、例えば中央演算処理装置からの故
障情報出力許可信号を入力すること、および故障情報が
第１記憶部に記憶されていることを条件に、出力信号切
換え部が第１記憶部の故障情報を切換え出力するように
したので、システム移動時に故障発生した場合の故障情
報の自動出力の機能を損ねることなく、かつ、システム
起動時に故障が発生していても外部機器が一般情報を読
み出した後、外部回路の指示まで故障情報を読み出すこ
とが可能となる。

〔実施例〕

以下に、図面を参照して本考案を詳細に説明する。

第１図は本考案実施例の回路構成を示す。

なお、第３図に示す従来例の回路と同様の箇所には同一
の符号を付し、詳細な説明を省略する。

第１図において、FLTは各異常検出回路が発生する故障
情報信号である。

TEDはCPU1（第２図参照）が発生する故障情報出力指示
信号であり、例えば、共通バス内のデータバスを介して
情報記憶回路に転送される。

７−７はＤ型フリップフロップであり、オアゲート７−
３の出力信号をＤ端子に入力し、CPU1からの故障情報出
力指示信号TEDをクロック入力し、Ｑ端子出力をセレク
タ７−６のＢ端子の選択端子に入力している。なお、故
障情報出力指示信号が本考案の故障情報の出力許可を指
示する信号となる。

このような情報記憶回路が例えば、第２図に示すI/0ユ
ニット７のそれぞれに配置されているものとする。

このような構成において、正常状態でCPU1が情報記憶回
路をアドレス指示し、読み出し指示を行うと、構成情報
レジスタ７−５の記憶情報が、セレクタ７−６を介して
I/0バス６に出力される。

このような状態で、I/0ユニット７が故障すると、異常
検出回路（不図示）により検出された故障内容を示すコ
ード信号FLTが故障情報レジスタ７−４に書き込まれ
る。また、オアゲート７−３により上記コード信号が１
ビットのレベル“H"の信号に変換される。CPU1がレベル
“H"の故障情報出力指示信号を発生すると、Ｄ型フリッ
プフロップ７−７は、故障情報出力指示信号の入力以
後、Ｑ端子からレベル“H"の信号を保持出力するので、
セレクタ７−６の入力が切り換わり、故障情報レジスタ
７−４の記憶情報がI/0バス６に選択出力される。

また、一度、故障情報の出力指示がCPU1からなされると
故障状態が解除されない限り、セレクタ７−６は故障情
報レジスタ７−４側を接続しているので、故障情報は保
持出力され、CPU1の故障診断処理時に、CPU1によりこの
故障が検出される。

さらに、故障状態が操作者により解除されると、オアゲ
ード７−３の出力はレベル“L"となるので、CPU1からTE
D信号をレベル“L"から“H"に変化させることにより、
構成情報レジスタ７−５をI/0バス６に切換え接続する
ことができる。

〔考案の効果〕

以上、説明したように、本考案は、外部回路、例えば中
央演算処理装置からの故障情報出力許可信号を入力する
こと、および故障情報が第１記憶部に記憶されているこ
とを条件に、出力信号切換え部が第１記憶部の故障情報
を切換え出力するようにしたので、システム移動時に故
障発生した場合の故障情報の自動出力の機能を損ねるこ
となく、かつ、システム起動時に故障が発生していても
外部機器が一般情報を読み出した後、外部回路の指示ま
で故障情報を読み出すことが可能となる。

その結果、プログラマブルコントローラの誤動作が減少
し、以てプログラマブルコントローラの信頼性向上に寄
与することができる。

【図面の簡単な説明】

第１図は本考案実施例の回路構成を示す回路図、 第２図は従来のプログラマブルコントローラのシステム
構成を示す回路図、 第３図は従来の故障情報記憶回路の構成を示す回路図で
ある。 １……CPU、２……ROM、３……RAM、４……バスインタ
ーフェース、５……共通バス、６……I/0バス、７……
入出力回路（I/0）、７−１……過電流検出回路、７−
２……過電圧検出回路、７−４……故障情報レジスタ、
７−５……構成情報レジスタ、７−６……セレクタ、７
−７……Ｄ型フリップフロップ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】プログラマブルコントローラを構成する構
   成回路に接続して、当該構成回路に発生した故障の内容
   を示す故障情報を記憶する第１の記憶部と、 前記構成回路で使用する各種情報を予め記憶した第２の
   記憶部と、 前記第１の記憶部に故障情報が記憶されているか否かを
   判別し、前記故障情報が第１の記憶部に記憶されていな
   い場合には前記第２の記憶部に記憶されている前記情報
   を出力保持し、前記故障情報が第１の記憶部に記憶され
   ている場合には故障情報出力許可信号が入力すると前記
   第１の記憶部に記憶された当該故障情報を出力保持する
   出力信号切換え部とを具えたことを特徴とするプログラ
   マブルコントローラの故障情報記憶回路。