JPS60134354A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS60134354A JPS60134354A JP58242583A JP24258383A JPS60134354A JP S60134354 A JPS60134354 A JP S60134354A JP 58242583 A JP58242583 A JP 58242583A JP 24258383 A JP24258383 A JP 24258383A JP S60134354 A JPS60134354 A JP S60134354A
- Authority
- JP
- Japan
- Prior art keywords
- failure
- fault
- control register
- central processing
- central processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0748—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a remote unit communicating with a single-box computer node experiencing an error/fault
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、情報処理装置に関し、特に、故障発生時にお
ける故障装置認識のための制御方式に関する。
ける故障装置認識のための制御方式に関する。
従来の技術
従来、情報処理装置において、中央処理装置、入出力装
置等に故障が発生した場合の通知方式には、故障発生装
置が該装置自身で故障を正常中央処理装置に通知する方
式、又は、独立した処理装置を設け、該処理装置が全装
置の状態を監視し、故障発生時に故障装置をオペレーテ
ィングシステムに主記憶装置等を介して通知ヂる方式が
あった。
置等に故障が発生した場合の通知方式には、故障発生装
置が該装置自身で故障を正常中央処理装置に通知する方
式、又は、独立した処理装置を設け、該処理装置が全装
置の状態を監視し、故障発生時に故障装置をオペレーテ
ィングシステムに主記憶装置等を介して通知ヂる方式が
あった。
しかしながら、前者の方式では、故障発生装置が動作出
来ない様な故障時には通知が出来ないし、また、後者で
は、特別な監視装置灯が必要となったり、オペレーティ
ングシステムの箱別なインタフェースを持つ必要があシ
、ハードウェア量が多くなる問題があった。
来ない様な故障時には通知が出来ないし、また、後者で
は、特別な監視装置灯が必要となったり、オペレーティ
ングシステムの箱別なインタフェースを持つ必要があシ
、ハードウェア量が多くなる問題があった。
発明の目的
本発明は従来の技術に内在する上記問題を解消する為に
なされたものであり、従って本発明の目的は、装置の状
態と認識するだめの構成レジスタと装置の状態変化を通
知する手段とを設けることによシ、確実に少ないハード
ウェア量で故障発生装置を認識することが可能となる新
規な情報処理装置を提供することにある。
なされたものであり、従って本発明の目的は、装置の状
態と認識するだめの構成レジスタと装置の状態変化を通
知する手段とを設けることによシ、確実に少ないハード
ウェア量で故障発生装置を認識することが可能となる新
規な情報処理装置を提供することにある。
発明の栴成
上記目的を達成する為に、本発明に係る情報処理装置は
、情報処理装置における各装置の状態を表示する構成制
御レジスタと、各装置の故障を検出する手段と、該故障
によシ前記榴成制御レジスタの内容を書き換える手段と
、該故障を全中央処理装置に通知する手段と、中央処理
装置から前記構成制御レジスタの内容を読み取る手段と
を具備して構成される。
、情報処理装置における各装置の状態を表示する構成制
御レジスタと、各装置の故障を検出する手段と、該故障
によシ前記榴成制御レジスタの内容を書き換える手段と
、該故障を全中央処理装置に通知する手段と、中央処理
装置から前記構成制御レジスタの内容を読み取る手段と
を具備して構成される。
発明の実施例
次に、本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図であシ
、システム制御部とその周辺部を示している。第１図を
参照すると、本発明の一実施例は、中央処理装置／、コ
と、入出力装置３．ダと、主記憶装置よと、システム制
御装置６と、構成制御レジスタ７と、各装置内故障検出
回路ｌ／、／λ、／３゜／’Ｉ、／！ｒと、システム制
御装置内故障検出回路、２／。
、システム制御部とその周辺部を示している。第１図を
参照すると、本発明の一実施例は、中央処理装置／、コ
と、入出力装置３．ダと、主記憶装置よと、システム制
御装置６と、構成制御レジスタ７と、各装置内故障検出
回路ｌ／、／λ、／３゜／’Ｉ、／！ｒと、システム制
御装置内故障検出回路、２／。
２２、２３．．２４’、 ！、ユ６と、故障通知信号線
３／、３コと、構成制御レジスタ読取シ信号線ダｌ、侵
と、データ転送信号線！；／ 、 ３２ 、 ！３ 、
ＡＶ 、 ！；３とを含む。
３／、３コと、構成制御レジスタ読取シ信号線ダｌ、侵
と、データ転送信号線！；／ 、 ３２ 、 ！３ 、
ＡＶ 、 ！；３とを含む。
ここで、中央処理装置ｒ１．ｌが故障すると、中央処理
装置内故障検出回路／／、又は、システム制御装置内故
障検出回路、２／にょシ該故障が検出される。
装置内故障検出回路／／、又は、システム制御装置内故
障検出回路、２／にょシ該故障が検出される。
該故障が検出されると、システム制御装置６は、中央処
理装置λ／に対応する構成制御レジスタ・７のビットを
“Ｏ＋＋にする。その後、システム制御装置６は故障通
知信号線３／、、３２を介して中央処理装置ｄｌ及びコ
に対しシステム内で故障が発生したことを通知する。こ
の場合、中央処理装置／は故障しているために、該通知
を受けつけられない。中央処理装置コは、該通知を受け
取シ、オペレーティングシステム（以下ＯＳと略記する
）にその旨通知する。該通知を受けると、ｏｓは構成制
御レジスタ読取シ信号線侵を介して構成制御レジスタフ
の内容を読取る。その後、ＯＳは、読取った内容と故障
発生通知を受取る前に読取っておいた構成制御レジスタ
７の内容とを比較し、構成制御レジスタ７の内容が／”
から６θ”に変わっているビットに対応する装置に故障
が発生したことを知シ、論理的に中央処理装置ｌをシス
テムから切離す処理を行なう。
理装置λ／に対応する構成制御レジスタ・７のビットを
“Ｏ＋＋にする。その後、システム制御装置６は故障通
知信号線３／、、３２を介して中央処理装置ｄｌ及びコ
に対しシステム内で故障が発生したことを通知する。こ
の場合、中央処理装置／は故障しているために、該通知
を受けつけられない。中央処理装置コは、該通知を受け
取シ、オペレーティングシステム（以下ＯＳと略記する
）にその旨通知する。該通知を受けると、ｏｓは構成制
御レジスタ読取シ信号線侵を介して構成制御レジスタフ
の内容を読取る。その後、ＯＳは、読取った内容と故障
発生通知を受取る前に読取っておいた構成制御レジスタ
７の内容とを比較し、構成制御レジスタ７の内容が／”
から６θ”に変わっているビットに対応する装置に故障
が発生したことを知シ、論理的に中央処理装置ｌをシス
テムから切離す処理を行なう。
同様に、入出力装置亭に故障が発生した場合には、装置
内故障検出回路／弘又はシステム制御装置内故障検出回
路コダにより該故障が検出され、システム制御装置乙に
より構成制御レジスタ７の入出力装置グが対応するビッ
トが“Ｏ”にされ、中央処理装置／及び−にその旨通知
される。中央処理装置ｌ及びλは、各々該故障通知をＯ
８に行なうがＯ８はその処理手段に従って中央処理装置
ｌのみで入出力装置グのシステムからの切離しを行なう
。
内故障検出回路／弘又はシステム制御装置内故障検出回
路コダにより該故障が検出され、システム制御装置乙に
より構成制御レジスタ７の入出力装置グが対応するビッ
トが“Ｏ”にされ、中央処理装置／及び−にその旨通知
される。中央処理装置ｌ及びλは、各々該故障通知をＯ
８に行なうがＯ８はその処理手段に従って中央処理装置
ｌのみで入出力装置グのシステムからの切離しを行なう
。
他の装置の故障時についても前記同様手順によシ処理が
行なわれる。
行なわれる。
次に、システム制御装置が一台の密結合システムである
第一図により、システム制御装置が故障した場合の説明
を行なう。システム制御装置ｌＩＯθが故障すると、シ
ステム制御装置内故障検出回路’１０／が該故障を検出
し、該故障を故障通知信号線１００を介してシステム制
御装置Ｑ１０に通知する。
第一図により、システム制御装置が故障した場合の説明
を行なう。システム制御装置ｌＩＯθが故障すると、シ
ステム制御装置内故障検出回路’１０／が該故障を検出
し、該故障を故障通知信号線１００を介してシステム制
御装置Ｑ１０に通知する。
システム制御装置ダ１０は、構成制御レジスタ？１０の
システム制御装置＋θＯに対応するビットを“Ｏ”にし
、中央処理装置／、２０．／３０に故障を通知する。
システム制御装置＋θＯに対応するビットを“Ｏ”にし
、中央処理装置／、２０．／３０に故障を通知する。
中央処理装置／、２θ、／３０に故障を通知する方法、
及び、その後の処理に関しては、前記第１図で説明した
のと同様である。
及び、その後の処理に関しては、前記第１図で説明した
のと同様である。
発明の効果
本発明は、以上説明したように、装置状態を表示する構
成制御レジスタと故障通知手段を設けることによシ、確
実に、少ないハードウェア量で故障装置の認識が行なえ
るという効果がある。
成制御レジスタと故障通知手段を設けることによシ、確
実に、少ないハードウェア量で故障装置の認識が行なえ
るという効果がある。
第１図は本発明の一実施例を示すブロック構成図、第２
図は本発明を含むシステムの一構成例を示すブロック図
である。 ／ 、 ２ 、 １００〜／、ｊ０−・・中央処理装置
１１．３．ｑ。 ２００〜２．：ｊ０−＝入出ヵ装イ゛１、！ｒ 、 ３
００ 、３１０−・・主記憶装置、６，１０θ、り／θ
・・・システム制御装置、７゜’ｔｏｏ 、ｑｉｏ・・
・構成制御レジスタ、／／〜／３・・・各装ｆｉＩｉ内
故障検出回路、コ／〜２乙、り０／、’Ｉ／／・・・シ
ステム制御装置内故障検出回路、３／、 、？、２．
！ｒ０θ・・・故障通知信号線、弘／、４Ｚコ・・・構
成制御レジスタ読取シ信号線、Ｓ／〜ｓｓ・・・データ
転送信号線特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
図は本発明を含むシステムの一構成例を示すブロック図
である。 ／ 、 ２ 、 １００〜／、ｊ０−・・中央処理装置
１１．３．ｑ。 ２００〜２．：ｊ０−＝入出ヵ装イ゛１、！ｒ 、 ３
００ 、３１０−・・主記憶装置、６，１０θ、り／θ
・・・システム制御装置、７゜’ｔｏｏ 、ｑｉｏ・・
・構成制御レジスタ、／／〜／３・・・各装ｆｉＩｉ内
故障検出回路、コ／〜２乙、り０／、’Ｉ／／・・・シ
ステム制御装置内故障検出回路、３／、 、？、２．
！ｒ０θ・・・故障通知信号線、弘／、４Ｚコ・・・構
成制御レジスタ読取シ信号線、Ｓ／〜ｓｓ・・・データ
転送信号線特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部
Claims (1)
- 装置の状態を表示する構成制御レジスタと、各装置の故
障を検出する手段と、該故障検出により前記構成制御レ
ジスタの内容を該故障装置に対応して書換える手段と、
該故障を全中央処理装置に通知する手段と、中央処理装
置から前記構成制御レジスタの内容を読取る手段とを具
備し、装置の故障が確実に中央処理装置に通知されるこ
とを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58242583A JPS60134354A (ja) | 1983-12-21 | 1983-12-21 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58242583A JPS60134354A (ja) | 1983-12-21 | 1983-12-21 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60134354A true JPS60134354A (ja) | 1985-07-17 |
Family
ID=17091215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58242583A Pending JPS60134354A (ja) | 1983-12-21 | 1983-12-21 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134354A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277707U (ja) * | 1988-12-02 | 1990-06-14 |
-
1983
- 1983-12-21 JP JP58242583A patent/JPS60134354A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0277707U (ja) * | 1988-12-02 | 1990-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60134354A (ja) | 情報処理装置 | |
| JP2003242048A (ja) | バスシステム | |
| JPS62115555A (ja) | 計算機システムの補助記憶装置２重化管理方法 | |
| JP2743756B2 (ja) | 半導体ディスク装置 | |
| JPS62166401A (ja) | 電子計算機の多重化システム | |
| JP3110125B2 (ja) | 活線挿抜制御方式 | |
| JPH02272938A (ja) | Ａｔｍスイッチ通話路障害検出システム | |
| JPS61134846A (ja) | 電子計算機システム | |
| JP2767831B2 (ja) | 共有デバイスのアクセス管理方式 | |
| JPH06245238A (ja) | 二重化装置切替回路 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JPS6177947A (ja) | 情報入力装置の監視装置 | |
| JPS6095665A (ja) | デ−タ記憶処理装置 | |
| JPH08249248A (ja) | 情報処理装置およびそれに接続されるオプション装置 | |
| JPH1145189A (ja) | データ設定方法及びデータ処理装置 | |
| JPH0331953A (ja) | 情報処理装置 | |
| JPH0520251A (ja) | 二重化プロセス入出力装置の切換方式 | |
| JPH0713792A (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPH05336131A (ja) | データ伝送システム | |
| JPH03202943A (ja) | 記憶装置の誤り検出方式 | |
| JPH0594380A (ja) | 二重化メモリ装置 | |
| JPS61189756A (ja) | 障害通知方式 | |
| JPH0950305A (ja) | プログラマブルコントローラおよびその故障検出方法 | |
| JPH07115452A (ja) | 通信制御装置 |