JP3106158B2 - 並列計算機装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は並列計算機装置に関す
るものである。さらに詳しくは、この発明は、複数のプ
ログラムを同時に並列して高速処理することのできる新
しいデジタル計算機システムに関するものである。

【０００２】

【従来の技術】計算機処理の高速化を目的として、これ
までにも様々な工夫がなされてきている。このような高
速処理を実現するための手段の一つは、演算素子の処理
速度を速めることで、また、もう一つの手段は、演算処
理装置を高度に複数化して、全体として処理の高速化を
目指すものである。しかしながら、現状では、演算素子
の処理速度の高速化は、その可能性の限界近くにまでに
達しており、処理速度の飛躍的な向上は期待できなくな
っている。一方、ＬＳＩの製造技術の向上により、シス
テムを構成する素子数の増大については、かなりの問題
が解決され、可能性が拓かれてきている。

【０００３】このような状況から、現在では、演算処理
装置を複数化することによって計算機システムの高速化
を図る方式が有望視されている。この演算処理装置を複
数化した並列計算機の場合には、理論上は、同一演算処
理速度をもつ演算処理要素をｎ個用いれば、全体として
ｎ倍の処理速度が得られることになる。しかしながら、
実際にはそれぞれの演算処理要素を統一的に制御するこ
とは難しく、かつ、それぞれの演算処理要素間の相互結
合方式が問題となるため、演算処理要素の数に比例した
処理速度を得るのは実際のところ大変困難である。

【０００４】これまでに検討されてきているそれぞれの
演算処理要素間のデータ交換を行う相互結合方式につい
てみると、大きく分けると、 （１）共通バス方式 （２）スイッチング方式 （３）特定の演算処理要素間結合 とに区分される。このうちの共通バス方式（１）の場合
には、共通バスにそれぞれの演算処理要素が接続され、
またそれぞれの演算処理要素が共通に使用できるメモリ
も接続されている。そして、この共通メモリを介して演
算処理要素間のデータ交換を行なうことを特徴としてい
る。この方式は高速でデータ交換を行なうことができる
という利点を有するものの、あまり多くの演算処理要素
を共通バスに接続することができず、しかも、バス使用
権の制御を行なう必要があるなどの問題がある。また、
スイッチング方式（２）の場合には、多段スイッチング
回路網などのスイッチを用いて任意の演算処理要素間を
結合する。この場合のスイッチは、クロスバー・スイッ
チのような電話交換器と同様の役割を果すことになる。
そして、このスイッチング方式（２）においては、演算
処理要素の数が多くなるとスイッチング回路網のハード
ウェアが膨大になり、スイッチの制御を行なう必要があ
り、しかもデータ転送速度があまり速くないなどの欠点
がある。さらにまた、特定の演算処理要素間結合（３）
は、相互結合を特定の演算処理要素間に限定したもので
あって、ハードウェア的には明快なものになるが、用途
が特殊なものに限定されるという制約がある。

【０００５】このように、いずれの相互結合方式の場合
にも一長一短がある。このため、現状の並列計算機シス
テムにおいては、これらの方式を併用して、それぞれの
短所を補うような構成も採用されている。

【０００６】

【発明が解決しようとする課題】このように、並列計算
機では、各演算処理要素間の相互結合方式の構築が大変
に重要な課題になっており、理想的には、それらの相互
結合方式には、（１）任意の演算処理要素間で高速にデ
ータ交換が行なえること、（２）データ交換の制御が簡
単に行なうことができること、および（３）相互結合を
実現するハードウェアが単純な構造を有し、演算処理要
素の追加についても拡張の自由度があることが求められ
ている。しかしながら、前記した通り、これまでに提案
され、あるいは検討されてきている、ある規模以上の演
算処理要素をもつ並列計算機には、このような要件を全
て満たすものはない。

【０００７】この発明は、以上の通りの事情に鑑みてな
されたものであり、従来の装置の欠点を解消し、高速処
理を可能とし、簡単に操作・制御でき、さらにはより単
純なハードウェア構成をも可能とする新しい相互結合方
式を有する並列計算機装置を提供することを目的として
いる。

【０００８】

【課題を解決するための手段】この発明は、上記の課題
を解決するものとして、１つのホスト演算処理装置と、
このホスト演算処理装置をとりまくいくつかの演算処理
要素と、ホスト演算処理装置からもアクセス可能な複数
のメモリ・バンクにより構成された演算処理要素のメモ
リとを有し、ホスト演算処理装置および演算処理要素が
同時に異なるメモリ・バンクにアクセスしながら所望の
演算処理を各々並列に実行することが可能な並列計算機
装置であって、前記各メモリ・バンクは、通常はそれぞ
れの演算処理要素のバス・ラインに結合されているが、
スイッチ装置により演算処理要素のバス・ラインから切
り離されてホスト演算処理装置のバス・ラインと結合で
き、且つ結合された演算処理要素またはホスト演算処理
装置の通常のメモリとして動作するものであり、前記ス
イッチ装置は、制御装置を介して各メモリ・バンクをホ
スト演算処理装置および演算処理要素のいずれかと接続
切換するものであり、前記制御装置は、このスイッチ装
置をホスト演算処理装置から制御するものであり、各メ
モリ・バンクはそれぞれ固有のバンク番号を有し、演算
処理要素は自己の各メモリ・バンクに対応したメモリ・
アドレス空間を有し、ホスト演算処理装置はメモリ・バ
ンクに対応した一つまたは複数のメモリ・アドレス空間
を有しており、ホスト演算処理装置が必要とするとき、
所望の演算処理に必要なメモリ・バンクのバンク番号が
選択され、選択されたバンク番号を有するメモリ・バン
クが演算処理要素における該メモリ・バンクに対応した
メモリ・アドレス空間およびホスト演算処理装置の特定
のメモリ・アドレス空間のいずれかに接続されるように
なっていることを特徴とする並列計算機装置を提供す
る。また、この発明は、上記の並列計算機装置におい
て、メモリ・バンクの１つが前記スイッチ装置によって
演算処理要素に結合されたとき、その演算処理要素に対
し割り込み信号を発生し、かつ結合したメモリ・バンク
の情報を与える制御装置を備えてなることや、ＷＯモー
ドおよびＲＷモードのいずれかのモードでメモリ・バン
クがホスト演算処理装置の特定のメモリ・アドレス空間
に接続されるようになっており、ＷＯモードで接続され
る際は、複数のメモリ・バンクが同時にホスト演算処理
装置の特定のメモリ・アドレス空間に接続可能であり、
所望の演算処理に必要な情報を接続された複数のメモリ
・バンクに対して同時に書き込みができるようになって
おり、ＲＷモードで接続される際は、一つのメモリ・バ
ンクのみがホスト演算処理装置の特定のメモリ・アドレ
ス空間に接続可能であり、所望の演算処理に必要な情報
を接続された一つのメモリ・バンクに対して読みおよび
書き込みができるようになっていることなどをその態様
として提供する。

【０００９】

【作用】この発明の並列計算機装置においては、ホスト
演算処理装置と演算処理要素をメモリ・バンクを介して
結合し、しかも、メモリ・バンクはある時刻では、ホス
ト演算処理装置あるいは演算処理要素のいずれかとスイ
ッチ装置により結合し、このスイッチ装置の切換えで直
ちにホスト演算処理装置へも演算処理要素へも結合する
ことができるようにしている。ホスト演算処理装置ある
いは演算処理要素に接続されたメモリ・バンクは、ホス
ト演算処理装置、あるいは演算処理要素の通常のメモリ
として動作する。このため、ホスト演算処理装置と演算
処理要素間のデータ交換はメモリ・バンクにデータを書
込む時間とメモリ・バンクの切替えの時間で、大変高速
に行うことができる。

【００１０】

【実施例】図１は、この発明の一実施例を例示したブロ
ック図である。たとえばこの図１に示したように、この
発明の並列計算機装置は、ホストとなるホスト演算処理
装置（１１）とともに、いくつかの演算処理要素群（１
２）を有している。このホスト演算処理装置（１１）あ
るいは演算処理要素群（１２）の中の特定の一つの演算
処理要素（１２ａ，ｂ，ｃ…）のいずれかのものも、ス
イッチ装置（１３）によりメモリ・バンク群（１４）の
うちのメモリ・バンクに結合できるようにしている。そ
して、スイッチ装置（１３）は、ホスト演算処理装置
（１１）により制御される制御装置（１５）によって動
作制御される。

【００１１】メモリ・バンク群（１４）は複数のメモリ
・バンクで構成され、各メモリ・バンクには固有のバン
ク番号（ｎ）を付けることができる。そして各メモリ・
バンクは、スイッチ装置（１３）によりホスト演算処理
装置（１１）あるいは演算処理要素（１２ａ，ｂ，ｃ
…）に接続されるが、その接続により、ホスト演算処理
装置（１１）または演算処理要素（１２ａ，ｂ，ｃ…）
のある特定のメモリ空間にマッピングされる。

【００１２】なお、演算処理要素（１２ａ，ｂ，ｃ…）
は、次の３つの状態を持っている。 ＜Ａ＞ 実行 ＜Ｂ＞ リセット ＜Ｃ＞ ホールド 実行＜Ａ＞は、演算処理要素が演算処理要素に接続され
ているメモリ・バンクのメモリに書き込まれたコードに
従って処理を実行している状態である。

【００１３】リセット＜Ｂ＞状態は、現在の演算処理要
素の状態とは無関係に、あるメモリの特定アドレスに制
御が移され、実行＜Ａ＞状態になることを意味してい
る。そして、ホールド＜Ｃ＞状態は演算処理要素の動作
が停止している状態である。ホールド＜Ｃ＞状態が解除
されると、その前の状態から演算処理要素は実行＜Ａ＞
を開始する。

【００１４】このような演算処理要素の３つの状態は、
通常の計算機の３つの状態と全く同じものである。ま
た、ホスト演算処理装置（１１）は、演算処理要素（１
２ａ，ｂ，ｃ…）に対してリセット信号を送ることがで
きる。演算処理要素（１２ａ，ｂ，ｃ…）はこのリセッ
ト信号によりリセット状態になる。また、演算処理要素
（１２ａ，ｂ，ｃ…）の初期状態はホールド状態となっ
ている。

【００１５】さらに具体的に説明するために、図２を示
すと、ホスト演算処理装置（１１）と、２台の演算処理
要素（１２ａ）（１２ｂ）、１バンクのメモリ容量が１
２８Ｋバイトのメモリ・バンク（ｎ０〜ｎ１５）から構
成される並列計算機システムにおいて、まず、１６のメ
モリ・バンク（ｎ０〜ｎ１５）を、演算処理要素（１２
ａ）（１２ｂ）側に接続する。バンク番号（ｎ）０から
７までの各メモリ・バンクは演算処理要素（１２ａ）の
メモリ・アドレス０番地から１２８Ｋバイトごとに区切
られた８つのメモリ空間に接続する。すなわち、メモリ
・バンクｎ０はメモリ・アドレス０〜１ＦＦＦＦ（１６
進数表示）、メモリ・バンクｎ１はメモリ・アドレス２
００００〜３ＦＦＦＦ、メモリ・バンクｎ２はメモリ・
アドレス４００００〜５ＦＦＦＦ・・・・、メモリ・バ
ンクｎ７はメモリ・アドレスＥ００００〜ＦＦＦＦＦに
接続される。同様に、演算処理要素（１２ｂ）には、メ
モリ・バンクｎ８〜メモリ・バンクｎ１５を接続する。
演算処理要素とこのように演算処理要素のメモリ空間に
接続されているメモリ・バンクにより、完全に１つの計
算機としての機能を果す。したがって、この計算機シス
テムでは、ホスト演算処理装置（１１）と２つの演算処
理要素（１２ａ）（１２ｂ）による２台の計算機との合
計３台の計算機によって並列計算機システムが構成され
ている。各メモリ・バンクｎ０〜１５はホスト演算処理
装置（１１）により制御されるスイッチ（１３）によ
り、演算処理要素（１２ａ）（１２ｂ）のバスから切り
離され、ホスト演算処理装置（１１）のバスに接続する
ことができる。このときホスト演算処理装置（１１）に
接続されるメモリ・アドレスを仮に８００００〜９ＦＦ
ＦＦとすることができる。

【００１６】このような構造であれば、ホスト演算処理
装置（１１）と演算処理要素（１２ａ）（１２ｂ）間の
データ交換はメモリ・バンクのスイッチの切換えと切換
えられたメモリ・バンク上のデータのリード／ライトに
より高速に実行することが可能となる。すなわち、たと
えば、演算処理要素（１２ａ）のメモリ・バンクｎ０に
演算処理要素が実行すべきコードを、メモリ・バンクｎ
４にそのコードが処理されるデータをホスト演算処理装
置（１１）から演算処理要素（１２ａ）に送り、演算処
理要素（１２ａ）で与えられたコードを実行し、計算結
果をメモリ・バンクｎ５に出力するものとする。このと
き、ホスト演算処理装置（１１）は、まずメモリ・バン
クｎ０をホスト演算処理装置（１１）に切換え、ファイ
ルからコードを読み出し、ホスト演算処理装置（１１）
のメモリ・アドレス８００００〜９ＦＦＦＦへ書き込
む。すなわち、メモリ・バンクｎ０にコードが書き込ま
れたことになる。同様にして、メモリ・バンクｎ４にも
データを書き込む。このような準備が整った後、演算処
理要素（１２ａ）は与えられたコードを実行し、結果を
メモリ・バンクｎ４に出力する。演算処理要素（１２
ａ）での処理が終了したき、メモリ・バンクｎ４をホス
ト演算装置（１１）に接続する。ホスト演算処理装置
（１１）は演算処理要素（１２ａ）の処理結果を得る。
ホスト演算処理装置（１１）は処理結果を得た後、新た
なデータをメモリ・バンクｎ４に書き出し、演算処理要
素（１２ａ）に送れば、演算処理要素（１２ａ）は与え
られたデータに基づいて次の処理を開始する。演算処理
要素（１２ｂ）についても同様な手続きでホスト演算処
理装置（１１）から与えられたコードとデータについ
て、処理を行なうことができる。演算処理要素（１２
ａ）と演算処理要素（１２ｂ）に同じコードで、異なる
データの処理を並列で実行させる場合には、まず、メモ
リ・バンクｎ０とメモリ・バンクｎ８を同時にホスト演
算処理装置（１１）に接続し、この２つのメモリ・バン
クに同時にコードを書き込む。その後、メモリ・バンク
ｎ４とメモリ・バンクｎ１２にそれぞれのデータを書き
込んで、演算処理要素（１２ａ）と演算処理要素（１２
ｂ）での処理を開始すれば、異なるデータの処理を並列
に実行することができる。

【００１７】メモリ・バンクのホスト演算処理装置と演
算処理要素との切り換えはスイッチ装置（１３）で行な
うが、このスイッチ装置（１３）の制御は、すべてホス
ト演算処理装置（１１）が行なう。その場合、次のよう
な構造・機能をもつようにすることができる。 ＜ア＞スイッチ装置（１３）の制御は、ホスト演算処理
装置で行なう。

【００１８】＜イ＞初期状態では、スイッチはすべて演
算処理要素側に接続する。

【００１９】＜ウ＞ホスト演算処理装置側に切換えられ
たときは、次の２つのモードを用意する。 （ａ）ＷＯ（Write only）モード （ｂ）ＲＷ（read/write）モード ＜エ＞ＲＷモードでは、ホスト演算処理装置のバスに接
続できるメモリ・バンクは１つだけとする。

【００２０】＜オ＞ＷＯモードでは、複数のメモリ・バ
ンクが同時にホスト演算処理装置のバスに接続できる。 ＜カ＞メモリ・バンクの接続状態を示す、スイッチ状態
レジスタを用意する。このレジスタは、たとえば、メモ
リ・バンクに対応するビットのフラグがセットされてい
るとき、メモリ・バンクはホスト演算処理装置に接続さ
れていることを示す。セットされていないときは、演算
処理要素側に接続されているものとする。各ビットのフ
ラグのセットはホスト演算処理装置が行なう。フラグの
リセットは、スイッチがホスト演算処理装置バスから演
算処理要素側に切換わったとき、自動的に行なわれる。
各演算処理要素は自分が所有するメモリ・バンクのスイ
ッチ状態レジスタを読み出すことができる。レジスタの
各ビットの状態の変化に対して、変化ビットに対応する
メモリ・バンクをもつ演算処理要素に割込み信号を発生
する。

【００２１】＜キ＞スイッチ切換え用のコマンドは次の
３つとする。 ＷＯ，ｎ メモリｎをＷＯモードでホスト演算処理
装置バスに接続する。

【００２２】 ＲＷ，ｎ メモリｎをＲＷモードでホスト演算処
理装置バスに接続する。 ＲＥＳＥＴ ホスト演算処理装置に接続されている
メモリを演算処理要 素側のＰＥバスに戻す。 ただし、ｎは、メモリ・バンク番号である。

【００２３】＜ク＞ＷＯコマンドのシーケンスは次の通
りとする。

【００２４】＜１＞スイッチ状態レジスタのｎビットに
フラグをセットする。 ＜２＞もし、ホスト演算処理装置にＲＷモードで接続さ
れているメモリ・バンクがあれば、これを演算処理要素
側に切換える。 ＜３＞＜１＞のフラグによる演算処理要素への割込みが
受け付けられるまでの間、待つ。ただし、演算処理要素
がホールド状態のときは、直ちに４に移る。

【００２５】＜４＞メモリ・バンクｎをホスト演算処理
装置バスに接続する。

【００２６】＜ケ＞ＲＷコマンドのシーケンスは次の通
りとする。 ＜１＞スイッチ状態レジスタのｎビットにフラグをセッ
トする。 ＜２＞もし、ホスト演算処理装置バスに接続されている
メモリ・バンクがあれば、このすべてを演算処理要素側
に切換える。 ＜３＞＜１＞のフラグ変化による演算処理要素への割込
みが受け付けられるまでの間、待つ、ただし、演算処理
要素がホールド状態のときは、直ちに次の＜４＞に移
る。

【００２７】＜４＞メモリ・バンクｎをホスト演算処理
装置バスに接続する。

【００２８】＜コ＞ＲＥＳＥＴコマンドのシーケンスに
ついては次のようにする。ホスト演算処理装置（１１）
バスに接続されているすべてのメモリ・バンクを演算処
理要素側に切換える。また、演算処理要素では、スイッ
チ状態レジスタに関して、次のような機能をもつことと
する。

【００２９】１）スイッチ状態レジスタのビットの変化
に対して、出される割込みに対応する。 ２）スイッチ状態レジスタの内容を読取ることができ
る。 ３）ホスト演算処理装置に対して、割込み信号を発生す
る。

【００３０】以上のような機能をもつ並列計算機の制御
の１例は、次のようになる。すなわち、初期状態では、
メモリ・バンクｎ０〜ｎ１５はすべて演算処理要素（１
２ａ）（１２ｂ）に接続されている。また、この演算処
理要素（１２ａ）（１２ｂ）はホールド状態となってい
る。ホスト演算処理装置（１１）は、演算処理要素（１
２ａ）、演算処理要素（１２ｂ）のメモリ・バンクに対
し、しかるべきコードあるいはデータを送る。各演算処
理要素（１２ａ）（１２ｂ）に対して、ホスト演算処理
装置（１１）からメモリ・バンクにコードおよびデータ
が書き込まれて、演算処理要素（１２ａ）（１２ｂ）が
実行可能な状態になったなら、ホスト演算処理装置（１
１）はその演算処理要素（１２ａ）（１２ｂ）に対し
て、リセット信号を送る。リセット信号を受けた演算処
理要素（１２ａ）（１２ｂ）は、ホスト演算処理装置
（１１）から送られてきたコードとデータに従って実行
状態となる。勿論、演算処理要素にある定まった特定の
実行用のコードをＲＯＭとして用意しておいてもよい。
この場合は、初期状態で、ホスト演算処理装置（１１）
から直ちにリセット信号を送ることができる。

【００３１】ホスト演算処理装置（１１）からのリセッ
ト信号を受けた演算処理要素（１２ａ）（１２ｂ）は、
実行状態となり、各演算処理要素はそれぞれ並列に動作
する。ホスト演算処理装置（１１）と演算処理要素（１
２ａ）（１２ｂ）間のデータ通信は、メモリ・バンクの
切換えで高速に行なうことができる。どちら側からも相
手に割込み信号を発生することができるので、メモリ・
バンク切換えのと通信の手順をプログラム化しておけ
ば、双方から必要なときに必要とするデータを相手側に
送信し、また相手側からのデータを受信することができ
る。

【００３２】演算処理要素（１２ａ）（１２ｂ）のデー
タ通信は、ホスト演算処理装置（１１）を介して行なわ
れることになる。この場合、データ送り出しの演算処理
要素（１２ａ）（１２ｂ）のメモリ・バンクをホスト演
算処理装置（１１）に接続し、このメモリ・バンクのデ
ータを一旦ホスト演算処理装置（１１）のメモリにコピ
ーした後、送り側のメモリ・バンクをホスト演算処理装
置（１１）に接続して、コピーしたデータを書き込むと
いう手順になる。ホスト演算処理装置（１１）のメモリ
にコピーせずに効率的に演算処理要素（１２ａ）（１２
ｂ）間通信を実行するには、メモリ・バンクに接続する
ホスト演算処理装置（１１）側のメモリ空間を８０００
０〜９ＦＦＦＦの１つだけではなく、複数にすればよ
い。たとえば、ホスト演算処理装置（１１）側のメモリ
・アドレスＡ００００〜ＢＦＦＦＦのメモリ空間もメモ
リ・バンクと接続できるようにすれば、データの発信元
のメモリ・バンクをメモリ・アドレス８００００〜９Ｆ
ＦＦＦに接続し、データの受け側のメモリ・バンクをメ
モリ・アドレスＡ００００〜ＢＦＦＦＦに接続する。こ
のようにすれば、演算処理要素（１２ａ）（１２ｂ）間
のデータ転送はホスト演算処理装置（１１）内のメモリ
転送で実行できる。

【００３３】メモリ・バンク切換えによるデータ通信を
除いては、演算処理要素（１２ａ）（１２ｂ）も完全な
１個の計算機として動作する。このことは、演算処理要
素（１２ａ）（１２ｂ）もホスト演算処理装置（１１）
と同じ機能をもつことができることを意味する。もし、
演算処理要素（１２ａ）（１２ｂ）にこのホスト演算処
理装置（１１）をもつスイッチ機能、制御機能をもたせ
れば、図３に例示したように、演算処理要素（１２ａ）
（１２ｂ）も１つのホスト演算処理装置（１１）とな
り、その下にいくつかの演算処理要素（たとえば１２ａ
ａ、１２ａｂ...)を接続することが可能となる。ピラミ
ッド状に演算処理要素を増加させることが可能となり、
大規模な並列計算機を容易に構成することができる。

【００３４】

【発明の効果】以上のように、この発明によって、１台
のホスト演算処理装置にメモリ・バンクを介して星状に
接続された複数の演算処理要素で構成される並列計算機
が実現される。各演算処理要素は完全な独立した計算機
を構成する。ホスト演算処理装置、各演算処理要素間の
データ転送は、演算処理要素のメモリ・バンクをホスト
演算処理装置に接続することにより、ホスト演算処理装
置内のデータのメモリ転送として実行することができ
る。メモリ・バンク切換えは１入出力命令で実行でき
る。このため、非常に高速でデータ通信ができる。ＷＯ
モードを用いれば、複数の演算処理要素のメモリ・バン
クに同時にデータやプロクラム・コードを書き出すこと
ができる。

【００３５】また、メモリ・バンクの切換え制御は一括
してホスト演算処理装置が行なうため、競合問題が発生
せず、簡単な制御手順で効率のよいものとなる。さらに
は、演算処理要素にホスト演算処理装置としての機能を
備えることもできる。このようにすると演算処理要素の
下にさらに複数の演算処理要素を接続することが可能と
なり、規模の大きな並列計算機システムを容易に作り上
げることができる。

【図面の簡単な説明】

【図１】この発明の一実施例である並列計算機システム
を示すブロック図である。

【図２】演算処理要素２台、１２８Ｋバイトのメモリ・
ブロック１６で構成したシステム例を示すブロック図で
ある。

【図３】演算処理要素の下に更に演算処理要素を接続し
て、ピラミット状に演算処理要素を配置システム図であ
る。

【符号の説明】

１１ ホスト演算処理装置 １２ 演算処理要素群 １２ａ，１２ｂ，１２ｃ 演算処理要素 １３ スイッチ装置 １４ メモリ・バンク群 １５ スイッチ制御装置

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−6753（ＪＰ，Ａ) 特開 昭53−105947（ＪＰ，Ａ) 特開 昭59−202561（ＪＰ，Ａ) 特開 昭63−123152（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) D06F 15/167 D06F 13/16 510 ＪＩＣＳＴファイル（ＪＯＩＳ) ＷＰＩ（ＤＩＡＬＯＧ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】１つのホスト演算処理装置と、このホスト
   演算処理装置をとりまくいくつかの演算処理要素と、ホ
   スト演算処理装置からもアクセス可能な複数のメモリ・
   バンクにより構成された演算処理要素のメモリとを有
   し、ホスト演算処理装置および演算処理要素が同時に異
   なるメモリ・バンクにアクセスしながら所望の演算処理
   を各々並列に実行することが可能な並列計算機装置であ
   って、 前記各メモリ・バンクは、 通常はそれぞれの演算処理要
   素のバス・ラインに結合されているが、スイッチ装置に
   より演算処理要素のバス・ラインから切り離されてホス
   ト演算処理装置のバス・ラインと結合でき、且つ結合さ
   れた演算処理要素またはホスト演算処理装置の通常のメ
   モリとして動作するものであり、前記スイッチ装置は、
   制御装置を介して各メモリ・バンクをホスト演算処理装
   置および演算処理要素のいずれかと接続切換するもので
   あり、前記制御装置は、このスイッチ装置をホスト演算
   処理装置から制御するものであり、 各メモリ・バンクはそれぞれ固有のバンク番号を有し、
   演算処理要素は自己の各メモリ・バンクに対応したメモ
   リ・アドレス空間を有し、ホスト演算処理装置はメモリ
   ・バンクに対応した一つまたは複数のメモリ・アドレス
   空間を有しており、 ホスト演算処理装置が必要とするとき、所望の演算処理
   に必要なメモリ・バンクのバンク番号が選択され、選択
   されたバンク番号を有するメモリ・バンクが演算処理要
   素における該メモリ・バンクに対応したメモリ・アドレ
   ス空間およびホスト演算処理装置の特定のメモリ・アド
   レス空間のいずれかに接続されるようになっていること
   を特徴とする並列計算機装置。
2. 【請求項２】請求項１の並列計算機装置において、メモ
   リ・バンクの１つが前記スイッチ装置によって演算処理
   要素に結合されたとき、その演算処理要素に対し割り込
   み信号を発生し、かつ結合したメモリ・バンクの情報を
   与える制御装置を備えてなることを特徴とする並列計算
   機装置。
3. 【請求項３】請求項１または２の並列計算機装置におい
   て、ＷＯモードおよびＲＷモードのいずれかのモードで
   メモリ・バンクがホスト演算処理装置の特定のメモリ・
   アドレス空間に接続されるようになっており、 ＷＯモードで接続される際は、複数のメモリ・バンクが
   同時にホスト演算処理装置の特定のメモリ・アドレス空
   間に接続可能であり、所望の演算処理に必要な情報を接
   続された複数のメモリ・バンクに対して同時に書き込み
   ができるようになっており、 ＲＷモードで接続される際は、一つのメモリ・バンクの
   みがホスト演算処理装置の特定のメモリ・アドレス空間
   に接続可能であり、所望の演算処理に必要な情報を接続
   された一つのメモリ・バンクに対して読みおよび書き込
   みができるようになっていることを特徴とする並列計算
   機装置。