JPH04225463A - 並列処理型電子計算機システム - Google Patents

並列処理型電子計算機システム

Info

Publication number
JPH04225463A
JPH04225463A JP2407553A JP40755390A JPH04225463A JP H04225463 A JPH04225463 A JP H04225463A JP 2407553 A JP2407553 A JP 2407553A JP 40755390 A JP40755390 A JP 40755390A JP H04225463 A JPH04225463 A JP H04225463A
Authority
JP
Japan
Prior art keywords
data
computer system
parallel processing
single board
board computers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2407553A
Other languages
English (en)
Inventor
Toshiyuki Fujioka
藤岡 俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2407553A priority Critical patent/JPH04225463A/ja
Publication of JPH04225463A publication Critical patent/JPH04225463A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、並列処理型電子計算機
システムに関し特に複数の中央処理装置であるシングル
ボードコンピュータ間で同時に、かつ、並列にデータを
転送することができる並列処理型電子計算機システムに
関する。
【0002】
【従来の技術】従来、この種の並列処理型電子計算機シ
ステムとしては、図2に示すバス結合方式、図3に示す
クロスバ結合方式がある。図2のバス結合方式は、デー
タの転送又はデータの入力処理のいずれか一方の動作を
順次行う3個のシングルボードコンピュータ(以下SB
Cという)1A,2A,3Aがあり、これらのコンピュ
ータ間をバス13で結合している。例えばSBC1Aが
SBC2A又はSBC3Aにデータ転送を行っている時
点では、バス13の共用ができないので、SBC2A,
3AのいずれからもSBC1Aへのデータ転送を行うこ
とができない。またSBC2A,3A同士のデータ転送
も行うことができなかった。
【0003】一方、図3のクロスバ結合方式は、SBC
1A,2A,3Aとの間を図3のように、クロスバース
イッチX1〜X9からなるクロスバ14で相互に結合し
ている。このクロスバ結合方式では、例えばSBC1A
からSBC3Aへデータ転送する場合にクロスバースイ
ッチX1,X7をオンとして接続ラインを構成する。ま
た同時にSBC1AからSBC2Aへデータ転送を行う
場合には、クロスバスイッチX2,X5をオンとして接
続ラインを構成する。しかし、同時にSBC3AからS
BC1A又はSBC2Aへデータ転送要求があった場合
に、クロスバースイッチX9とクロスバースイッチX3
又はX6をオンとしてデータ転送することができなかっ
た。
【0004】
【発明が解決しようとする課題】上述した従来の並列処
理型電子計算機システムは、バス結合方式においては、
1対向のSBC同士の間以外にデータの交換が行なえな
いので、SBCを増しても、全体の処理能力の向上に限
界がある欠点がある。次にクロスバ結合方式においては
、複数のSBC間でのデータ転送は可能であるが、1つ
のSBCからデータを出力して転送動作している間は、
他のSBCからのデータを受けとることができない欠点
があった。
【0005】
【課題を解決するための手段】本発明並列処理型電子計
算機システムは複数のシングルボードコンピュータ間に
接続されたデータバスを介してデータ転送の授受を行う
並列処理型電子計算機システムにおいて、前記シングル
ボードコンピュータのそれぞれの出力部とデータバスと
の間に備えられたデータ送出用ゲート回路と、自分以外
のシングルボードコンピュータの数に対応すると同時に
情報の書き込み読み出し可能なデュアルポートメモリと
を有する。
【0006】
【実施例】次に、本発明について図面を参照して説明す
る。
【0007】図1は本発明の一実施例の並列処理型計算
機システムのブロック図である。図1の実施例は、デー
タの転送又はデータの入力および処理のいずれか一方の
動作を順次行う3個のシングルボードコンピュータ(以
下SBCという)21〜23があり、このSBC21〜
23のそれぞれにはデータ転送用ゲート回路10,11
,12が接続され、さらに自分以外の2個のコンピュー
タからデータを入力し一時記憶すると同時に自分のSB
Cへの読み出しも可能な2個づつのデュアルポートメモ
リ4,5およびデュアルポートメモリ6,7およびデュ
アルポートメモリ8,9が接続されている。また、この
データ出力用ゲート回路とデュアルポートメモリとの間
の接続系統は、例えばデータ出力用ゲート回路10は自
分以外のデュアルポートメモリ6,8と接続線10A,
10Bで接続され、自分のデュアルポートメモリ4,5
は自分以外のデータ出力用ゲート回路11,12と接続
線11A,12Bで接続されている。ほかのSBC22
,23に接続される系統も同様の型式で接続されている
【0008】次に本実施例の動作を説明する。今、動作
例としてSBC21からSBC23のデュアルポートメ
モリ8へデータを転送するとともに、SBC22,23
からSBC21のデュアルポートメモリ4,5へ接続線
11A,12Bを介してデータを入力する場合を説明す
る。まず、SBC21がデータ出力用ゲート回路10経
由データをデュアルポートメモリ8へ転送している間に
、SBC22およびSBC23から同時にSBC21へ
データ転送があった場合には、それぞれデュアルポート
メモリ4,5へそれぞれ記憶される。一方SBC21が
デュアルポートメモリ8へのデータ転送を終了すると、
SBC21はデュアルポートメモリ4又は5のデータを
読み込みデータ処理を行う。デュアルポートメモリ4,
5のデータの処理順序は、先着メモリ優先等の処理規準
等により定められる。一方、SBC23も同様にデュア
ルポートメモリ5へのデータ転送を終了すると、デュア
ルポートメモリ8への書き込みデータの読み出しを行い
、データ処理を行う。ここでデュアルポートメモリは書
き込み読み出しが、ほぼ同時に独立に行われるので、例
えばSBC21の系統でSBC22からデュアルポート
メモリ4への書き込み中であっても、SBC21のデー
タ転送が終了すれば、デュアルポートメモリ4からデー
タの読み込みを開始し、データ処理を行うことができる
【0009】
【発明の効果】以上説明したように本発明は、複数のシ
ングルボードコンピュータ間のインタフェース部にそれ
ぞれデータ出力用ゲート回路とデュアルポートメモリと
を備えることにより、シングルボードコンピュータ間の
相互のデータ転送を同時に行うことが可能になる効果が
ある。したがって実装されたシングルボードコンピュー
タの数に比例して処理能力を向上できる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の並列処理型電子計算機シス
テムのブロック図である。
【図2】従来の並列処理型電子計算機システムのブロッ
ク図である。
【図3】従来例のほかの実施例を示すブロック図である
【符号の説明】
1〜3    シングルボードコンピュータ4〜9  
  デュアルポートメモリ 10〜12    データ出力用ゲート回路10A,1
0B,11A,11B,12A,12B    接続線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  複数のシングルボードコンピュータ間
    に接続されたデータバスを介してデータ転送の授受を行
    う並列処理型電子計算機システムにおいて、前記シング
    ルボードコンピュータのそれぞれの出力部とデータバス
    との間に備えられたデータ送出用ゲート回路と、自分以
    外のシングルボードコンピュータの数に対応すると同時
    に情報の書き込み読み出し可能なデュアルポートメモリ
    とを有することを特徴とする並列処理型電子計算機シス
    テム。
  2. 【請求項2】  自分自身のシングルボードコンピュー
    タの前記データ出力用ゲート回路から自分以外の複数の
    シングルボードコンピュータの前記デュアルポートメモ
    リに対応して書き込みを行うための個別の接続ラインを
    有し、このデュアルポートメモリにデータが書き込まれ
    るとほぼ同時にがい当するシングルボードコンピュータ
    が読み出し処理の動作を行うことを特徴とする請求項1
    記載の並列処理型電子計算機システム。
JP2407553A 1990-12-27 1990-12-27 並列処理型電子計算機システム Pending JPH04225463A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2407553A JPH04225463A (ja) 1990-12-27 1990-12-27 並列処理型電子計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2407553A JPH04225463A (ja) 1990-12-27 1990-12-27 並列処理型電子計算機システム

Publications (1)

Publication Number Publication Date
JPH04225463A true JPH04225463A (ja) 1992-08-14

Family

ID=18517123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2407553A Pending JPH04225463A (ja) 1990-12-27 1990-12-27 並列処理型電子計算機システム

Country Status (1)

Country Link
JP (1) JPH04225463A (ja)

Similar Documents

Publication Publication Date Title
JPS6126103B2 (ja)
JPH01320564A (ja) 並列処理装置
JPS63255760A (ja) 制御システム
JPH04225463A (ja) 並列処理型電子計算機システム
JPS6111876A (ja) デ−タ転送方式
JPH03131951A (ja) データ転送方式
JP2705955B2 (ja) 並列情報処理装置
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JPS6367702B2 (ja)
JPS6130300B2 (ja)
JPH05120207A (ja) デ−タ転送方式
JP3106158B2 (ja) 並列計算機装置
JPH02108150A (ja) コンピュータの並列分散処理装置
JPS63206855A (ja) デ−タ転送装置
JP2878160B2 (ja) 競合調停装置
JPS61260349A (ja) メモリ選択方式
JPS63104155A (ja) 電子計算機
JPH0259845A (ja) 通信制御回路
JPS60147864A (ja) マイクロコンピユ−タ装置
JPS6116115B2 (ja)
JPH0352057A (ja) 並列計算機構成方式
JPH0586573B2 (ja)
JPS63307529A (ja) 演算処理ユニット間の通信制御方式
JPH0574866B2 (ja)
JPS6095667A (ja) 外部アドレス空間高速アクセス方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980707