JPH0573506A - マルチプロセツサシステム - Google Patents
マルチプロセツサシステムInfo
- Publication number
- JPH0573506A JPH0573506A JP23763591A JP23763591A JPH0573506A JP H0573506 A JPH0573506 A JP H0573506A JP 23763591 A JP23763591 A JP 23763591A JP 23763591 A JP23763591 A JP 23763591A JP H0573506 A JPH0573506 A JP H0573506A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing unit
- central processing
- multiprocessor system
- belonging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 複数のＣＰＵを具備し、ＣＰＵ間通信により
それらが共働して処理を遂行するマルチプロセッサシス
テムに関し、効率の良いＣＰＵ間通信を可能とするマル
チプロセッサシステムを提供することを目的とする。 【構成】 少なくとも１つの中央処理ユニット１０を備
えた第１のデータ処理部１２と、少なくとも１つの中央
処理ユニット１４を備えた第２のデータ処理部１６と、
該第１および第２のデータ処理部１２，１６のそれぞれ
に属する中央処理ユニット１０，１４のバスに接続さ
れ、該第１および第２の中央処理ユニット１０，１４の
間で不定期な第１のデータ群の受け渡しを行なうデュア
ルポートメモリ１８と、該第１および第２のデータ処理
部１２，１６のそれぞれに属する中央処理ユニット１
０，１４の間で定期的な第２のデータ群の受け渡しを行
なうデータ転送手段２０とを具備する。
それらが共働して処理を遂行するマルチプロセッサシス
テムに関し、効率の良いＣＰＵ間通信を可能とするマル
チプロセッサシステムを提供することを目的とする。 【構成】 少なくとも１つの中央処理ユニット１０を備
えた第１のデータ処理部１２と、少なくとも１つの中央
処理ユニット１４を備えた第２のデータ処理部１６と、
該第１および第２のデータ処理部１２，１６のそれぞれ
に属する中央処理ユニット１０，１４のバスに接続さ
れ、該第１および第２の中央処理ユニット１０，１４の
間で不定期な第１のデータ群の受け渡しを行なうデュア
ルポートメモリ１８と、該第１および第２のデータ処理
部１２，１６のそれぞれに属する中央処理ユニット１
０，１４の間で定期的な第２のデータ群の受け渡しを行
なうデータ転送手段２０とを具備する。
Description
【０００１】
【産業上の利用分野】本発明は、複数のＣＰＵを具備
し、ＣＰＵ間通信によりそれらが共働して処理を遂行す
るマルチプロセッサシステムに関する。
し、ＣＰＵ間通信によりそれらが共働して処理を遂行す
るマルチプロセッサシステムに関する。
【０００２】
【従来の技術】算術演算ユニット、レジスタ、制御回路
を１つのＬＳＩに集積したマイクロプロセッサは、各方
面において、機器の制御・監視等のために機器に組み込
まれて使用されているが、マイクロプロセッサが処理す
べき情報の量が多量で複雑であるために１つのマイクロ
プロセッサでは所要時間内で処理し得ない場合には、複
数のマイクロプロセッサに処理を分割しそれらを共働さ
せて処理を遂行する、マルチプロセッサシステムにより
実現される。
を１つのＬＳＩに集積したマイクロプロセッサは、各方
面において、機器の制御・監視等のために機器に組み込
まれて使用されているが、マイクロプロセッサが処理す
べき情報の量が多量で複雑であるために１つのマイクロ
プロセッサでは所要時間内で処理し得ない場合には、複
数のマイクロプロセッサに処理を分割しそれらを共働さ
せて処理を遂行する、マルチプロセッサシステムにより
実現される。
【０００３】例えば、ＳＤＨ／ＳＯＮＥＴ(Synchronous
Digital Hierarchy／SynchronousOptical NETwork)と
呼ばれる新しい同期方式を適用した搬送装置が通信の分
野に積極的に導入されてきているが、この新しい同期方
式ではいままで個別に管理されてきた装置に対する管理
体系を見直し、キャリア内にある付加サービス・チャン
ネルを利用して装置、装置間をデータ・コミュニケーシ
ョン・チャンネル（ＤＣＣ）でリンクし、装置を共通な
オペレーション・システム下で管理していく方向にあ
る。さらにこの共通オペレーション・システムで取り扱
われる運用情報は各ベンダーが個別に装置を管理してい
たときに扱っていた運用情報に比べると飛躍的に増加し
ている。
Digital Hierarchy／SynchronousOptical NETwork)と
呼ばれる新しい同期方式を適用した搬送装置が通信の分
野に積極的に導入されてきているが、この新しい同期方
式ではいままで個別に管理されてきた装置に対する管理
体系を見直し、キャリア内にある付加サービス・チャン
ネルを利用して装置、装置間をデータ・コミュニケーシ
ョン・チャンネル（ＤＣＣ）でリンクし、装置を共通な
オペレーション・システム下で管理していく方向にあ
る。さらにこの共通オペレーション・システムで取り扱
われる運用情報は各ベンダーが個別に装置を管理してい
たときに扱っていた運用情報に比べると飛躍的に増加し
ている。
【０００４】この結果、装置に組込まれる装置組込み型
マイクロ・プロセッサがサポートしなくてはならない処
理も飛躍的に増えたため、複数のＣＰＵを用いたマルチ
プロセッサシステムを構成し、機能の分担、処理負荷の
分散をはかる必要がでてきた。ここで、機能の分担と
は、同型の処理をパッケージ化し、複数のプロセッサに
処理を分担させることを意味し、それにより、異なるタ
イプの処理を一つのプロセッサで実行したときにおこり
がちな異処理間での調整に関する待ち時間（オーバーヘ
ッド）をなくすのに有効である。このような機能の分担
は処理の効率化と、処理に対する余裕（マージン）を確
保するのに有効である。
マイクロ・プロセッサがサポートしなくてはならない処
理も飛躍的に増えたため、複数のＣＰＵを用いたマルチ
プロセッサシステムを構成し、機能の分担、処理負荷の
分散をはかる必要がでてきた。ここで、機能の分担と
は、同型の処理をパッケージ化し、複数のプロセッサに
処理を分担させることを意味し、それにより、異なるタ
イプの処理を一つのプロセッサで実行したときにおこり
がちな異処理間での調整に関する待ち時間（オーバーヘ
ッド）をなくすのに有効である。このような機能の分担
は処理の効率化と、処理に対する余裕（マージン）を確
保するのに有効である。
【０００５】また処理負荷の分散とは、形式的に、ひと
つづきの処理を分割して複数のプロセッサに分けること
を意味し、これにより定時間内に完結させることが必須
な事象にたいして、その性能を低下させることなしに処
理を達成させるのに有効である。これにより性能限界を
上方に設定することができる。この様なマルチプロセッ
サシステムにおいて、機能の分担、処理負荷の分散によ
り処理の遂行を達成するためには複数のＣＰＵがたがい
にデータのやりとりをしながらこれを進めることが必須
であり、このためのデバイスとして、マルチポートＲＡ
Ｍが一般に使用され、このマルチポートＲＡＭを介する
ＣＰＵ間通信により、データのやりとりが行なわれる。
つづきの処理を分割して複数のプロセッサに分けること
を意味し、これにより定時間内に完結させることが必須
な事象にたいして、その性能を低下させることなしに処
理を達成させるのに有効である。これにより性能限界を
上方に設定することができる。この様なマルチプロセッ
サシステムにおいて、機能の分担、処理負荷の分散によ
り処理の遂行を達成するためには複数のＣＰＵがたがい
にデータのやりとりをしながらこれを進めることが必須
であり、このためのデバイスとして、マルチポートＲＡ
Ｍが一般に使用され、このマルチポートＲＡＭを介する
ＣＰＵ間通信により、データのやりとりが行なわれる。
【０００６】ＣＰＵ間でやりとりすべきデータには、一
般に、アラーム情報等のように、事象が発生する毎に逐
次送受すべき逐次型データと、ステータス情報等のよう
に、データを蓄積して所定の時間間隔をおいて送受すべ
き蓄積型データとがあり、一般に、前者はデータ長およ
び通信間隔が短かく、後者はデータ長および通信間隔が
長いのが普通である。
般に、アラーム情報等のように、事象が発生する毎に逐
次送受すべき逐次型データと、ステータス情報等のよう
に、データを蓄積して所定の時間間隔をおいて送受すべ
き蓄積型データとがあり、一般に、前者はデータ長およ
び通信間隔が短かく、後者はデータ長および通信間隔が
長いのが普通である。
【０００７】
【発明が解決しようとする課題】従来のマルチポートＲ
ＡＭによるＣＰＵ間通信においては、これら逐次型デー
タと蓄積型データとを同一のデバイス（マルチ・ポート
ＲＡＭ）を使って受け渡ししていた。そのため、長い蓄
積型データを転送している間に発生した逐次型データの
迅速な受け渡しを可能とするために、蓄積型データを適
当な大きさに分割し、間隔を開けて、逐次型データの受
け渡しの時間を確保していた。
ＡＭによるＣＰＵ間通信においては、これら逐次型デー
タと蓄積型データとを同一のデバイス（マルチ・ポート
ＲＡＭ）を使って受け渡ししていた。そのため、長い蓄
積型データを転送している間に発生した逐次型データの
迅速な受け渡しを可能とするために、蓄積型データを適
当な大きさに分割し、間隔を開けて、逐次型データの受
け渡しの時間を確保していた。
【０００８】ところが、データの分割は処理を複雑化す
るとともにオーバーヘッドを増大させ、効率の低下を招
くこととなる。したがって本発明の目的は、効率の良い
ＣＰＵ間通信を可能とするマルチプロセッサシステムを
提供することにある。
るとともにオーバーヘッドを増大させ、効率の低下を招
くこととなる。したがって本発明の目的は、効率の良い
ＣＰＵ間通信を可能とするマルチプロセッサシステムを
提供することにある。
【０００９】
【課題を解決するための手段】図１は本発明の原理構成
を表わすブロック図である。図において、本発明のマル
チプロセッサシステムは、少なくとも１つの中央処理ユ
ニット１０を備えた第１のデータ処理部１２と、少なく
とも１つの中央処理ユニット１４を備えた第２のデータ
処理部１６と、該第１および第２のデータ処理部１２，
１６のそれぞれに属する中央処理ユニット１０，１４の
バスに接続され、該第１および第２の中央処理ユニット
１０，１４の間で不定期な第１のデータ群の受け渡しを
行なうデュアルポートメモリ１８と、該第１および第２
のデータ処理部１２，１６のそれぞれに属する中央処理
ユニット１０，１４の間で定期的な第２のデータ群の受
け渡しを行なうデータ転送手段２０とを具備することを
特徴とするものである。
を表わすブロック図である。図において、本発明のマル
チプロセッサシステムは、少なくとも１つの中央処理ユ
ニット１０を備えた第１のデータ処理部１２と、少なく
とも１つの中央処理ユニット１４を備えた第２のデータ
処理部１６と、該第１および第２のデータ処理部１２，
１６のそれぞれに属する中央処理ユニット１０，１４の
バスに接続され、該第１および第２の中央処理ユニット
１０，１４の間で不定期な第１のデータ群の受け渡しを
行なうデュアルポートメモリ１８と、該第１および第２
のデータ処理部１２，１６のそれぞれに属する中央処理
ユニット１０，１４の間で定期的な第２のデータ群の受
け渡しを行なうデータ転送手段２０とを具備することを
特徴とするものである。
【００１０】
【作用】例えば第１のデータ群を逐次型データ、第２の
データ群を蓄積型データとすれば、逐次型データと蓄積
型データとはそれぞれ別の手段で転送が行なわれるの
で、データを分割する必要がなくなり、効率の良いＣＰ
Ｕ間通信が達成される。
データ群を蓄積型データとすれば、逐次型データと蓄積
型データとはそれぞれ別の手段で転送が行なわれるの
で、データを分割する必要がなくなり、効率の良いＣＰ
Ｕ間通信が達成される。
【００１１】
【実施例】図２は、本発明をＳＤＨ／ＳＯＮＥＴの搬送
装置のローカルな監視・制御を行なうとともに、ネット
ワークの付加サービスチャンネルを使ってオペレーショ
ンシステム（ＯＳＳ；図示せず）と通信することによっ
て集中的な監視・制御を行なうための装置に適用した例
を示すブロック図である。
装置のローカルな監視・制御を行なうとともに、ネット
ワークの付加サービスチャンネルを使ってオペレーショ
ンシステム（ＯＳＳ；図示せず）と通信することによっ
て集中的な監視・制御を行なうための装置に適用した例
を示すブロック図である。
【００１２】ＣＰＵ３０とＣＰＵ３０にバス３２を介し
て接続されたＲＡＭ／ＲＯＭ３４とで構成されるブロッ
ク３６は、多重バス３８を介して周辺ユニットおよびＩ
／Ｏレジスタ等と接続され、搬送装置のアラームの監視
および回線切替制御等の逐次型データに関する処理を行
なうブロックである。ＣＰＵ４０とＣＰＵ４０にバス４
２を介して接続されたＲＡＭ／ＲＯＭ４４とで構成され
るブロック４６も、多重バス３８を介して周辺ユニット
およびＩ／Ｏレジスタ等と接続されており、搬送装置の
ステータス情報の収集等の蓄積型データに関する処理を
行なう。
て接続されたＲＡＭ／ＲＯＭ３４とで構成されるブロッ
ク３６は、多重バス３８を介して周辺ユニットおよびＩ
／Ｏレジスタ等と接続され、搬送装置のアラームの監視
および回線切替制御等の逐次型データに関する処理を行
なうブロックである。ＣＰＵ４０とＣＰＵ４０にバス４
２を介して接続されたＲＡＭ／ＲＯＭ４４とで構成され
るブロック４６も、多重バス３８を介して周辺ユニット
およびＩ／Ｏレジスタ等と接続されており、搬送装置の
ステータス情報の収集等の蓄積型データに関する処理を
行なう。
【００１３】ＣＰＵ４８とＣＰＵ４８にバス５０を介し
て接続されたＲＡＭ／ＲＯＭ５２とで構成されるブロッ
ク５４は搬送装置のローカルな監視・制御を行なうブロ
ックである。ＣＰＵ５６とＣＰＵ５６にバス５８で接続
されたＲＡＭ／ＲＯＭ６０とで構成されるブロック６２
は、付加サービスチャンネルを使ってオペレーションシ
ステム（図示せず）と通信するためのプロトコルの制御
を行なうためのブロックである。
て接続されたＲＡＭ／ＲＯＭ５２とで構成されるブロッ
ク５４は搬送装置のローカルな監視・制御を行なうブロ
ックである。ＣＰＵ５６とＣＰＵ５６にバス５８で接続
されたＲＡＭ／ＲＯＭ６０とで構成されるブロック６２
は、付加サービスチャンネルを使ってオペレーションシ
ステム（図示せず）と通信するためのプロトコルの制御
を行なうためのブロックである。
【００１４】ブロック５４のバス５０とブロック３６の
バス３２とはデュアルポートＲＡＭ６４を介して相互に
接続されており、これによりＣＰＵ４８とＣＰＵ３０と
の間で比較的短かいデータ長を単位として頻繁に逐次型
データの送受が行なわれる。ブロック５４のバス５０と
ブロック４６のバス４２との間にはバッファ６４，６６
を介してＲＡＭ６８が接続されている。バッファ６４，
６６の開閉はアクセス調停回路７０によって制御されて
おり、ＣＰＵ４８とＣＰＵ４０とが同時にＲＡＭ６８を
アクセスしないようにバッファ６４，６６が制御され
る。アクセス調停回路７０の制御のもとでこのＲＡＭ６
８へ一方のＣＰＵがデータを書き込み、他方のＣＰＵが
それを読み出すことによって、比較的多量のデータのブ
ロックからなる蓄積型データがブロック５４とブロック
４６との間で受け渡しされる。
バス３２とはデュアルポートＲＡＭ６４を介して相互に
接続されており、これによりＣＰＵ４８とＣＰＵ３０と
の間で比較的短かいデータ長を単位として頻繁に逐次型
データの送受が行なわれる。ブロック５４のバス５０と
ブロック４６のバス４２との間にはバッファ６４，６６
を介してＲＡＭ６８が接続されている。バッファ６４，
６６の開閉はアクセス調停回路７０によって制御されて
おり、ＣＰＵ４８とＣＰＵ４０とが同時にＲＡＭ６８を
アクセスしないようにバッファ６４，６６が制御され
る。アクセス調停回路７０の制御のもとでこのＲＡＭ６
８へ一方のＣＰＵがデータを書き込み、他方のＣＰＵが
それを読み出すことによって、比較的多量のデータのブ
ロックからなる蓄積型データがブロック５４とブロック
４６との間で受け渡しされる。
【００１５】バス５８とバス５０との間もデュアルポー
トＲＡＭ７２で結ばれており、オペレーションシステム
からの要求に応じてブロック５４が保持するデータが読
み出され、オペレーションシステムへ転送される。な
お、ＲＡＭ６８、バッファ６４，６６およびアクセス調
停回路７０の替わりに、ＣＰＵ４０，４８を集積したマ
イクロプロセッサと共に一体に集積されたシリアルポー
トをシリアル通信線で相互に接続し、一方のＲＡＭに蓄
積されたデータをこのシリアル通信線で転送し、他方の
ＲＡＭに格納するようにすれば、ブロック５４と４６を
結ぶ配線の数を削減することができる。
トＲＡＭ７２で結ばれており、オペレーションシステム
からの要求に応じてブロック５４が保持するデータが読
み出され、オペレーションシステムへ転送される。な
お、ＲＡＭ６８、バッファ６４，６６およびアクセス調
停回路７０の替わりに、ＣＰＵ４０，４８を集積したマ
イクロプロセッサと共に一体に集積されたシリアルポー
トをシリアル通信線で相互に接続し、一方のＲＡＭに蓄
積されたデータをこのシリアル通信線で転送し、他方の
ＲＡＭに格納するようにすれば、ブロック５４と４６を
結ぶ配線の数を削減することができる。
【００１６】
【発明の効果】以上述べてきたように本発明によれば、
ＣＰＵ間通信を逐次型データと蓄積型データとで別個の
ラインで行なうことにより、効率の良い処理を実現した
マルチプロセッサシステムが提供される。
ＣＰＵ間通信を逐次型データと蓄積型データとで別個の
ラインで行なうことにより、効率の良い処理を実現した
マルチプロセッサシステムが提供される。
【図１】本発明の原理構成を表わすブロック図である。
【図２】本発明の一実施例を表わすブロック図である。
１０，１４…中央処理ユニット １２，１６…データ処理部 １８…デュアルポートメモリ ２０…データ転送手段
Claims (4)
- 【請求項１】 少なくとも１つの中央処理ユニット（１
０）を備えた第１のデータ処理部（１２）と、 少なくとも１つの中央処理ユニット（１４）を備えた第
２のデータ処理部（１６）と、 該第１および第２のデータ処理部（１２，１６）のそれ
ぞれに属する中央処理ユニット（１０，１４）のバスに
接続され、該第１および第２の中央処理ユニット（１
０，１４）の間で不定期な第１のデータ群の受け渡しを
行なうデュアルポートメモリ（１８）と、 該第１および第２のデータ処理部（１２，１６）のそれ
ぞれに属する中央処理ユニット（１０，１４）の間で定
期的な第２のデータ群の受け渡しを行なうデータ転送手
段（２０）とを具備することを特徴とするマルチプロセ
ッサシステム。 - 【請求項２】 前記第２のデータ処理部（１６）は前記
不定期な第１のデータ群に関する処理を行なう第１の中
央処理ユニットと、前記定期的な第２のデータ群に関す
る処理を行なう第２の中央処理ユニットとを備え、前記
デュアルポートメモリ（１８）は前記第１のデータ処理
部（１２）に属する中央処理ユニット（１０）と該第１
の中央処理ユニットとのバスに接続され、前記データ転
送手段（２０）は前記第１のデータ処理部（１２）に属
する中央処理ユニット（１０）と該第２の中央処理ユニ
ットとの間でデータの受け渡しを行なう請求項１記載の
マルチプロセッサシステム。 - 【請求項３】 前記データ転送手段（２０）は、前記第
１および第２のデータ処理部（１２，１６）のそれぞれ
に属する中央処理ユニット（１０，１４）のバスに接続
されたメモリと、両者からのアクセスを調停するアクセ
ス調停回路とを有する請求項１または２記載のマルチプ
ロセッサシステム。 - 【請求項４】 前記データ転送手段（２０）は、前記第
１および第２のデータ処理部（１２，１６）のそれぞれ
に属する中央処理ユニット（１０，１４）のバスにそれ
ぞれ接続された第１および第２のシリアルポートと、該
第１および第２のシリアルポートを相互に接続するシリ
アル通信線とを有する請求項１または２記載のマルチプ
ロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23763591A JPH0573506A (ja) | 1991-09-18 | 1991-09-18 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23763591A JPH0573506A (ja) | 1991-09-18 | 1991-09-18 | マルチプロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573506A true JPH0573506A (ja) | 1993-03-26 |
Family
ID=17018252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23763591A Withdrawn JPH0573506A (ja) | 1991-09-18 | 1991-09-18 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573506A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007156851A (ja) * | 2005-12-06 | 2007-06-21 | Nec Engineering Ltd | 並列コンピュータシステム及びデータ転送方法 |
| JP2014211867A (ja) * | 2013-04-01 | 2014-11-13 | 株式会社アクセル | 通信システム、通信方法 |
-
1991
- 1991-09-18 JP JP23763591A patent/JPH0573506A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007156851A (ja) * | 2005-12-06 | 2007-06-21 | Nec Engineering Ltd | 並列コンピュータシステム及びデータ転送方法 |
| JP2014211867A (ja) * | 2013-04-01 | 2014-11-13 | 株式会社アクセル | 通信システム、通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69108434T2 (de) | Mehrgruppen-Signalprozessor. | |
| JPH0573506A (ja) | マルチプロセツサシステム | |
| JPH08110888A (ja) | データネットワークを制御する方法及び構成 | |
| EP0836357A2 (en) | Simplified interface to a TDM communications system | |
| US5764998A (en) | Method and system for implementing a distributed interrupt controller | |
| EP1193607B1 (en) | Apparatus and method for the exchange of signal groups between a plurality of components in a digital signal processor having a direct memory access controller | |
| JP2001014266A (ja) | Ｄｍａ転送回路およびｄｍａ転送方法 | |
| JPS59223827A (ja) | バスア−ビトレ−シヨン回路 | |
| JP2962767B2 (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| JPS62200448A (ja) | 処理装置間通信システム | |
| JPS6194169A (ja) | マルチプロセツサシステム | |
| JPS6160162A (ja) | バス調停方式 | |
| JPS58217060A (ja) | 分散形計算機システムにおけるバツクアツプ方式 | |
| KR0136520B1 (ko) | 분산 제어 시스템 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| KR920009447B1 (ko) | 다중처리 시스템에서의 입출력 전담 처리장치. | |
| JPS62181551A (ja) | ゲ−トウエイ装置 | |
| JPH04128959A (ja) | マルチプロセッサシステムにおける負荷分配方法 | |
| JPS60129865A (ja) | 通信装置 | |
| JPH058901B2 (ja) | ||
| JPH0426744B2 (ja) | ||
| JPS6388661A (ja) | 通信制御装置 | |
| JPH02241191A (ja) | コマンド待ち行列面切替え方式 | |
| JPH04100168A (ja) | マルチプロセッサシステム | |
| JPH0660045A (ja) | マルチプロセッサ形電子計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |