JPH04128959A - マルチプロセッサシステムにおける負荷分配方法 - Google Patents

マルチプロセッサシステムにおける負荷分配方法

Info

Publication number
JPH04128959A
JPH04128959A JP24895690A JP24895690A JPH04128959A JP H04128959 A JPH04128959 A JP H04128959A JP 24895690 A JP24895690 A JP 24895690A JP 24895690 A JP24895690 A JP 24895690A JP H04128959 A JPH04128959 A JP H04128959A
Authority
JP
Japan
Prior art keywords
input
processor
processors
response
output unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24895690A
Other languages
English (en)
Inventor
Yoshiki Yamazaki
義樹 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24895690A priority Critical patent/JPH04128959A/ja
Publication of JPH04128959A publication Critical patent/JPH04128959A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 外部入出力装置を介して処理すべき情報を連続的に受け
とり、その情報をシステムバスで相互に接続された複数
のプロセッサで分散処理を行なうマルチプロセッサシス
テムにおいて、各プロセッサに負荷を分配する方法に関
し、 プロセッサの数或いは処理すべき事象が増えても、その
ためにシステムの性能の低下およびハードウェアの増大
を招くことのない負荷分配方法を提供することを目的し
、 少なくとも1つの入出力部と複数のプロセッサとがシス
テムバスで相互に接続されたマルチプロセッサシステム
における負荷分配方法であって、処理すべき情報を持つ
入出力部が該複数のプロセッサのすべてに向けて処理要
求を発し、該処理要求に対して該複数のプロセッサのそ
れぞれが自己の負荷状況に応じて該処理要求に対する返
答を該入出力部へ向けて発し、該入出力部が、最先に受
けとった該返答を発したプロセッサへの処理依頼を該プ
ロセッサへ向けて発する各段階を具備して構成する。
〔産業上の利用分野〕
本発明は、外部入出力装置を介して処理すべき情報を連
続的に受けとり、その情報をシステムバスで相互に接続
された複数のプロセッサで分散処理を行なうマルチプロ
セッサシステムにおいて、各プロセッサに負荷を分配す
る方法に関する。この形式のマルチプロセッサシステム
は、例えば、複数の回線についての処理を高速に行なう
必要のある回線自動切替制御装置における回線の監視お
よび自動切替処理に用いられる。
〔従来の技術〕
第1図は前述したマルチプロセッサシステムの構成の一
例を表わす図である。入出力部10と複数ノフロセッサ
12と共有メモリ14はシステムバス16で相互に接続
されている。入出力部1oは外部装置から処理すべき事
象を次々に受けとり、各プロセッサ12の負荷の状況に
応じて分配する。この場合、入出力部10は各プロセッ
サ12の負荷の状態を常に把握し、各プロセッサに均一
に負荷を分散させて効率化をはかる必要がある。
入出力部10に各プロセッサの負荷を把握させ処理を依
頼するプロセッサを決定させる手法として、従来2つの
手法が知られている。その1つは、入出力部10が各プ
ロセッサを順次ポーリングして各プロセッサの負荷状況
を知り、処理を依頼するプロセッサを決定する手法(以
下ポーリング方式と略称する)であり、他の1つは、各
プロセッサごとに処理の受け付は可否を示す変数をレジ
スタに格納し、入出力部10がそのレジスタを順次スキ
ャンして処理を依頼するプロセッサを決定する手法(以
下スキャン方式と略称する)である。
〔発明が解決しようとする課題〕
前述した方式のいずれにおいても、ポーリングまたはス
キャンの対象となるプロセッサの数を予め認識しておく
必要がある。また、プロセッサの数が増えるとポーリン
グまたはスキャンの対象が増えるため、入出力部10の
負荷およびシステムバスの使用率が高くなり、そのため
システム性能の低下をまねくという問題がある。
また例えば、回線自動切替装置のように、非同期で入力
される複数チャンネルの事象を処理しなければならない
場合、入出力部10をチャンネル数だけ設けてシステム
バスに接続する構成とすると、各入出力部10において
把握する負荷の状況に不一致を生じて制御が混乱する。
したがってこれを避けるために第5図に示すように負荷
の分配を管理するディストリビュータ20を新たに設け
て一元的な管理をする必要が生じ、そのためハードウェ
アの規模が増大するという問題を生じる。
したがって本発明の目的は、プロセッサの数或いは処理
すべき事象の点数が増えても、そのたtにシステムの性
能の低下およびハードウェアの増大を招くことのない負
荷分配方法を提供することにある。
口課題を解決するための手段〕 前述の目的を達成する本発明に係るマルチプロセッサシ
ステムにおける負荷分配方法の第1は、少なくとも1つ
の入出力部と複数のプロセッサとがシステムバスで相互
に接続されたマルチプロセッサシステムにおける負荷分
配方法であって、処理すべき情報を持つ入出力部が該複
数のプロセッサのすべてに向けて同報通信で処理要求を
発し、該処理要求に対して該複数のプロセッサのそれぞ
れが自己の負荷状況に応じて該処理要求に対する返答を
該入出力部へ向けて発し、該入出力部が、最先に受けと
った該返答を発したプロセッサへの処理依頼を該プロセ
ッサへ向けて発する各段階を具備することを特徴とする
ものである。
本発明の方法の第2は、該入出力部のバス使用優先度を
該プロセッサのバス使用優先度よりも高く設定し、処理
すべき情報を持つ入出力部が該複数のプロセッサのすべ
てに向けて同報通信で処理要求を発し、該処理要求を受
けた該複数のプロセッサのそれぞれが自己の負荷状況に
応じて該処理要求に対する返答を該入出力部へ向けて発
し、該入出力部が、最先に受けとった該返答を発したプ
ロセッサへの処理依頼をすべてのプロセッサへ向けて同
報通信で発し、該処理要求に続けて他のプロセッサへの
処理依頼を受けとったプロセッサは返答の発行を中止す
る各段階を具備することを特徴とするものである。
本発明の方法の第3は、処理すべき情報を持つ入出力部
が複数のプロセッサのすべてに向けて同報通信で処理要
求を発し、該処理要求に対して該複数のプロセッサのそ
れぞれが自己の負荷状況に応じて該処理要求に対する返
答を該入出力部および他のすべてのプロセッサに向けて
同報通信で発し、該入出力部が、最先に受けとった該返
答を発したプロセッサへの処理依頼を該プロセッサへ向
けて発し、該処理要求に続けて他のプロセッサからの返
答を受けとったプロセッサは返答の発行を中止する各段
階を具備することを特徴とするものである。
〔作 用〕
システムバスを介しての同報通信、すなわち、システム
バスを介して同一のメツセージを複数の宛先へ伝達する
場合のシステムバスの占有度は特定の宛先へ伝達する6
場合のシステムバスの占有度と同じである。したがって
、前述した本発明に係るいずれの方法においてもシステ
ムバスの占有度は小さい。また、処理要求を発した直後
の各プロセッサの負荷状況に応じた分配を行なう方式で
あるから、入出力部をシステムバスに複数個接続するこ
とが可能であり、ディストリビユータ等の特別なハード
ウェアを必要としない。
〔実施例〕
第2図は本発明の第1の実施例としての第1図に示した
マルチプロセッサシステムにおける負荷分配方法にもと
づく処理を説明するための図である。図中、入出力部1
0とプロセッサ12の相互のメツセージの受授■〜[F
]はすべてシステムバス16ヲ介して行なわれる。また
、入出力部10は1つだけ示されているが、複数個の入
出力部10がシステムバス16に接続されても良く、そ
の場合は各入出力部10がそれぞれ独自に以下に説明す
る順序で負荷の分配を行なう。これらのことは後に説明
する他の実施例においても同様である。
本実施例においては、まず、入出力部10が外部装置(
図示せず)から処理すべき事象を受信したら(■)、シ
ステムバス16に接続されたすべてのプロセッサ12に
対して、プロセッサを特定しない同報通信により処理す
べき事象があることを通知する(■)。通知を受けた各
プロセッサ12は自己の負荷状況に応じて通知を8した
入出力部10に対して返答を返す(■■■)。入出力部
10は最も早く到達した返答の発信元のプロセッサ12
(図の例ではCPU# 0 )を処理を割り当てるべき
プロセッサと決定し、そのプロセッサへ処理依頼を発す
る(■)。
前述の方法において、通知を受けたプロセッサが負荷状
況に応じた返答を返す方法としては、2つの方法がある
。1つは自己の負荷状況に余裕があって新たな処理を受
け入れることが可能な状況であれば、直ちに返答を返し
、それ以外は返答を返さないという方法である。他の1
つ1よ、自己の負荷の量に応じたタイミングで返答を返
す方法、すなわち、負荷の量がゼロまたは所定量以下で
あれば直ちに返答を返し、負荷の量が多ければ多い程長
い遅延時間の経過後に返答を返す方法である。
後者では処理時間が多少長くなる傾向があるが、負荷を
すべてのプロセッサに対して一様に分散させることので
きる利点がある。なお、以下の実施例においても前述の
2つの方法が適用される。
第3図は本発明の第2の実施例にもとづく処理を説明す
るための図である。この実施例においては入出力部10
のバス使用権はプロセッサ12のそれよりも高く設定さ
れている。したがって、入出力部10とプロセッサ12
とでバスの使用要求が競合した場合、入出力部10にバ
スが与えられる。手順において、処理すべき事象を受信
した(■)入8力部10が全プロセッサ12に同報通信
を行ない(■)、各プロセッサ12が返答を返そうとす
るまでは前述の実施例と同じである。返答を受けた人8
力装置10はそれを発したプロセッサ(図の例ではCP
II#O)への処理依頼をすべてのプロセッサ12に対
して同報通信する。そこで、返答を返そうとするCpH
#0以外のプロセッサ(CPU#1〜#n)と処理依頼
を出そうとする入出力部10とでシステムバス16の取
り合いが起こるわけであるが、入出力部10のバス使用
権の方が高く設定されているので、他のプロセッサにお
いては返答を送るよりも先に処理依頼が受信される。プ
ロセッサ12は自己の返答が実際にバスへ8カされる前
に別のプロセッサへの処理依頼が受信されたら返答の送
出を中止するようにプログラムされている。したがって
処理が割り当てられるプロセッサ(CPU# O)以外
のプロセッサ(CPU#1〜#n)は返答のためにバス
を使用することはなくなり(■■)前述の第1の実施例
よりもさらにバスの使用率が低減される。
第4図に本発明の第3の実施例における負荷の分配を説
明するための図である。処理すべき事象を受信した(■
)入出力部10が全プロセッサ12へ同報通信する(■
)。各プロセッサはそれに対する返答を宛先を入出力部
10および他のすべてのプロセッサ12として同報通信
しようとする(■)。
したがって、最も早く返答したプロセッサ(図の例では
CPU#O)からの返答は、入出力部10で受信される
とともに他のプロセッサ12において自己の返答をバス
へ出力する前に受信される。この場合には返答を中止す
るようにプログラムされているので、第2の実施例と同
様、CPυ#O以外のプロセッサが返答のためにバスを
使用することはなくなり (■■)、バスの使用率が低
減される。
前述の第1〜第3の実施例において、入出力装置10か
ら事象を通知する同報通信の宛先を事象毎にプロセッサ
の一部に限定することも可能であり、そうすれば事象毎
に処理を分配するプロセッサを区分することが可能とな
る。
〔発明の効果〕
以上述べたように本発明によれば、負荷を分配する側(
外部入出力部等)が分配対象のプロセッサの数や負荷状
況を認識する必要がない為、プロセッサの増設等に柔軟
に対応可能となる。また、プロセッサの増加による分配
処理のオーバーヘットの増加がない為、多数のプロセッ
サを実装したマルチプロセッサシステムにおいて、高速
で効率の高い負荷分配を実現できる。
【図面の簡単な説明】
第1図はマルチプロセッサシステムのitの一例を表わ
す図、 第2図は本発明の第1の実施例の動作を説明するための
図、 第3図は本発明の第2の実施例の動作を説明するための
図、 第4図は本発明の第3の実施例の動作を説明するための
図、 第5図は従来の負荷分配方法の一例を表わす図。 図において、 10・・・入出力部、 16・・・システムバス。 12・・・プロセッサ、

Claims (1)

  1. 【特許請求の範囲】 1、少なくとも1つの入出力部(10)と複数のプロセ
    ッサ(12)とがシステムバス(16)で相互に接続さ
    れたマルチプロセッサシステムにおける負荷分配方法で
    あって、 処理すべき情報を持つ入出力部(10)が該複数のプロ
    セッサ(12)のすべてに向けて同報通信で処理要求を
    発し、 該処理要求に対して該複数のプロセッサ(10)のそれ
    ぞれが自己の負荷状況に応じて該処理要求に対する返答
    を該入出力部(10)へ向けて発し、該入出力部(10
    )が、最先に受けとった該返答を発したプロセッサ(C
    PU#0)への処理依頼を該プロセッサ(CPU#0)
    へ向けて発する各段階を具備することを特徴とするマル
    チプロセッサシステムにおける負荷分配方法。 2、少なくとも1つの入出力部(10)と複数のプロセ
    ッサ(12)とがシステムバス(16)で相互に接続さ
    れたマルチプロセッサシステムにおける負荷分配方法で
    あって、 該入出力部(10)のバス使用優先度を該プロセッサ(
    12)のバス使用優先度よりも高く設定し、処理すべき
    情報を持つ入出力部(10)が該複数のプロセッサ(1
    2)のすべてに向けて同報通信で処理要求を発し、 該処理要求を受けた該複数のプロセッサ(12)のそれ
    ぞれが自己の負荷状況に応じて該処理要求に対する返答
    を該入出力部(10)へ向けて発し、該入出力部(10
    )が、最先に受けとった該返答を発したプロセッサ(C
    PU#0)への処理依頼をすべてのプロセッサ(12)
    へ向けて同報通信で発し、該処理要求に続けて他のプロ
    セッサへの処理依頼を受けとったプロセッサは返答の発
    行を中止する各段階を具備することを特徴とするマルチ
    プロセッサシステムにおける負荷分配方法。 3、少なくとも1つの入出力部(10)と複数のプロセ
    ッサ(12)とがシステムバス(16)で相互に接続さ
    れたマルチプロセッサシステムにおける負荷分配方法で
    あって、 処理すべき情報を持つ入出力前(10)が複数のプロセ
    ッサ(12)のすべてに向けて同報通信で処理要求を発
    し、 該処理要求に対して該複数のプロセッサ(12)のそれ
    ぞれが自己の負荷状況に応じて該処理要求に対する返答
    を該入出力部(10)および他のすべてのプロセッサに
    向けて同報通信で発し、 該入出力部(10)が、最先に受けとった該返答を発し
    たプロセッサ(CPU♯0)への処理依頼を該プロセッ
    サへ向けて発し、 該処理要求に続けて他のプロセッサからの返答を受けと
    ったプロセッサは返答の発行を中止する各段階を具備す
    ることを特徴とするマルチプロセッサシステムにおける
    負荷分配方法。 4、前記処理要求を受けとったプロセッサは、自己の負
    荷状況が新たな処理要求を受け入れ可能な状況であると
    きのみ前記返答を発する請求項1、2または3記載の方
    法。 5、前記処理要求を受け取ったプロセッサは自己の負荷
    の量に応じたタイミングで前記返答を発する請求項1、
    2または3記載の方法。
JP24895690A 1990-09-20 1990-09-20 マルチプロセッサシステムにおける負荷分配方法 Pending JPH04128959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24895690A JPH04128959A (ja) 1990-09-20 1990-09-20 マルチプロセッサシステムにおける負荷分配方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24895690A JPH04128959A (ja) 1990-09-20 1990-09-20 マルチプロセッサシステムにおける負荷分配方法

Publications (1)

Publication Number Publication Date
JPH04128959A true JPH04128959A (ja) 1992-04-30

Family

ID=17185906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24895690A Pending JPH04128959A (ja) 1990-09-20 1990-09-20 マルチプロセッサシステムにおける負荷分配方法

Country Status (1)

Country Link
JP (1) JPH04128959A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07295875A (ja) * 1994-04-22 1995-11-10 Sharp Corp 情報検索装置
JPH08320849A (ja) * 1995-05-26 1996-12-03 Nippon Telegr & Teleph Corp <Ntt> 分散システム制御方法
JP2001216282A (ja) * 2000-02-04 2001-08-10 Nec Corp サーバ、クライアント、クライアントサーバシステム、負荷分散方法、記録媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07295875A (ja) * 1994-04-22 1995-11-10 Sharp Corp 情報検索装置
JPH08320849A (ja) * 1995-05-26 1996-12-03 Nippon Telegr & Teleph Corp <Ntt> 分散システム制御方法
JP2001216282A (ja) * 2000-02-04 2001-08-10 Nec Corp サーバ、クライアント、クライアントサーバシステム、負荷分散方法、記録媒体

Similar Documents

Publication Publication Date Title
US5025369A (en) Computer system
CA1292077C (en) Broadcasting messages in a distributed processing system
KR100291301B1 (ko) 신호 데이터 처리 시스템 및 방법과 신호 데이터 처리 시스템을 구비한 통신 시스템
JP3490473B2 (ja) プロセッサ間通信システム
JPS6358418B2 (ja)
US6339812B1 (en) Method and apparatus for handling invalidation requests to processors not present in a computer system
JPH04128959A (ja) マルチプロセッサシステムにおける負荷分配方法
EP1170670A2 (en) Parallel processing system in which use efficiency of cpu is improved and parallel processing method for the same
JPH09160884A (ja) 動的負荷分散並列計算機
US20200097336A1 (en) Lock manager for multi-core architectures
US6421712B1 (en) Method and apparatus for broadcasting invalidation messages in a computer system
JPH0922380A (ja) マルチレベルバス結合型マルチプロセッサシステム
JPS61848A (ja) 分散制御システムのバス選択方式
JPH0644191A (ja) バッファ管理方法
JPS60241154A (ja) 多重応答電文制御方式
EP0577431A2 (en) Method of resetting coupled modules and a system using the method
JP3569341B2 (ja) 並列型計算機システム
JPH11272481A (ja) プロセス呼出方式
JPH10334064A (ja) 負荷分散方式
SU1624448A1 (ru) Многоуровнева подсистема обработки прерываний
JPH0573506A (ja) マルチプロセツサシステム
JPH03296851A (ja) 水平分散処理方式
JPH03210654A (ja) 分散制御処理装置
KR920003283B1 (ko) 다중처리기 시스템에서의 인터럽트 방법
JPH04100171A (ja) 分散処理システム