JPH0922380A - マルチレベルバス結合型マルチプロセッサシステム - Google Patents
マルチレベルバス結合型マルチプロセッサシステムInfo
- Publication number
- JPH0922380A JPH0922380A JP7191021A JP19102195A JPH0922380A JP H0922380 A JPH0922380 A JP H0922380A JP 7191021 A JP7191021 A JP 7191021A JP 19102195 A JP19102195 A JP 19102195A JP H0922380 A JPH0922380 A JP H0922380A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- module
- system bus
- copy
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 リードリクエストの高速化、回路・装置構成
の簡易化、伝送効率の向上が図れるマルチプロセッサシ
ステムを提供する。 【構成】 各プロセッサモジュール１に、複数のプロセ
ッサ３、これらを相互に接続するモジュール内バス５、
複数の固有キャッシュ４、モジュール内バス５上のリク
エストの調停制御及びモジュール内バス５とシステムバ
ス２の間のインタフェース制御を行うシステムバスイン
タフェースコントローラ６、複数の固有キャッシュ４の
それぞれのアドレスアレイの複製としてシステムバス２
上のリクエストに対するスヌープを行うための複数のシ
ステムバススヌープ用コピータグ７、複数の固有キャッ
シュ４のそれぞれアドレスアレイの複製としてモジュー
ル内バス５上に発行される複数のプロセッサ３からのリ
クエストに対するスヌープを行うための複数のモジュー
ル内バススヌープ用コピータグ８を備える。
の簡易化、伝送効率の向上が図れるマルチプロセッサシ
ステムを提供する。 【構成】 各プロセッサモジュール１に、複数のプロセ
ッサ３、これらを相互に接続するモジュール内バス５、
複数の固有キャッシュ４、モジュール内バス５上のリク
エストの調停制御及びモジュール内バス５とシステムバ
ス２の間のインタフェース制御を行うシステムバスイン
タフェースコントローラ６、複数の固有キャッシュ４の
それぞれのアドレスアレイの複製としてシステムバス２
上のリクエストに対するスヌープを行うための複数のシ
ステムバススヌープ用コピータグ７、複数の固有キャッ
シュ４のそれぞれアドレスアレイの複製としてモジュー
ル内バス５上に発行される複数のプロセッサ３からのリ
クエストに対するスヌープを行うための複数のモジュー
ル内バススヌープ用コピータグ８を備える。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムに関し、特にバス接続されたシンメトリック・マル
チプロセッサバスのキャッシュ一致処理方式に係わる。
テムに関し、特にバス接続されたシンメトリック・マル
チプロセッサバスのキャッシュ一致処理方式に係わる。
【０００２】
【従来の技術】この種の技術を開示した文献として次の
公報がある。 （１）特開平５−２４２０２０号公報 （２）特開平５−１００９５２号公報 従来のバス結合マルチプロセッサにおいては、プロセッ
サとキャッシュが１対１に対応し、プロセッサは、前記
公報（１）に示すごとくシステムバスと直接あるいはシ
ステムバスインタフェースコントローラを介して接続さ
れていた。この公報（１）のようなシステムでは、ある
プロセッサがリードリクエストを発行するとそのリクエ
ストはすべてシステムバスに発行される。また、他プロ
セッサが発行したリクエストは、常にシステムバススヌ
ープ用のアドレスチェック機構（通常は固有キャッシュ
のアドレスアレイの複製）を用いてスヌープされ、該リ
クエストの対象データが自モジュール内プロセッサの配
下の固有キャッシュに存在すると判断された場合には、
そのプロセッサ（固有キャッシュ）に割り込み、該デー
タをシステムバスを経由して要求元にプロセッサに転送
するといった手法がとられてきた。また、前記公報
（２）に示されるごとく複数のプロセッサを同一モジュ
ール内に実装し、これらとローカルメモリをモジュール
内バスで接続するマルチプロセッサシステムも存在して
いた。
公報がある。 （１）特開平５−２４２０２０号公報 （２）特開平５−１００９５２号公報 従来のバス結合マルチプロセッサにおいては、プロセッ
サとキャッシュが１対１に対応し、プロセッサは、前記
公報（１）に示すごとくシステムバスと直接あるいはシ
ステムバスインタフェースコントローラを介して接続さ
れていた。この公報（１）のようなシステムでは、ある
プロセッサがリードリクエストを発行するとそのリクエ
ストはすべてシステムバスに発行される。また、他プロ
セッサが発行したリクエストは、常にシステムバススヌ
ープ用のアドレスチェック機構（通常は固有キャッシュ
のアドレスアレイの複製）を用いてスヌープされ、該リ
クエストの対象データが自モジュール内プロセッサの配
下の固有キャッシュに存在すると判断された場合には、
そのプロセッサ（固有キャッシュ）に割り込み、該デー
タをシステムバスを経由して要求元にプロセッサに転送
するといった手法がとられてきた。また、前記公報
（２）に示されるごとく複数のプロセッサを同一モジュ
ール内に実装し、これらとローカルメモリをモジュール
内バスで接続するマルチプロセッサシステムも存在して
いた。
【０００３】
【発明が解決しようとする課題】従来技術の第一の問題
点はシステムバスのバスビジー率にある。その理由は、
前記公報（１）のような従来のマルチプロセッサシステ
ムにおいては、あるリクエストがリードリクエストを発
行すると、そのリクエスト及びそのリードリクエストに
対するデータ転送がすべてシステムバスを経由して行わ
れるため、プロセッサ台数が増加するとシステムバスの
ビジー率が増加し、実効性能が大幅に低下する点にあ
る。これに対し公報（２）のようなローカルメモリ方式
も提案されており、科学技術分野のアプリケーションの
ように命令及びデータの局所性をソフトウェアが保証す
ることができる場合には、リードリクエストを各プロセ
ッサエレメント内で処理することができるためシステム
バスのビジー率を低減することができ有効である。しか
しながら、事務処理計算分野のアプリケーションでは、
命令及びデータの局所性をソフトウェアが保証すること
は技術的に困難であり、システムバスのビジー率を低減
する効果は期待できない。また、ローカルメモリの容量
を実アプリケーションの動作に耐え得る程の大きさに確
保できない場合には、システムバスのビジー率低減効果
はほとんど期待できない。
点はシステムバスのバスビジー率にある。その理由は、
前記公報（１）のような従来のマルチプロセッサシステ
ムにおいては、あるリクエストがリードリクエストを発
行すると、そのリクエスト及びそのリードリクエストに
対するデータ転送がすべてシステムバスを経由して行わ
れるため、プロセッサ台数が増加するとシステムバスの
ビジー率が増加し、実効性能が大幅に低下する点にあ
る。これに対し公報（２）のようなローカルメモリ方式
も提案されており、科学技術分野のアプリケーションの
ように命令及びデータの局所性をソフトウェアが保証す
ることができる場合には、リードリクエストを各プロセ
ッサエレメント内で処理することができるためシステム
バスのビジー率を低減することができ有効である。しか
しながら、事務処理計算分野のアプリケーションでは、
命令及びデータの局所性をソフトウェアが保証すること
は技術的に困難であり、システムバスのビジー率を低減
する効果は期待できない。また、ローカルメモリの容量
を実アプリケーションの動作に耐え得る程の大きさに確
保できない場合には、システムバスのビジー率低減効果
はほとんど期待できない。
【０００４】また、従来技術の第二の問題点はそのハー
ドウェア量にある。その理由は、前記公報（１）のよう
な従来のマルチプロセッサシステムにおいては、システ
ム中のプロセッサ台数を増加させようとするとプロセッ
サエレメントの枚数を増加させるしかなく、プロセッサ
台数に比例してハードウェア量が増加しかつシステムバ
スの物理的な長さが増加し電気特性が劣化するというこ
とである。
ドウェア量にある。その理由は、前記公報（１）のよう
な従来のマルチプロセッサシステムにおいては、システ
ム中のプロセッサ台数を増加させようとするとプロセッ
サエレメントの枚数を増加させるしかなく、プロセッサ
台数に比例してハードウェア量が増加しかつシステムバ
スの物理的な長さが増加し電気特性が劣化するというこ
とである。
【０００５】本発明の目的は、リードリクエストの高速
化、回路・装置構成の簡易化、伝送効率の向上を図るこ
とにある。すなわち、個々のプロセッサの負荷があがり
固有キャッシュのミス率が増加しても、システムバスの
ビジー率を極度に増加させることなくリードリクエスト
の応答を高速に行い、マルチプロセッサシステムの性能
向上を図ることにある。
化、回路・装置構成の簡易化、伝送効率の向上を図るこ
とにある。すなわち、個々のプロセッサの負荷があがり
固有キャッシュのミス率が増加しても、システムバスの
ビジー率を極度に増加させることなくリードリクエスト
の応答を高速に行い、マルチプロセッサシステムの性能
向上を図ることにある。
【０００６】
【課題を解決するための手段】本発明のマルチプロセッ
サシステムは、複数のプロセッサモジュールをシステム
バスにより相互に接続したマルチプロセッサシステムに
おいて、図１に例示するように、各プロセッサモジュー
ル１に次のような手段を備えたことを特徴とする。 複数のプロセッサ３。 これらプロセッサ３を相互に接続するスプリットリ
ード方式のモジュール内バス５。 複数のプロセッサ３により個々に制御される複数の
固有キャッシュ４。 モジュール内バス５とシステムバス２の間に実装さ
れ、モジュール内バス５上のリクエストの調停制御及び
モジュール内バス５とシステムバス２の間のインタフェ
ース制御を行うシステムバスインタフェースコントロー
ラ６。 このシステムバスインタフェースコントローラ６に
接続され、複数の固有キャッシュ４のそれぞれのアドレ
スアレイの複製としてシステムバス２上のリクエストに
対するスヌープを行うために使用される複数のシステム
バススヌープ用コピータグ７。 システムバスインタフェースコントローラ６に接続
され、複数の固有キャッシュ４のそれぞれアドレスアレ
イの複製としてモジュール内バス５上に発行される複数
のプロセッサ３からのリクエストに対するスヌープを行
うために使用される複数のモジュール内バススヌープ用
コピータグ８。
サシステムは、複数のプロセッサモジュールをシステム
バスにより相互に接続したマルチプロセッサシステムに
おいて、図１に例示するように、各プロセッサモジュー
ル１に次のような手段を備えたことを特徴とする。 複数のプロセッサ３。 これらプロセッサ３を相互に接続するスプリットリ
ード方式のモジュール内バス５。 複数のプロセッサ３により個々に制御される複数の
固有キャッシュ４。 モジュール内バス５とシステムバス２の間に実装さ
れ、モジュール内バス５上のリクエストの調停制御及び
モジュール内バス５とシステムバス２の間のインタフェ
ース制御を行うシステムバスインタフェースコントロー
ラ６。 このシステムバスインタフェースコントローラ６に
接続され、複数の固有キャッシュ４のそれぞれのアドレ
スアレイの複製としてシステムバス２上のリクエストに
対するスヌープを行うために使用される複数のシステム
バススヌープ用コピータグ７。 システムバスインタフェースコントローラ６に接続
され、複数の固有キャッシュ４のそれぞれアドレスアレ
イの複製としてモジュール内バス５上に発行される複数
のプロセッサ３からのリクエストに対するスヌープを行
うために使用される複数のモジュール内バススヌープ用
コピータグ８。
【０００７】
【作用】本発明のマルチプロセッサにおいては、複数の
プロセッサのいずれか一つからリードリクエストがモジ
ュール内バスに発行されると、システムバスインタフェ
ースコントローラは、複数のモジュール内バススヌープ
用コピータグを検索する。ここで、モジュール内バスに
接続された他のいずれのプロセッサの固有キャッシュも
該当エントリを保持していなかった場合には、システム
バスコントローラは、システムバスに対し該リードリク
エストを発行する。一方、モジュール内バスに接続され
た他のいずれかのプロセッサの固有キャッシュが該当エ
ントリを保持していた場合、システムバスコントローラ
は、該エントリを保持する固有キャッシュを制御するプ
ロセッサに対し該リクエストを発行したプロセッサに対
するリプライデータの転送をモジュール内バスを介して
直接行うよう指示し、複数のモジュール内バススヌープ
用コピータグの内容を更新し、システムバスに対しては
データ転送により生じる複数の固有キャッシュのアドレ
スアレイの状態変化を複数のシステムバススヌープ用コ
ピータグに反映するためのコピータグ更新トランザクシ
ョンを前記システムバスに発行し、複数のシステムバス
スヌープ用コピータグを更新する。
プロセッサのいずれか一つからリードリクエストがモジ
ュール内バスに発行されると、システムバスインタフェ
ースコントローラは、複数のモジュール内バススヌープ
用コピータグを検索する。ここで、モジュール内バスに
接続された他のいずれのプロセッサの固有キャッシュも
該当エントリを保持していなかった場合には、システム
バスコントローラは、システムバスに対し該リードリク
エストを発行する。一方、モジュール内バスに接続され
た他のいずれかのプロセッサの固有キャッシュが該当エ
ントリを保持していた場合、システムバスコントローラ
は、該エントリを保持する固有キャッシュを制御するプ
ロセッサに対し該リクエストを発行したプロセッサに対
するリプライデータの転送をモジュール内バスを介して
直接行うよう指示し、複数のモジュール内バススヌープ
用コピータグの内容を更新し、システムバスに対しては
データ転送により生じる複数の固有キャッシュのアドレ
スアレイの状態変化を複数のシステムバススヌープ用コ
ピータグに反映するためのコピータグ更新トランザクシ
ョンを前記システムバスに発行し、複数のシステムバス
スヌープ用コピータグを更新する。
【０００８】次に、本発明の実施例について図面を参照
して詳細に説明する。図１に本発明の一実施例を示す。
図１において、複数のプロセッサモジュール１はシステ
ムバス２を介して相互に接続され、マルチプロセッサシ
ステムを構成する。各プロセッサモジュール１には、複
数のプロセッサ３、個々のプロセッサ３に１対１に接続
される固有キャッシュ４、複数のプロセッサ３を相互に
接続するスプリットリード方式のモジュール内バス５、
システムバスインタフェースコントローラ６、このシス
テムバスインタフェースコントローラ６に接続され、個
々の固有キャッシュ４のアドレスアレイの複製としてシ
ステムバス２上のリクエストに対するスヌープを行うた
めに使用される複数のシステムバススヌープ用コピータ
グ７、システムバスインタフェースコントローラ６に接
続され、個々の固有キャッシュ４のアドレスアレイの複
製としてモジュール内バス５上に発行されるいずれかの
プロセッサ３からのリクエストに対するスヌープを行う
ために使用される複数のモジュール内バススヌープ用コ
ピータグ８が搭載される。
して詳細に説明する。図１に本発明の一実施例を示す。
図１において、複数のプロセッサモジュール１はシステ
ムバス２を介して相互に接続され、マルチプロセッサシ
ステムを構成する。各プロセッサモジュール１には、複
数のプロセッサ３、個々のプロセッサ３に１対１に接続
される固有キャッシュ４、複数のプロセッサ３を相互に
接続するスプリットリード方式のモジュール内バス５、
システムバスインタフェースコントローラ６、このシス
テムバスインタフェースコントローラ６に接続され、個
々の固有キャッシュ４のアドレスアレイの複製としてシ
ステムバス２上のリクエストに対するスヌープを行うた
めに使用される複数のシステムバススヌープ用コピータ
グ７、システムバスインタフェースコントローラ６に接
続され、個々の固有キャッシュ４のアドレスアレイの複
製としてモジュール内バス５上に発行されるいずれかの
プロセッサ３からのリクエストに対するスヌープを行う
ために使用される複数のモジュール内バススヌープ用コ
ピータグ８が搭載される。
【０００９】図１のマルチプロセッサにおいては、ある
プロセッサモジュール１上の複数のプロセッサ３のいず
れか一つからリードリクエストがモジュール内バス５に
発行されると、システムバスインタフェースコントロー
ラ６は、自プロセッサモジュール１内の個々のプロセッ
サ３の固有キャッシュ４に対応した個々のモジュール内
バススヌープ用コピータグ７を検索する。ここで、モジ
ュール内バス５に接続された他のいずれのプロセッサ３
の固有キャッシュ４も該当エントリを保持していなかっ
た場合には、該リクエストを発行したプロセッサ３の固
有キャッシュ４に対応するモジュール内バススヌープ用
コピータグ７の内容を更新し、システムバス２に該リー
ドリクエストを発行し、該リクエストがシステムバス２
に発行された時点で、該リクエストを発行したプロセッ
サ３の固有キャッシュ４に対応するシステムバススヌー
プ用コピータグ８の内容を更新する。
プロセッサモジュール１上の複数のプロセッサ３のいず
れか一つからリードリクエストがモジュール内バス５に
発行されると、システムバスインタフェースコントロー
ラ６は、自プロセッサモジュール１内の個々のプロセッ
サ３の固有キャッシュ４に対応した個々のモジュール内
バススヌープ用コピータグ７を検索する。ここで、モジ
ュール内バス５に接続された他のいずれのプロセッサ３
の固有キャッシュ４も該当エントリを保持していなかっ
た場合には、該リクエストを発行したプロセッサ３の固
有キャッシュ４に対応するモジュール内バススヌープ用
コピータグ７の内容を更新し、システムバス２に該リー
ドリクエストを発行し、該リクエストがシステムバス２
に発行された時点で、該リクエストを発行したプロセッ
サ３の固有キャッシュ４に対応するシステムバススヌー
プ用コピータグ８の内容を更新する。
【００１０】システムバス２上にリードリクエストが発
行されると、他のプロセッサモジュール１のシステムバ
スインタフェースコントローラ６は、従来技術と同様に
システムバススヌープ用コピータグ７を用いてスヌープ
を行う。そして、該リードリクエストの対象データが、
自モジュール内プロセッサ３の配下の固有キャッシュ４
に存在すると判断した場合には、キャッシュエントリ・
オーナー権通知線９を使用して他プロセッサモジュール
１及びメモリサブシステム１０にその旨を通知するとと
もに、そのプロセッサの固有キャッシュに対応するモジ
ュール内バススヌープ用コピータグ７及びシステムバス
スヌープ用コピータグ８の内容を更新し、そのプロセッ
サ（固有キャッシュ）に割り込み、該リクエストに対す
るリプライデータを獲得し、該リプライデータをモジュ
ール内バス５及びシステムバス２を経由して要求元プロ
セッサに転送する。また、キャッシュエントリ・オーナ
ー権通知線９により、システム中のいずれのプロセッサ
モジュール１内の固有キャッシュ４も該当エントリを保
持していないと判断される場合には、メモリサブシステ
ム１０が該当データをシステムバス２を経由して要求元
プロセッサに転送する。
行されると、他のプロセッサモジュール１のシステムバ
スインタフェースコントローラ６は、従来技術と同様に
システムバススヌープ用コピータグ７を用いてスヌープ
を行う。そして、該リードリクエストの対象データが、
自モジュール内プロセッサ３の配下の固有キャッシュ４
に存在すると判断した場合には、キャッシュエントリ・
オーナー権通知線９を使用して他プロセッサモジュール
１及びメモリサブシステム１０にその旨を通知するとと
もに、そのプロセッサの固有キャッシュに対応するモジ
ュール内バススヌープ用コピータグ７及びシステムバス
スヌープ用コピータグ８の内容を更新し、そのプロセッ
サ（固有キャッシュ）に割り込み、該リクエストに対す
るリプライデータを獲得し、該リプライデータをモジュ
ール内バス５及びシステムバス２を経由して要求元プロ
セッサに転送する。また、キャッシュエントリ・オーナ
ー権通知線９により、システム中のいずれのプロセッサ
モジュール１内の固有キャッシュ４も該当エントリを保
持していないと判断される場合には、メモリサブシステ
ム１０が該当データをシステムバス２を経由して要求元
プロセッサに転送する。
【００１１】一方、あるプロセッサモジュール１上の複
数のプロセッサ３のいずれか一つからリードリクエスト
がモジュール内バス２に発行され、システムバスインタ
フェースコントローラ６が自プロセッサモジュール１内
の個々のプロセッサ３の固有キャッシュ４に対応した個
々のモジュール内バススヌープ用コピータグ７を検索し
たときに、モジュール内バス５に接続された他のいずれ
かのプロセッサ３の固有キャッシュ４が該当エントリを
保持していた場合には、該エントリを保持する固有キャ
ッシュ４を制御するプロセッサ３に対し、該リクエスト
を発行したプロセッサ３に対するリプライデータの転送
をモジュール内バス５を介して直接行うよう指示し、該
データ転送に関わるプロセッサ３の固有キャッシュ４に
対応するモジュール内バススヌープ用コピータグ７の内
容を更新する。また、システムバス２に対しては、該デ
ータ転送により生じる複数の固有キャッシュのアドレス
アレイの状態変化をシステムバススヌープ用コピータグ
８に反映するためのシステムバストランザクションをシ
ステムバス２に発行し、システムバススヌープ用コピー
タグ８を更新する。
数のプロセッサ３のいずれか一つからリードリクエスト
がモジュール内バス２に発行され、システムバスインタ
フェースコントローラ６が自プロセッサモジュール１内
の個々のプロセッサ３の固有キャッシュ４に対応した個
々のモジュール内バススヌープ用コピータグ７を検索し
たときに、モジュール内バス５に接続された他のいずれ
かのプロセッサ３の固有キャッシュ４が該当エントリを
保持していた場合には、該エントリを保持する固有キャ
ッシュ４を制御するプロセッサ３に対し、該リクエスト
を発行したプロセッサ３に対するリプライデータの転送
をモジュール内バス５を介して直接行うよう指示し、該
データ転送に関わるプロセッサ３の固有キャッシュ４に
対応するモジュール内バススヌープ用コピータグ７の内
容を更新する。また、システムバス２に対しては、該デ
ータ転送により生じる複数の固有キャッシュのアドレス
アレイの状態変化をシステムバススヌープ用コピータグ
８に反映するためのシステムバストランザクションをシ
ステムバス２に発行し、システムバススヌープ用コピー
タグ８を更新する。
【００１２】モジュール内バス５は、例えば、図２に示
すごとくアドレスデータ共用バス１１とコマンドバス１
２からなり、これらのバスのアービトレーションはリク
エスト線１３及びリクエスト許可線１４を用いてシステ
ムバスインタフェースコントローラ６により集中制御さ
れる。また、モジュール内バス１１・１２上の各プロセ
ッサ３にはプロセッサＩＤ、モジュール内バス１１・１
２上に発行されるリードリクエストにはリクエストＩＤ
が付加される。ここで、リードリクエストに対するリプ
ライをシステムバスインタフェースコントローラ６もし
くはプロセッサ３がアドレスデータ共用バス１１に送出
する際には、同時にコマンドバス１２上に該リードリク
エストを発行したプロセッサ３は、該リプライデータが
自分に対するリプライであることを認識できる。また、
システムバスインタフェースコントローラ６がプロセッ
サ３に対してキャッシュデータの転送を指示する際、コ
マンドバス１２上には対象となるプロセッサ３のプロセ
ッサＩＤ、及びもともとのリードリクエストに対するリ
クエストＩＤが送出される。各プロセッサ３はモジュー
ル内バス１１・１２上のリクエストの対象プロセッサＩ
Ｄを常時監視しており、これにより自プロセッサ３を対
象とするリクエストのみを受け付け、必要なキャッシュ
エントリのデータを該リードリクエストのリクエストＩ
Ｄとともにモジュール内バス１１・１２に送出すること
ができる。
すごとくアドレスデータ共用バス１１とコマンドバス１
２からなり、これらのバスのアービトレーションはリク
エスト線１３及びリクエスト許可線１４を用いてシステ
ムバスインタフェースコントローラ６により集中制御さ
れる。また、モジュール内バス１１・１２上の各プロセ
ッサ３にはプロセッサＩＤ、モジュール内バス１１・１
２上に発行されるリードリクエストにはリクエストＩＤ
が付加される。ここで、リードリクエストに対するリプ
ライをシステムバスインタフェースコントローラ６もし
くはプロセッサ３がアドレスデータ共用バス１１に送出
する際には、同時にコマンドバス１２上に該リードリク
エストを発行したプロセッサ３は、該リプライデータが
自分に対するリプライであることを認識できる。また、
システムバスインタフェースコントローラ６がプロセッ
サ３に対してキャッシュデータの転送を指示する際、コ
マンドバス１２上には対象となるプロセッサ３のプロセ
ッサＩＤ、及びもともとのリードリクエストに対するリ
クエストＩＤが送出される。各プロセッサ３はモジュー
ル内バス１１・１２上のリクエストの対象プロセッサＩ
Ｄを常時監視しており、これにより自プロセッサ３を対
象とするリクエストのみを受け付け、必要なキャッシュ
エントリのデータを該リードリクエストのリクエストＩ
Ｄとともにモジュール内バス１１・１２に送出すること
ができる。
【００１３】
【発明の効果】本発明の第一の効果は、他のプロセッサ
に対する不要な割り込みを避けながらマルチプロセッサ
システムにおけるシステムバスのビジー率を低減できる
ことにある。その理由は、あるプロセッサがモジュール
内バスに発行したリードリクエストが同一モジュール内
バスに接続される他のプロセッサの固有キャッシュにヒ
ットするか否かを他のプロセッサに割り込むことなく判
別することができ、かつヒットした場合には該リードリ
クエストをシステムバスに発行する必要がなくなるから
である。
に対する不要な割り込みを避けながらマルチプロセッサ
システムにおけるシステムバスのビジー率を低減できる
ことにある。その理由は、あるプロセッサがモジュール
内バスに発行したリードリクエストが同一モジュール内
バスに接続される他のプロセッサの固有キャッシュにヒ
ットするか否かを他のプロセッサに割り込むことなく判
別することができ、かつヒットした場合には該リードリ
クエストをシステムバスに発行する必要がなくなるから
である。
【００１４】本発明の第二の効果は、簡易な構成でマル
チプロセッサシステムを構成できることにある。その理
由は、一つのプロセッサモジュール上に複数のプロセッ
サを搭載できかつ、一つのシステムバスコントローラで
その複数のプロセッサを制御することができること、並
びにモジュール内バスにおけるキャッシュデータ転送に
より生じるシステムバス用コピータグの変更をシステム
バス経由で行うことにより、通常のシステムバススヌー
プ処理とハードウェアを共用できシステムバススヌープ
用コピータグの更新制御が簡素化されることにある。
チプロセッサシステムを構成できることにある。その理
由は、一つのプロセッサモジュール上に複数のプロセッ
サを搭載できかつ、一つのシステムバスコントローラで
その複数のプロセッサを制御することができること、並
びにモジュール内バスにおけるキャッシュデータ転送に
より生じるシステムバス用コピータグの変更をシステム
バス経由で行うことにより、通常のシステムバススヌー
プ処理とハードウェアを共用できシステムバススヌープ
用コピータグの更新制御が簡素化されることにある。
【図１】本発明の一実施例を示すブロック図である。
【図２】モジュール内バスの詳細を示す図である。
１ プロセッサモジュール ２ システムバス ３ プロセッサ ４ 固有キャッシュ ５ モジュール内バス ６ システムバスインタフェースコントローラ ７ システムバススヌープ用コピータグ ８ モジュール内バススヌープ用コピータグ ９ キャッシュエントリ・オーナー権通知線 １０ メモリサブシステム １１ アドレス／データ共用バス １２ コマンドバス １３ リクエスト線 １４ リクエスト許可線
Claims (3)
- 【請求項１】複数のプロセッサモジュールをシステムバ
スにより相互に接続したマルチプロセッサシステムにお
いて、各プロセッサモジュールに、 複数のプロセッサと、 これらプロセッサを相互に接続するスプリットリード方
式のモジュール内バスと、 前記複数のプロセッサにより個々に制御される複数の固
有キャッシュと、 前記モジュール内バスと前記システムバスの間に実装さ
れ、前記モジュール内バス上のリクエストの調停制御及
び前記モジュール内バスと前記システムバスの間のイン
タフェース制御を行うシステムバスインタフェースコン
トローラと、 このシステムバスインタフェースコントローラに接続さ
れ、前記複数の固有キャッシュのそれぞれのアドレスア
レイの複製として前記システムバス上のリクエストに対
するスヌープを行うために使用される複数のシステムバ
ススヌープ用コピータグと、 前記システムバスインタフェースコントローラに接続さ
れ、前記複数の固有キャッシュのそれぞれのアドレスア
レイの複製として前記モジュール内バス上に発行される
前記複数のプロセッサからのリクエストに対するスヌー
プを行うために使用される複数のモジュール内バススヌ
ープ用コピータグと、 を設けたことを特徴とするマルチレベルバス結合型マル
チプロセッサシステム。 - 【請求項２】システムバスインタフェースコントローラ
は、複数のプロセッサのいずれか一つからリードリクエ
ストがモジュール内バスに発行された場合、複数のモジ
ュール内バススヌープ用コピータグを検索し、モジュー
ル内バスに接続された他のいずれのプロセッサの固有キ
ャッシュも該当エントリを保持していなければ、システ
ムバスに該リードリクエストを発行することを特徴とす
る、請求項１記載のマルチレベルバス結合型マルチプロ
セッサシステム。 - 【請求項３】システムバスインタフェースコントローラ
は、複数のプロセッサのいずれか一つからリードリクエ
ストがモジュール内バスに発行された場合、複数のモジ
ュール内バススヌープ用コピータグを検索し、モジュー
ル内バスに接続された他のいずれかのプロセッサの固有
キャッシュが該当エントリを保持していた場合には、該
エントリを保持する固有キャッシュを制御するプロセッ
サに対し該リクエストを発行したプロセッサに対するリ
プライデータの転送をモジュール内バスを介して直接行
うよう指示し、複数のモジュール内バススヌープ用コピ
ータグの内容を更新し、システムバスに対しては、デー
タ転送により生じる複数の固有キャッシュのアドレスア
レイの状態変化を複数のシステムバススヌープ用コピー
タグに反映するためのコピータグ更新トランザクション
を発行し、複数のシステムバススヌープ用コピータグを
更新することを特徴とする、請求項１記載のマルチレベ
ルバス結合型マルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7191021A JP3067976B2 (ja) | 1995-07-05 | 1995-07-05 | マルチレベルバス結合型マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7191021A JP3067976B2 (ja) | 1995-07-05 | 1995-07-05 | マルチレベルバス結合型マルチプロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0922380A true JPH0922380A (ja) | 1997-01-21 |
| JP3067976B2 JP3067976B2 (ja) | 2000-07-24 |
Family
ID=16267578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7191021A Expired - Lifetime JP3067976B2 (ja) | 1995-07-05 | 1995-07-05 | マルチレベルバス結合型マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3067976B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6061755A (en) * | 1997-04-14 | 2000-05-09 | International Business Machines Corporation | Method of layering cache and architectural specific functions to promote operation symmetry |
| US6173370B1 (en) | 1997-06-19 | 2001-01-09 | Nec Corporation | Cache system capable of keeping cache-coherency among store-in-caches of two central processing units on occurrence of store-confliction |
| JP2006072509A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 情報処理装置及びローカルスヌープ制御方法 |
| US7191271B2 (en) * | 2001-09-20 | 2007-03-13 | Lockheed Martin Corporation | Two level multi-tier system bus |
| US7336700B2 (en) | 2001-09-20 | 2008-02-26 | Lockheed Martin Corporation | System bus transceiver interface |
| JP2008204101A (ja) * | 2007-02-19 | 2008-09-04 | Nec Computertechno Ltd | バスインタフェースアダプタ、データ転送方法、データ転送システム及び情報処理装置 |
-
1995
- 1995-07-05 JP JP7191021A patent/JP3067976B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6061755A (en) * | 1997-04-14 | 2000-05-09 | International Business Machines Corporation | Method of layering cache and architectural specific functions to promote operation symmetry |
| US6173370B1 (en) | 1997-06-19 | 2001-01-09 | Nec Corporation | Cache system capable of keeping cache-coherency among store-in-caches of two central processing units on occurrence of store-confliction |
| US7191271B2 (en) * | 2001-09-20 | 2007-03-13 | Lockheed Martin Corporation | Two level multi-tier system bus |
| US7336700B2 (en) | 2001-09-20 | 2008-02-26 | Lockheed Martin Corporation | System bus transceiver interface |
| JP2006072509A (ja) * | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 情報処理装置及びローカルスヌープ制御方法 |
| JP2008204101A (ja) * | 2007-02-19 | 2008-09-04 | Nec Computertechno Ltd | バスインタフェースアダプタ、データ転送方法、データ転送システム及び情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3067976B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6128711A (en) | Performance optimization and system bus duty cycle reduction by I/O bridge partial cache line writes | |
| JP3687750B2 (ja) | マルチプロセッサ・システム | |
| US6012120A (en) | Method and apparatus for providing DMA transfers between devices coupled to different host bus bridges | |
| US6021456A (en) | Method for communicating interrupt data structure in a multi-processor computer system | |
| US5574868A (en) | Bus grant prediction technique for a split transaction bus in a multiprocessor computer system | |
| US8015366B2 (en) | Accessing memory and processor caches of nodes in multi-node configurations | |
| JPH08328957A (ja) | マルチプロセッシング・システムにおけるキャッシュ・パフォーマンス向上のためのシステムおよび方法 | |
| JPH04328653A (ja) | マルチプロセッサ・システムおよびそのデータ伝送装置 | |
| US8015364B2 (en) | Method and apparatus for filtering snoop requests using a scoreboard | |
| US5659708A (en) | Cache coherency in a multiprocessing system | |
| JPH1031625A (ja) | マルチ・プロセッサ・システムにおける改良されたコピーバック性能のためのライトバック・バッファ | |
| JP2004078958A (ja) | プロセッサ間でキャッシュを共有する装置および方法 | |
| KR101087811B1 (ko) | 캐시 라인 소유권 이전 방법 및 캐시 라인 소유권 이전 장치 | |
| WO2004095262A2 (en) | Distributed shared resource management | |
| JP3067976B2 (ja) | マルチレベルバス結合型マルチプロセッサシステム | |
| US9910789B2 (en) | Electrical and optical memory access | |
| KR950008230B1 (ko) | 버스 콘트롤러 | |
| US5687327A (en) | System and method for allocating bus resources in a data processing system | |
| US6889343B2 (en) | Method and apparatus for verifying consistency between a first address repeater and a second address repeater | |
| JP3274634B2 (ja) | リード制御装置 | |
| US6735654B2 (en) | Method and apparatus for efficiently broadcasting transactions between an address repeater and a client | |
| JP4129578B2 (ja) | トランザクションを第１アドレスリピータと第２アドレスリピータとの間で効果的に同報通信するための方法および装置 | |
| JPH11167546A (ja) | バス制御方式およびこのバス制御方式を備えたマルチプ ロセッサシステム | |
| JPS60147861A (ja) | デ−タ処理システム | |
| US20020133652A1 (en) | Apparatus for avoiding starvation in hierarchical computer systems that prioritize transactions |