JPH03171233A - 二重化情報処理装置 - Google Patents

二重化情報処理装置

Info

Publication number
JPH03171233A
JPH03171233A JP1309053A JP30905389A JPH03171233A JP H03171233 A JPH03171233 A JP H03171233A JP 1309053 A JP1309053 A JP 1309053A JP 30905389 A JP30905389 A JP 30905389A JP H03171233 A JPH03171233 A JP H03171233A
Authority
JP
Japan
Prior art keywords
main
main storage
information
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1309053A
Other languages
English (en)
Inventor
Tsuneo Shidara
設楽 恒男
Eiji Horiguchi
堀口 英司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Robotics Engineering Ltd
Original Assignee
NEC Corp
NEC Robotics Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Robotics Engineering Ltd filed Critical NEC Corp
Priority to JP1309053A priority Critical patent/JPH03171233A/ja
Publication of JPH03171233A publication Critical patent/JPH03171233A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高信頼性情報処理装置に係わり、特に主系装
置と従系装置を備えて情報の引き継ぎを行う二重化情報
処理装置に関する。
〔従来の技術〕
例えば通信を行う場合、高度の信頼性を確保するために
主系装置は従系装置を配置した二重化情報処理装置で各
種処理を行う場合がある。このような二重化情報処理装
置では、通常は主系装置で.通信回線の切り替え等の処
理を行い、この主系装置に障害が生じた場合でも従系装
置により通信を継続的に行うことができるようになって
いる。
このような二重化情報処理装置は、一般に、主系中央処
理装置と従系中央処理装置から共にアクセス可能な共有
主記憶装置で必要な情報を管理している。この共有主記
憶装置は、アドレスバス等のパスラインで主系中央処理
装置と従系中央処理装置の双方と接続されるようになっ
ている。このバスラインは通常主系中央処理装置と接続
されている。主系中央処理装置は情報の処理を行い、ま
た各種の情報、例えば回線の接続状態に関する情報を共
有主記憶装置に格納している。この主系中央処理装置に
障害が発生すると、バスラインが切り替わり、従系中央
処理装置が共有主記憶装置に格納された情報に基づいて
処理を引き継ぐようになっている。
〔発明が解決しようとする課題〕
しかしこのような二重化情報処理装置では、主系中央処
理装置と従系中央処理装置が共通の共有主記憶装置を使
用するため、この共有主記憶装置が損傷した場合には、
両系ともに動作しなくなる。
また、主系中央処理装置と従系中央処理装置とは共有主
記憶装置を介して電気的に結合されているので、相互干
渉のために一方の故障が他方の動作をも停止させてしま
う可能性がある。更に、パスラインの切り替えによって
バスラインの障害を生じる可能性もあった。
そこで本発明の第1の目的は、主記憶装置の損傷に影響
されずに従系中央処理装置を動作させることが可能な二
重化情報処理装置を提供することにある。
また本発明の第2の目的は、主系中央処理装置の故障に
影響されずに従系中央処理装置を動作させることが可能
な二重化情報処理装置を提供することにある。
〔課題を解決するための手段〕
請求項1記載の発明では、(i)情報の処理を行う主系
中央処理装置と、( ii )この主系中央処理装置で
処理を行う情報を格納する主系主記憶装置と、( ii
i )情報の処理を行う従系中央処理装置と、( iv
 )この従系中央処理装置で処理を行う情報を格納する
従系主記憶装置と、(v)主系主記憶装置に格納されて
いる情報を読み出してこれを従系主記憶装置に転送する
主系主記憶情報転送手段とを具備している。
すなわち請求項1記載の発明は、主系中央処理装置と従
系中央処理装置に互いに独立した主記憶装置を配置し、
主系主記憶装置の情報を従系主記憶装置に転送すること
により第1の目的を達戒する。
請求項2記載の発明では、更に従系主記憶装置の情報を
主系主記憶装置に転送する。
請求項3記載の発明では、主系主記憶装置と従系主記憶
装置間の情報の転送を光ファイバを介して行うことによ
り第2の目的を達或する。
〔実施例〕
以下、実施例につき本発明を詳細に説明する。
第1図は、本発明の一実施例における二重化情報処理装
置の概要を示したものである。
この二重化情報処理装置は主系装置11と従系装!t1
2から構成されている。主系装置11は主系中央処理装
置13を備えており、主系主記憶装置14に必要な情報
を格納するようになっている。
従系装置l2は従系中央処理装1116を備えており、
従系主記憶装置l7に必要な情報を格納するようになっ
ている。
主系装置11は主系主記憶転送装置18を備えており、
主系主記憶装置l4に格納されている情報の読み出しお
よび書き込みを行う。従系装置l2は従系主記憶転送装
置l9を備えており、従系主記憶装置l7に格納されて
いる情報の読み出しおよび書き込みを行う。これら主系
主記憶転送装置l8と従系主記憶転送装置l9は光ファ
イバ21で接続されており、互いに読み出した情報を転
送するようになっている。
次に、このように橘戊された二重化オ青報処理装置の動
作について説明する。
例えば回線の接続等の処理は、通常、主系中央処理装置
l3が行い、そのために必要な情報は主系主記憶装置l
4に格納される。主系中央処理装置l3は、主系主記憶
装置14の障害(FCCエラー)、バス障害、ウォッチ
ドッグ等の障害を自己監視し、その結果を従系中央処理
装置l6に通知する。一方、従系中央処理装置16は、
定期的に正常か否かを主系中央処理装置14に問い合わ
せ、異常または無応答の場合に障害と判断し、主系主記
憶装置14に格納されている主系主記憶情報の転送を従
系主記憶転送装置19に要求する。
従系主記憶転送装置19は、主系主記憶情報の転送要求
を光ファイバ21を通して主系主記憶転送装置l8に伝
送する。
主系主記憶転送装置18は、転送要求に従って主系主記
憶装置14から主系主記憶情報を読み出し、光ファイバ
21を介して従系主記憶転送装置19に転送する。転送
された主系主記憶情報は従系主記1.1!転送装置19
によって従系主記憶装置l7に書き込まれる。主系主記
憶装置14から従系主記憶装置17への主系主記憶情報
の転送が完了すると、従系主記憶転送装置l9は従系中
央処理装1i!!16に転送の完了を通知する。
従系中央処理装置16は、転送されて従系主記憶装置1
7に格納された情報に基づいて主系装置11が行ってい
た処理を引き続き行う。
主系装置l1が修理等されて正常状態に回復した後は、
以上説明したのと同様にして従系主記憶装置17から従
系主記憶情報を光ファイバ21を介して主系主記憶装置
14に転送し、主系装置11が処理を引き継ぐ。
〔発明の効果〕
このように請求項1および請求項2記載の発明によれば
、主系中央処理装置と従系中央処理装置に互いに独立し
た主記憶装置を配置し、主系主記憶装置の情報を従系主
記憶装置に転送することとしたので、主系主記憶装置に
障害が生じても引き続き従系中央処理装置で処理を継続
することが可能となる。
請求項3記載の発明によれば、主系主記憶装置と従系主
記憶装置間の情報の転送を光ファイバを介して行うこと
ととしたので、主系装置と従系装置とを電気的に独立さ
せることができる。従って、一方の装置の故障が他方の
処理に電気的に影響することがなく、より信頼性の高い
二重化情報処理装置を提供することができる。
【図面の簡単な説明】
第1図は本発明の構戒を示すブロック図である。 11・・・・・・主系装置、12・・・・・・従系装置
、l3・・・・・・主系中央処理装置、 4・・・・・・主系主記憶装置、 6・・・・・・従系中央処理装置、 7・・・・・・従系主記憶装置、 8・・・・・・主系主記憶転送装置、 9・・・・・・従系主記憶転送装置、 1・・・・・・光ファイバ。

Claims (1)

  1. 【特許請求の範囲】 1、情報の処理を行う主系中央処理装置と、この主系中
    央処理装置で処理を行う情報を格納する主系主記憶装置
    と、 情報の処理を行う従系中央処理装置と、 この従系中央処理装置で処理を行う情報を格納する従系
    主記憶装置と、 前記主系主記憶装置に格納されている情報を読み出して
    これを前記従系主記憶装置に転送する主系主記憶情報転
    送手段 とを具備することを特徴とする二重化情報処理装置。 2、前記従系主記憶装置に格納されている情報を前記主
    系主記憶装置に転送する従系主記憶情報転送手段を設け
    たことを特徴とする請求項1記載の二重化情報処理装置
    。 3、前記情報転送手段による情報の転送を光ファイバを
    介して行うことを特徴とする請求項1または請求項2記
    載の二重化情報処理装置。
JP1309053A 1989-11-30 1989-11-30 二重化情報処理装置 Pending JPH03171233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1309053A JPH03171233A (ja) 1989-11-30 1989-11-30 二重化情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1309053A JPH03171233A (ja) 1989-11-30 1989-11-30 二重化情報処理装置

Publications (1)

Publication Number Publication Date
JPH03171233A true JPH03171233A (ja) 1991-07-24

Family

ID=17988308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1309053A Pending JPH03171233A (ja) 1989-11-30 1989-11-30 二重化情報処理装置

Country Status (1)

Country Link
JP (1) JPH03171233A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07182297A (ja) * 1993-12-24 1995-07-21 Nec Corp サーバクライアント型ネットワークシステム
JPH07281917A (ja) * 1994-04-13 1995-10-27 Nec Corp Cpu切替回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07182297A (ja) * 1993-12-24 1995-07-21 Nec Corp サーバクライアント型ネットワークシステム
JPH07281917A (ja) * 1994-04-13 1995-10-27 Nec Corp Cpu切替回路

Similar Documents

Publication Publication Date Title
JP2532317B2 (ja) プロセス制御システムにおける汎用入出力冗長方式のバックアップ方法
JP4341571B2 (ja) 記憶装置システムおよびその制御方法、制御プログラム
JP2683970B2 (ja) リレー装置の動作能力を確認する方法
JPH03171233A (ja) 二重化情報処理装置
JPS6357823B2 (ja)
JP2511542B2 (ja) 情報処理システム
JP2626127B2 (ja) 予備系ルート試験方式
JP3363579B2 (ja) 監視装置及び監視システム
JPH0427239A (ja) Lan接続装置の制御方法
JPS59180897A (ja) バツテリバツクアツプメモリの二重化方式
JPH05324134A (ja) 二重化計算機システム
JPH06175868A (ja) 二重化計算機故障監視方法
JPH0251950A (ja) 電子交換機二重化方式
JPH06259274A (ja) 二重系システム
JPH04101255A (ja) バスバックアップ機構
JPH07118831B2 (ja) 制御方式
JPH0553938A (ja) 二重化構成の中央制御装置切替え方式
JPH0152774B2 (ja)
JP2876676B2 (ja) プロセッサ間通信制御方法
JPS5851364A (ja) 二重化周辺記憶制御装置
JPS63276952A (ja) 現用/予備運用方式の交換機システム
JPH08314843A (ja) 計算機システム
JPH03259347A (ja) 情報処理システム
JPS60237545A (ja) 計算機の二重化方式
JPH07287694A (ja) 多重化処理システムおよびメモリ同期制御方法