JPH0687563B2 - バイパス装置 - Google Patents
バイパス装置Info
- Publication number
- JPH0687563B2 JPH0687563B2 JP21097787A JP21097787A JPH0687563B2 JP H0687563 B2 JPH0687563 B2 JP H0687563B2 JP 21097787 A JP21097787 A JP 21097787A JP 21097787 A JP21097787 A JP 21097787A JP H0687563 B2 JPH0687563 B2 JP H0687563B2
- Authority
- JP
- Japan
- Prior art keywords
- bypass
- ring bus
- flag pattern
- bypass route
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１ないし複数の端末装置がリング形バスに接
続されているリング形バス通信システムに関する。
続されているリング形バス通信システムに関する。
〔従来の技術〕 従来、この種のシステムにおけるバイパス制御は、物理
的に端末装置のメインルートからバイパスルートへ切替
えを行ない、データの連続性は保証しない構成となって
いるか、連続性を保証するためにメインルートと同等の
遅延を持たせ連続的に切替えるかのいずれかの方式とな
っていた。
的に端末装置のメインルートからバイパスルートへ切替
えを行ない、データの連続性は保証しない構成となって
いるか、連続性を保証するためにメインルートと同等の
遅延を持たせ連続的に切替えるかのいずれかの方式とな
っていた。
上述した従来のバイパス装置は、物理的な切替えを行な
う方式のものは、データの不連続が発生し、システム的
に対処が必要となり、また、データの連続性を保証した
方式の場合は、メインルートの遅延分だけバイパス時に
も遅延が必要となり、接続数が多いシステムにおいて
は、バイパス時にも遅延が大きいシステムとなり、シス
テムのスループットを低下させるという欠点がある。
う方式のものは、データの不連続が発生し、システム的
に対処が必要となり、また、データの連続性を保証した
方式の場合は、メインルートの遅延分だけバイパス時に
も遅延が必要となり、接続数が多いシステムにおいて
は、バイパス時にも遅延が大きいシステムとなり、シス
テムのスループットを低下させるという欠点がある。
本発明のバイパス装置は、 リング形バスに接続され、データの連続性を保証するＮ
ワード分の遅延を伴なって当該端末装置をバイパスする
第１のバイパスルートと、 リング形バスに接続され、遅延を伴なわずに当該端末装
置をバイパスする第２のバイパスルートと、 リング形バスから当該端末装置に入力するデータを１ワ
ード分遅延させて、１ワード分のデータの空白を示すフ
ラグパターンと比較し、一致した場合にフラグパターン
検出信号を出力するフラグパターン検出機能付遅延回路
と、 フラグパターン検出信号を１ワード分の周期で連続して
入力する毎に連続受信検出信号を出力するフラグパター
ン連続検出部と、 連続受信検出信号をカウントし、連続してＮ回カウント
するとバイパス切替信号を出力し、連続受信検出信号が
Ｎ回カウントする前に途絶えるとリセットされるフラグ
パターン連続カウンタ部と、 端末装置をリング形バスから切離す場合に第１のバイパ
スルートをリング形バスに接続し、バイパス切替信号を
受信するとリング形バスに対するバイパス接続を第１の
バイパスルートから第２のバイパスルートに切替える切
替送出部を有する。
ワード分の遅延を伴なって当該端末装置をバイパスする
第１のバイパスルートと、 リング形バスに接続され、遅延を伴なわずに当該端末装
置をバイパスする第２のバイパスルートと、 リング形バスから当該端末装置に入力するデータを１ワ
ード分遅延させて、１ワード分のデータの空白を示すフ
ラグパターンと比較し、一致した場合にフラグパターン
検出信号を出力するフラグパターン検出機能付遅延回路
と、 フラグパターン検出信号を１ワード分の周期で連続して
入力する毎に連続受信検出信号を出力するフラグパター
ン連続検出部と、 連続受信検出信号をカウントし、連続してＮ回カウント
するとバイパス切替信号を出力し、連続受信検出信号が
Ｎ回カウントする前に途絶えるとリセットされるフラグ
パターン連続カウンタ部と、 端末装置をリング形バスから切離す場合に第１のバイパ
スルートをリング形バスに接続し、バイパス切替信号を
受信するとリング形バスに対するバイパス接続を第１の
バイパスルートから第２のバイパスルートに切替える切
替送出部を有する。
このように、遅延を伴なわない第２のバイパスルートを
設け、Ｎワード分の遅延を伴なう第１のバイパスルート
でバイパスを行っている場合に、リング形バスの遅延分
をカウントしてその遅延がＮ＋１ワード分連続したとき
第１のバイパスルートを第２のバイパスルートに切替え
第１のバイパスルートの出力に続けてリング形バス上の
データを第２のバイパスルートを経由して出力すること
により、第１のバイパスルートに切替えられたことによ
るデータの遅延を防ぐことができる。
設け、Ｎワード分の遅延を伴なう第１のバイパスルート
でバイパスを行っている場合に、リング形バスの遅延分
をカウントしてその遅延がＮ＋１ワード分連続したとき
第１のバイパスルートを第２のバイパスルートに切替え
第１のバイパスルートの出力に続けてリング形バス上の
データを第２のバイパスルートを経由して出力すること
により、第１のバイパスルートに切替えられたことによ
るデータの遅延を防ぐことができる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のバイパスルート切替装置の一実施例の
ブロック図、第２図は端末装置１を第１のバイパスルー
ト２によりバイパスさせた状態を示す図、第３図は第１
のバイパスルート２を介して遅延が開始された状態を示
す図、第４図はＮワード分の遅延後、データD1が出力さ
れた状態を示す図、第５図はデータD2が出力された状態
を示す図、第６図はフラグパターンF1が出力され、第１
のバイパスルート２から第２のバイパスルート３に切替
えられた状態を示す図、第７図は第２のバイパスルート
３を経由してデータD3が遅延なく出力された状態を示す
図である。なお、ｔｉは時刻、Ｘは時刻ｔｏ以前に端末
装置１に入力したデータである。
ブロック図、第２図は端末装置１を第１のバイパスルー
ト２によりバイパスさせた状態を示す図、第３図は第１
のバイパスルート２を介して遅延が開始された状態を示
す図、第４図はＮワード分の遅延後、データD1が出力さ
れた状態を示す図、第５図はデータD2が出力された状態
を示す図、第６図はフラグパターンF1が出力され、第１
のバイパスルート２から第２のバイパスルート３に切替
えられた状態を示す図、第７図は第２のバイパスルート
３を経由してデータD3が遅延なく出力された状態を示す
図である。なお、ｔｉは時刻、Ｘは時刻ｔｏ以前に端末
装置１に入力したデータである。
リング形バス８に接続されている端末装置１には、デー
タの連続性を保証するＮワード分の遅延を伴なう第１の
バイパスルート２と、遅延を伴なわずにリング形バス８
を直結する第２のバイパスルート３の２つのバイパスル
ートが設けられている。フラグパターン検出機能付１ワ
ード遅延回路４はリング形バス８から端末装置１に入力
するデータを１ワード分遅延させて、１ワード分のデー
タの空白を示すフラグパターンと比較し、一致した場合
にフラグパターン検出信号を出力する。フラグパターン
連続検出部５はフラグパターン検出信号を１ワード分の
周期で連続して入力する毎に連続受信検出信号を出力す
る。フラグパターン連続カウンタ６は連続受信検出信号
を受信するとカウントし、連続してＮ回カウントすると
バイパス切換信号を出力し、連続受信検出信号がＮ回カ
ウントする前に途絶えるとリセットされる。切替送出部
７は端末装置１をリング形バス８から切離す場合に第１
のバイパスルート２をリング形バス８に接続し、バイパ
ス切替信号を受信するとリング形バス８に対するバイパ
ス接続を第１のバイパスルート２から第２のバイパスル
ート３に切替える。第１のバイパスルート２、第２のバ
イパスルート３、フラグパターン検出機能付遅延回路
４、フラグパターン連続検出部５、フラグパターン連続
カウンタ６、切替送出部７はバイパス装置９を構成して
いる。
タの連続性を保証するＮワード分の遅延を伴なう第１の
バイパスルート２と、遅延を伴なわずにリング形バス８
を直結する第２のバイパスルート３の２つのバイパスル
ートが設けられている。フラグパターン検出機能付１ワ
ード遅延回路４はリング形バス８から端末装置１に入力
するデータを１ワード分遅延させて、１ワード分のデー
タの空白を示すフラグパターンと比較し、一致した場合
にフラグパターン検出信号を出力する。フラグパターン
連続検出部５はフラグパターン検出信号を１ワード分の
周期で連続して入力する毎に連続受信検出信号を出力す
る。フラグパターン連続カウンタ６は連続受信検出信号
を受信するとカウントし、連続してＮ回カウントすると
バイパス切換信号を出力し、連続受信検出信号がＮ回カ
ウントする前に途絶えるとリセットされる。切替送出部
７は端末装置１をリング形バス８から切離す場合に第１
のバイパスルート２をリング形バス８に接続し、バイパ
ス切替信号を受信するとリング形バス８に対するバイパ
ス接続を第１のバイパスルート２から第２のバイパスル
ート３に切替える。第１のバイパスルート２、第２のバ
イパスルート３、フラグパターン検出機能付遅延回路
４、フラグパターン連続検出部５、フラグパターン連続
カウンタ６、切替送出部７はバイパス装置９を構成して
いる。
次に、本実施例の動作について第２図〜第７図を参照し
て説明する。
て説明する。
時刻ｔｏに端末装置１がリング形バス８から切離され、
第１のバイパスルート２がリング形バス８に接続される
（第２図）。時刻t1にはデータD1の遅延が行われる（第
３図）。時刻ｔＮ＋１に所定のワード数Ｎワード分の遅
延を経てデータD1がリング形バス８に出力され、同時に
フラグパターンＦＮ−１がフラグパターン検出機能付１
ワード遅延回路４で遅延されて検出され、フラグパター
ン連続検出部５によって連続受信検出信号が出力され、
それを受けてフラグパターン連続カウンタ６が連続受信
検出信号をＮ−２回カウントしている（第４図）。時刻
ｔＮ＋２にはリング形バス８にデータD2が出力され、一
方、フラグパターンＦＮが検出されフラグパターン連続
カウンタ６はＮ−１回をカウントしている（第５図）。
時刻ｔＮ＋３にはフラグパターンF1が出力され、同時に
フラグパターンＦＮ＋１が検出されフラグパターン連続
カウンタ６でＮ回がカウントされて、フラグパターン連
続カウンタ６からバイパス切替信号が出力され、切替送
出部７が第１のバイパスルート２から第２のバイパスル
ート３にバイパスルートを切替る（第６図）。時刻ｔ
Ｎ＋４にはデータD3が第２のバイパスルート３によって
フラグパターンF1に続いてリング形バス８に出力され
（第７図）、データD3以降のデータは遅延無くリング形
バス８に出力される。
第１のバイパスルート２がリング形バス８に接続される
（第２図）。時刻t1にはデータD1の遅延が行われる（第
３図）。時刻ｔＮ＋１に所定のワード数Ｎワード分の遅
延を経てデータD1がリング形バス８に出力され、同時に
フラグパターンＦＮ−１がフラグパターン検出機能付１
ワード遅延回路４で遅延されて検出され、フラグパター
ン連続検出部５によって連続受信検出信号が出力され、
それを受けてフラグパターン連続カウンタ６が連続受信
検出信号をＮ−２回カウントしている（第４図）。時刻
ｔＮ＋２にはリング形バス８にデータD2が出力され、一
方、フラグパターンＦＮが検出されフラグパターン連続
カウンタ６はＮ−１回をカウントしている（第５図）。
時刻ｔＮ＋３にはフラグパターンF1が出力され、同時に
フラグパターンＦＮ＋１が検出されフラグパターン連続
カウンタ６でＮ回がカウントされて、フラグパターン連
続カウンタ６からバイパス切替信号が出力され、切替送
出部７が第１のバイパスルート２から第２のバイパスル
ート３にバイパスルートを切替る（第６図）。時刻ｔ
Ｎ＋４にはデータD3が第２のバイパスルート３によって
フラグパターンF1に続いてリング形バス８に出力され
（第７図）、データD3以降のデータは遅延無くリング形
バス８に出力される。
なお、端末装置１をリング形バス８から切離した後はＮ
＋１ワード分のフラグパターンの連続が検出されるま
で、Ｎワードの遅延が続くことになる。
＋１ワード分のフラグパターンの連続が検出されるま
で、Ｎワードの遅延が続くことになる。
以上説明したように本発明は、遅延を伴なわない第２の
バイパスルートを設け、リング形バスから入力したデー
タを１ワード分遅延して（Ｎ＋１）個の連続したフラグ
パターンを検出した時に、第１番目のフラグパターン送
出後に、次に受信するデータを送出するように第２のバ
イパスルートに切替えることにより、データの連続性を
保証した上で遅延なしのバイパスができる効果がある。
バイパスルートを設け、リング形バスから入力したデー
タを１ワード分遅延して（Ｎ＋１）個の連続したフラグ
パターンを検出した時に、第１番目のフラグパターン送
出後に、次に受信するデータを送出するように第２のバ
イパスルートに切替えることにより、データの連続性を
保証した上で遅延なしのバイパスができる効果がある。
第１図は本発明のバイパス装置の一実施例のブロック
図、第２図は端末装置１を第１のバイパスルート２によ
りバイパスさせた状態を示す図、第３図は第１のバイパ
スルート２を介して遅延が開始された状態を示す図、第
４図はＮワード分の遅延後、データD1が出力された状態
を示す図、第５図はデータD2が出力された状態を示す
図、第６図はフラグパターンF1が出力され、第１のバイ
パスルート２から第２のバイパスルート３に切替えられ
た状態を示す図、第７図は第２のバイパスルート３を経
由してデータD3が遅延なく出力された状態を示す図であ
る。 １……端末装置、 ２……第１のバイパスルート、 ３……第２のバイパスルート、 ４……フラグパターン検出機能付１ワード遅延回路、 ５……フラグパターン連続検出部、 ６……フラグパターン連続カウンタ、 ７……切替送出部、 ８……リング形バス、 ９……バイパス装置。
図、第２図は端末装置１を第１のバイパスルート２によ
りバイパスさせた状態を示す図、第３図は第１のバイパ
スルート２を介して遅延が開始された状態を示す図、第
４図はＮワード分の遅延後、データD1が出力された状態
を示す図、第５図はデータD2が出力された状態を示す
図、第６図はフラグパターンF1が出力され、第１のバイ
パスルート２から第２のバイパスルート３に切替えられ
た状態を示す図、第７図は第２のバイパスルート３を経
由してデータD3が遅延なく出力された状態を示す図であ
る。 １……端末装置、 ２……第１のバイパスルート、 ３……第２のバイパスルート、 ４……フラグパターン検出機能付１ワード遅延回路、 ５……フラグパターン連続検出部、 ６……フラグパターン連続カウンタ、 ７……切替送出部、 ８……リング形バス、 ９……バイパス装置。
Claims (1)
- 【請求項１】１ないし複数の端末装置がリング形バスに
接続されているリング形バス通信システムにおいて、 リング形バスに接続され、データの連続性を保証するＮ
ワード分の遅延を伴なって当該端末装置をバイパスする
第１のバイパスルートと、 リング形バスに接続され、遅延を伴なわずに当該端末装
置をバイパスする第２のバイパスルートと、 リング形バスから当該端末装置に入力するデータを１ワ
ード分遅延させて、１ワード分のデータの空白を示すフ
ラグパターンと比較し、一致した場合にフラグパターン
検出信号を出力するフラグパターン検出機能付遅延回路
と、 フラグパターン検出信号を１ワード分の周期で連続して
入力する毎に連続受信検出信号を出力するフラグパター
ン連続検出部と、 連続受信検出信号をカウントし、連続してＮ回カウント
するとバイパス切替信号を出力し、連続受信検出信号が
Ｎ回カウントする前に途絶えるとリセットされるフラグ
パターン連続カウンタ部と、 端末装置をリング形バスから切離す場合に第１のバイパ
スルートをリング形バスに接続し、バイパス切替信号を
受信するとリング形バスに対するバイパス接続を第１の
バイパスルートから第２のバイパスルートに切替える切
替送出部を有するバイパス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21097787A JPH0687563B2 (ja) | 1987-08-24 | 1987-08-24 | バイパス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21097787A JPH0687563B2 (ja) | 1987-08-24 | 1987-08-24 | バイパス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6453651A JPS6453651A (en) | 1989-03-01 |
| JPH0687563B2 true JPH0687563B2 (ja) | 1994-11-02 |
Family
ID=16598262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21097787A Expired - Lifetime JPH0687563B2 (ja) | 1987-08-24 | 1987-08-24 | バイパス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687563B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0433438A (ja) * | 1990-05-30 | 1992-02-04 | Fujitsu Ltd | ローカルエリアネットワークの伝送路切り換え方式 |
| JP4442497B2 (ja) | 2005-04-14 | 2010-03-31 | ソニー株式会社 | カメラおよび撮像制御装置 |
-
1987
- 1987-08-24 JP JP21097787A patent/JPH0687563B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6453651A (en) | 1989-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916690A (en) | Division multiplex packet switching circuit using a circular shift register | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| JP2527771B2 (ja) | プログラマブル・オ―トマトンにおける入力制御回路 | |
| JPH0687563B2 (ja) | バイパス装置 | |
| JP2550083B2 (ja) | パケット交換網における呼の迂回方法 | |
| SU1432535A1 (ru) | Устройство дл сопр жени абонентов с ЭВМ | |
| JPH02122730A (ja) | 信号ライン終端方式 | |
| KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
| JP2834306B2 (ja) | 切り替え制御回路 | |
| SU1485242A2 (ru) | Многоканальное устройство для управления обслуживанием запросов | |
| SU1262513A1 (ru) | Устройство дл обмена информацией между электронными вычислительными машинами | |
| SU1420653A1 (ru) | Устройство дл синхронизации импульсов | |
| JPH0569332B2 (ja) | ||
| SU1509911A1 (ru) | Устройство дл отключени модулей от магистрали | |
| JPH08172576A (ja) | 映像信号切換装置 | |
| JPH0642679B2 (ja) | 連続形バイパス制御装置 | |
| JP2840654B2 (ja) | 光ｆｉｆｏメモリ | |
| SU1208554A2 (ru) | Устройство переменного приоритета | |
| SU807296A1 (ru) | Двухвходовое устройство приоритета | |
| SU1059574A1 (ru) | Двухвходовое устройство приоритета | |
| SU1117624A1 (ru) | Устройство дл управлени обменом по асинхронной магистрали вычислительной системы | |
| SU394789A1 (ru) | МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ПОДКЛЮЧЕНИЯ ИСТОЧНИКОВ ИНФОРМАЦИИ к ОБЩЕЙ МАГИСТРАЛИ | |
| JPS6324681Y2 (ja) | ||
| SU1138943A2 (ru) | Управл емый делитель частоты | |
| JPS6162239A (ja) | 系選択回路 |