SU1059574A1 - Двухвходовое устройство приоритета - Google Patents

Двухвходовое устройство приоритета Download PDF

Info

Publication number
SU1059574A1
SU1059574A1 SU823475011A SU3475011A SU1059574A1 SU 1059574 A1 SU1059574 A1 SU 1059574A1 SU 823475011 A SU823475011 A SU 823475011A SU 3475011 A SU3475011 A SU 3475011A SU 1059574 A1 SU1059574 A1 SU 1059574A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
zero
signal
Prior art date
Application number
SU823475011A
Other languages
English (en)
Inventor
Леонид Николаевич Войтюк
Григорий Иванович Корниенко
Юрий Николаевич Лось
Александр Михайлович Шалейко
Original Assignee
Ордена Ленина Институт Кибернетики Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетики Ан Усср filed Critical Ордена Ленина Институт Кибернетики Ан Усср
Priority to SU823475011A priority Critical patent/SU1059574A1/ru
Application granted granted Critical
Publication of SU1059574A1 publication Critical patent/SU1059574A1/ru

Links

Landscapes

  • Bus Control (AREA)

Abstract

ДВУХВХОДОВОЕ УСТРОЙСТВО ПРИОРИТЕТА, содержащее элемент И, два триггера и первый элемент НЕ, причем первый запросный вход устройства соединен с i первым входом элемента И, единичный выход первого триггера  вл етс  первым информационным выходом устройства, от личающеес.  тем, что, целью повышени  достоверности его работы, оно содер;::ит йторой элемент НЕ и элемент И-НЕ, примем первый запросный вход устройства через первый элемент НЕ соединен с первым входом элемента И-НЕ, выход которого соединен через второй элемент НЕ с первым единичным входом первого триггера,второй единичный вход которого соединен с нулевым выходом второго триггера,пр мой выход которого соединен с вторым входом элемента И,выход которого  вл етс  вторым информационным выходом устройства , нулевой вход первого триггера соединен с вторым эапросным входом устройства .и с вторым входом элемента И-НЕ, выход которого; соединен с первым единичным входом второго триггера, второй единичный и -нулевой входы Которого соединены соответственно с инверсным выходом С первого триггера и с первым .sattpocным входом устройства. ел 01 ppil.

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в блоках управлени  ycтpoйcтвa a общего пользовани , например общей пам тью вычислитель ной системы. Известно .двухвходовоё устройство приоритета(Содержащее .триггер, двазлемента И, элемент задержки и два элемента НЕ,причем пр мой выход триггера и выход первого элемен.та И  вл ютс  выходами устройства ClJ. Недостатком даннбго устройства  вп етс.  высокое быстродействие приоритетного канала, т.е. пришедщему более п&иоритетному запросу необходимо взвести триггер. Наиболее близким к изобретению по техническойсущности  вл етс  блок приоритета, содержащий элементы И, выходы каждого из которых соединены с единичны-;: входами соответ ствующих им триггеров, первые входы элементов И подключены к, нулевым . выходам триггеров, второй вход одно го из элементов К через инвертор и элемент задержки соединен с источником питани , третий вход элемента И подключен.к входу элемента ИЛИ-НЕ к другому входу которого подключен второй вход другого элемента и, а выход элемент ИЛИ-йЕ св зан с нулев ми входами триггеров C2J. Известное устройство характеризуетс  недостаточной достоверностью работы при одновременном приходе двух запросов . Цель изобретени  - повышение достоверности работы устройства. Поставленна  цель достигаетс  те что в двухвходовое устройство приоритета , содержащее элемент И, два триггера и первый элемент НЕ, причем первый запросный вход устройств соединен с первым входом элемента И, единичный выход первого триггера  вл етс  первым информационным выходом устройства, введены второй элемент НЕ и элемент И-НЕ, причем первый запросный вход устройства через первый элемент НЕ соединен с первым входом элемента И-НЕ, выход которого соединен через второй элемент НЕ с первым единичным входом первого триггера, второй единичный вход которого соединен с нулевым вы ходом второго триггера, пр мой выход которого соединен с вторым входом элемента И, выход которого  вл  етс  вторым информационным выходом устройства, нулевой вход первого триггера соединен .с вторым запросны входом устройства и с вторым входом элемента И-НЕ, выход которого соеди нен, с первым единичным входом второ го триггера, второй единичный и нулевой входы которого соединены соответственно с.инверсным выходом первого триггера и с первым запросным входом устройства. На чертехке приведена структурна  схема устройства. Устройство содержит триггеры.1 и 2, каждый из которых содержит элемент НЕ, 3 и элемент 2И-ИЛ.И-НЕ 4, информационные выходы 5 И-й устройства , элемент НЕ 7, элемент И 8, элемент И-НЕ 9, элемент НЕ 10 и заnpocHiae входцл 11 и 12 устройства. Устройство работает Следующим образом. В: исходном сос- о нии на входы 11 и 12 устройства -поступают сигналы логических нулей. Сигналы логичес-, ;ких нулей, поступа  на нулевые входы первого . и второго триггеров, устанавливают их в нулевой состо ние, Сигнал логического нул  с входа 12 устройства поступает однбвре.менно на вход зц&лекч-а И-НЕ 9, Сигнал логической единицы с входа элемента И-НЕ 9 поступает на первый единичный вход триггег а 1. На второй еди.ничный вход триггера 1 поступает сигнал логической единицы с Нулевого выхода триггера 2, При совпадении сигналов e,tyiниц . на первом и втором входах триггера 1 он.переключаетс  в единичное состо ние. Сигнал нул  а нулевого выхода триггера поступает на первый единичный вход триггера 2, запреща  ему переключатьс  в единичное состо ние. Сигнал логической единицы, с единичного выхода триггера 1 посту .пает на вход элемента И 8, разреша  работать первому каналу. Если на вход 1. устройства поступит-сигнал логической единицы, то с- нулевого входа триггера 1 снимаетс  сигнал установки в нуль этого триггера. Сигнал с входа Ц устройства поступает на вход элемента И 8 и элемента НЕ 7. Сигнал нул  с выхода НЕ элемента 7 поступает на вход элемента И-НЕ 9, на выходе которого вырабатываетс  сигнал логической единицы. Состо ние первого и второго триггеров на измен етс , и на выход, 5 устройства поступает сигнал, разрешающий работать первому каналу. Если после этого на вход 12 устройства поступает сигнал логической единицы , то с нулевого входа триггера 2 снимаетс  сигнал.установки в нуль триггера, i|o состо ние триггеров не изменитс  и устройство приоритета разрешит работать первому каналу. .После окончани  работы первого канала на вход 11 ус±ройства поступает сигнал логического нул , который передаетс  на входы элемента И S элемента НЕ 7 и нулевой вход триггера 1, На выход 5 устройства поступает сигнал логического нул . Сигнал единицы с выхода элемента НЕ 7, поступа  на вход элемента . И-НЕ 9,совпадает .с сигналом единицы , поступающим с входа 12 устройст ва на вход элемента И-НЕ 9; на выходе элемента И-НБ 9 вырабатывает с  сигнал логического нул , котог рый поступает на первый единичный вход первого триггера и блокирует установку его в единичное состо ние Под действием сигналов нул , поступающего с входа 11, триггер 1 пере ключаетс  Б нулевре состо ние. Кроме того, сигнал нул  с выхода эл мента И-НЕ 9 через элемент НЕ 10 пер ключаетс  триггер 2 в единичное состо ние, досле чего сигнал нул  с нулевого выхода триггера 2 блокирует установку в единичное состо ние триг гера 1, а сигнал единицы, поступа  на выход 6 устройства, разрешает работу второго канала. Состо ние триггера устройства приоритета изменитс  только тогда, когда второй канал закончит работу и на вход 12 устрйства поступает сигнал нул . Если на входы 11 и 12 устройства одновременно поступ т сигналы логических единиц, то с нулевых входов первого и второго триггеров будут сн ты сигналы установки внуль. Сигнал логической единицы с входа 11 устройства поступает на входы элемен та И 8 и элемента НЕ 7 г с выхода которого сигнал логического нул  поступает на вход элемента И-НЕ 9. Сигнал логическра единицы с выхода элемента .И-НЕ 9 Поступает на вход элемента НЕ 10, с выхода которого сигнал логического нул , поступа  иг. второй вход триггера 2,запрещает переключение его в единичное состо ние. Сигнал логической единицы с выхода элемента И-НЕ .9,поступа  на первый единичный вход триггера 1,переключает его в единичное состо ние, и на вход элемента И 8 поступает сигнал логической единицы. Элемент И 8 подключает к выходу 5 устройства сигнал,логической единицы, V который разрешает работу первому каналу, СостЪ ниЬ триггеров не изменитс  до тех пор, пока первый канал не закончит работу и на вход 11 устройства не поступит сигнал логического нул . Применение изобретени  позвол ет повысить достоверность работы устройства .

Claims (1)

  1. ДВУХВХОДОВОЕ УСТРОЙСТВО ПРИОРИТЕТА, содержащее элемент И, два триггера и первый элемент НЕ, причем первый запросный вход устройства соединен с Λ первым входом элемента И, единичный выход первого триггера является первым информационным выходом устройства, от ли ч ающе ес.я тем, что, целью повышения достоверности его работы, оно содержит йто рой элемент НЕ и элемент И—НЕ, пригнем первый запросный вход устройства через первый элемент НЕ соединен с первым входом элемента И-НЕ, выход которого соединен через второй элемент НЕ с первым единичным входом первого триггера,второй единичный вход которого соединен с нулевым выходом второго триггера,прямой выход которого соединен с вторым входом элемента И,выход которого является вторым информационным выходом устройства, нулевой вход первого триггера соединен с вторым запр'осным входом устройства :и с вторым элемента И-НЕ, выход соединен с первым единичным входом второго триггера, второй единичный и нулевой входы которого 'соединены соответственно с инверсным выходом первого триггера и с первым .зайросным входом устройства.
    входом которого:
    СП СО СП м >
    относится к цифровой технике и может быть блоках управления тем;
SU823475011A 1982-07-28 1982-07-28 Двухвходовое устройство приоритета SU1059574A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823475011A SU1059574A1 (ru) 1982-07-28 1982-07-28 Двухвходовое устройство приоритета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823475011A SU1059574A1 (ru) 1982-07-28 1982-07-28 Двухвходовое устройство приоритета

Publications (1)

Publication Number Publication Date
SU1059574A1 true SU1059574A1 (ru) 1983-12-07

Family

ID=21023920

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823475011A SU1059574A1 (ru) 1982-07-28 1982-07-28 Двухвходовое устройство приоритета

Country Status (1)

Country Link
SU (1) SU1059574A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР , кл« G 06 F 9/46, 1978. 2. Авторское свидетельство СССР 518771, кл. а 06 Р 9/46, 1974(прототип) . *

Similar Documents

Publication Publication Date Title
SU1059574A1 (ru) Двухвходовое устройство приоритета
SU1124308A1 (ru) Устройство управлени прерыванием
SU694855A1 (ru) Устройство дл ввода информации
SU1372331A1 (ru) Устройство дл подключени источника информации к общей магистрали
SU1174925A1 (ru) Многоканальное асинхронное устройство приоритета
SU1698889A1 (ru) Двухвходовое устройство приоритета
SU842788A1 (ru) Ячейка каскадной коммутирующейСРЕды
SU1603367A1 (ru) Элемент сортировочной сети
SU807296A1 (ru) Двухвходовое устройство приоритета
SU1042198A1 (ru) Регенератор импульсных сигналов многоканальной системы св зи
SU1119014A1 (ru) Многоканальное устройство приоритета
SU1566350A1 (ru) Устройство приоритета
SU1048478A1 (ru) Устройство дл мажоритарного выбора асинхронных сигналов
SU1018246A1 (ru) Коммутатор каналов с переменным циклом работы
SU1091162A2 (ru) Блок приоритета
SU788389A1 (ru) Последовательный счетчик с двухпроводной св зью
SU1621143A1 (ru) Триггер IK-типа
SU1374225A1 (ru) Многоканальное устройство приоритета
SU1211715A1 (ru) Устройство дл ввода информации
SU1624451A1 (ru) Двухвходовое устройство приоритета
SU663104A2 (ru) Коммутатор
SU1201828A1 (ru) Устройство дл ввода информации от двухпозиционных датчиков
SU822339A1 (ru) Селектор импульсов по длительности
RU2018943C1 (ru) Устройство для сопряжения
SU1069205A1 (ru) Резервированный генератор импульсов