SU1018246A1 - Коммутатор каналов с переменным циклом работы - Google Patents
Коммутатор каналов с переменным циклом работы Download PDFInfo
- Publication number
- SU1018246A1 SU1018246A1 SU813281094A SU3281094A SU1018246A1 SU 1018246 A1 SU1018246 A1 SU 1018246A1 SU 813281094 A SU813281094 A SU 813281094A SU 3281094 A SU3281094 A SU 3281094A SU 1018246 A1 SU1018246 A1 SU 1018246A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- channel
- output
- input
- elements
- inputs
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах передачи информации .
Известен коммутатор каналов с ппеременным циклом работы, содержащий в каждом канале триггер, блок наличи информации, элемент И, элемент задержки и элемент НЕ-И, а
также генератор тактовых импульсов, выход соединен с первыми входами элементов НЕ-И и первого канала, выходы элементов НЕ-И каждого канала соединены с первыми входами элементов НЕ-И каждого последующего канала, выход элемента НЕ-И последнего канала подключен к единичным входам триггеров всех каналов, единичные выходы которых через блоки наличи информации соединены со вторыми входами элементов НЕ-И и И этих каналов. Выход элемента И каждого канала соединен со входом элемента задержки этого канала и выходной шиной С
Недостаток данного коммутатора заключаетс в том, что предыдущие каналы обладают приоритетом в выдаче своих сигналов перед последующими К1аналами, т.;ес быстродействие каналов коммутатора разное.
Наиболее близким к изобретению вл етс коммутатор каналов с при оритетным циклом работы, содержащий в каждом канале триггер, блок наличи информации, элементы И, НЕ-И, элемент задержки, а также генератор тактовых импульсов, выход которого соединен с первыми выходами элементов НЕ-И и И первого канала выходы элементов НЕ-И каждого канала соедииены с первыми входами Э1лементоа НЕ-И и И каждого последующего канала, выход элементов НЕ-И последнего канала подключен к единичным входам триггеров всех каналов, единичные .выходы которых через блоки наличи информации соединены со вторыми входами элементов и И этих каналов, выход элем ентов И каждого канала соединен с входом элемента задержки этого канала и выходной шиной выход элемента ИШ а каждом канале соединен е нулевым входом триггера этого канала, а,-входы элементов ИЛИ подключены к выходу элемента задержки этого канала и к выходам элементой задержки всех последующих каналов t2i
Недостатками известного коммутатора вл етс наличие значительного числа межканальных св зей (максимальное число св зей равно числу гкана5 лов), а также необходимость применени в каждом канале логических элементов ИЛИ, число входов которых равно
0 N-(n-l),
где N - минимальное число каналов;
п - номер канала (,2,.,.,N), Цель изобретени - упрощение коммутатора .
Цель достигаетс тем, что в коммутатор каналов с переменным циклом работы, содержащий в каждом канале триггер, блок наличи информации, элементы И, элемент задержки, двух входовой элемент ИШ в предпоследнем разр де, а также генератор тактовых импульсов, выход которого соединен с первыми входами элементов НЕ-И и элемента И первого канала, выходы элементов НЕ-И каждого канала соединены с первыми входами элементов НЕ-И и И каждого последующего канала, выход элементов НЕ-И последнего канала подключен к единичным входам триггеров всех каналов, единичные выходы которых через блоки наличи информации соединены с вторыми входами элементов НЕ-И и И этих каналов, выход элемента И
5 каждого анала соединен с входом элемента задержки этого канала и выходной шиной, выход элемента задержки последнего канала соединен с нулевым входом триггера данного
0 канала и с вторым входом элемента ИЛИ предпоследнего канала, первый вход и выход которого соединены соответственно с выходом элемента задержки и нулевым входом триггера
5 предпоследнего разр да, во все каналы , кроме двух последних, введен двухвходовой элемент ИЛИ, первый, второй входы и выход которого соединены соответственно с выходом
- элемента задержки, с выходом двухвходового элемента И.ПИ последующе го канала и с нулевым ёходом триггера данного канала.
Введение двухвходового элемента 5 ИЛИ и новые св зи его входов позвол ют упростить коммутатор, уменьшить количество межканальных св зей , причем, число входов логических элементов не зависит от числа каналов. На чертеже представлена схема предложенного коммутатора. Коммутатор содержит генератор 1 тактовых импульсов, а в каждом канале - элементы 2 НЕ-И и И 3, блок 4 наличи информации, триггер 5i элемент 6 задержки и во всех каналах , кроме последнего, - двухвходовой элемент 7 ИЛИ, Выход генератора 1 тактоЪых импульсов соединен с первыми входами элементов НЕ-И 2 и И 3i вторые входы которых через.блок наличи информации сое динены с единичным выходом триггера 5. Выход элементов 2 НЕ-И каждого канала соединен с первыми входами элементов НЕ-И 2 и И 3 последующего канала. Выход элемента НЕИ 2 последнего канала соединен с единичными входами всех триггеров 5. Выход элемента И 3 каждого канала , вл ющийс выходом канала коммутатора , соединен с входом элемеи та 6 задержки, выход которого соединен с первым входом двухвходового элемента 7 ИЛИ, выход которого кроме последнего канала, соединен с нуле вым входом т р иг гера 5 данного канала и со вторым «ходом двух ходового элемента 7 ИШ предыдуадго канала. Нулевой вход триггера последнего канала соединен с выходом элемента задержки этого же канала. Коммутатор работает следующим об разом. В зависимости от того, есть информаци в каналах или нет, блоки наличи информации пропускают или н пропускают сигнаШ от единичных выходов триггера 5 на элементы 3 И, {Предположим, что имеетс информаци :во всех каналах. Тогда сигналы с е; 1 гчных выходав всех триггеров 5 поступают на входы элементов 3 И. Первый .тактовый импульс от генерато ра 1 проходит через элемент 3 И на выход первого канала и одновременно поступает на вход элемента 6 задерж ки первого канала. Через врем задержки этого элемента срез выходноГО сигнала элемента 3 И, пройд через двухвходовой элемент 7 ИЛИ первого канала, переводит триггер 5 первого канала в нулевое состо ние, и сигнал со второго входа элемента 3 И первого канала снимаетс . Таким образом , на выходе элемента 3 И первого канала после первого такта работы генератора t формируетс обходной сигнал первого канала. После выдачи сигнала по первому каналу открываетс элемент 2 НЕ-И первого канала и второй импульс от тактового генератора 1, пройд через элемент 2 НЕ-И первого канала, поступает на первые входы элементов 2 НЕ-И и И 3 второго канала и, так как элемент 3 И открыт, проходит на кдход второго канала,а а срез этого импульса, пройд через элемент задержки 6 второго канала и через двухвходовые элементы 7 ИЛИ второго и первого каналов, переводит триггеры 5 второго и первого каналов в нулевое состо ние. Если триггер 5 первого канала уже в нулевом состо нии, то этот сигнал подтверждает его состо ние. Если по каю1Млибо каналам нет поступлени информации , то в этих каналах блоки Ц наличи информации не прог скают сиг- налы от е/у«1 1чных шходов триггеров 5 на элементы 3 И, элементы 3 И закрыты , а элементы 2 НЕ-И открыты. Выходной сигнал элемента 2 НЕ-И последнего канала переводит триггеры 5 всех каналов в единичное состо ние, подготавлива все каналы к срёбатыванию в новом цикле работы коммутатора . Итак, ecxw nepime канал пропускают , а срабатывает промежуточный i канал, то пропущенное каналы с пом(мдью двухвходоемх элементов ИЛИ .7 блокируютс до окончани цикла работы комМУтатора , Таким образом, положительный эффект от использовани данного коммутатора заключаетс в простоте построени , минимуме .межканальных св зей, причем число входов иtrюльзуетх логических элементов не зави . сит от количества каналов коммутатора , что дает предлагаемому устройству преимущества перед известными.
Claims (1)
- КОММУТАТОР КАНАЛОВ С ПЕРЕМЕННЫМ ЦИКЛОМ РАБОТЫ, содержащий в каждом канале триггер, блок наличия информации, элемент И, элемент задержки, двухвходовой элемент ИЛИ в предпоследнем разряде, а также генера тор тактовых импульсов, выход которого соединен с первыми входами элементов НЕ-И и элемента И первого канала, выходы элементов НЕ-И каждого канала соединены с первыми входами элементов НЕ-И и И каждого последующего канала, выход элементов НЕ-И последнего канала подключен к единичным входам триггеров всех каналов,единичные выходы которых через блоки наличия информации соединены с вторыми входами элементов НЕ-И и И данных каналов, выход элемента И каждого канала соединен с входом элемента задержки данного канала и выходной шиной, выход элемента задержки последнего канала соединен с нулевым входом триггера данного канала и с вторым входом двухвходового элемента ИЛИ предпоследнего канала, первый вход и выход которого соединены соответственно с выходом элемента задержки и нулевым входом триггера' предпоследнего разря- а да, о т л и ч а ю щ и й с я тем,® что, с целью упрощения, во все ка-/ налы, кроме двух последних, введен* двухвходовой элемент ИЛИ, первый,С второй входы и выход которого сое- Λ динены соответственно с выходом эле-В мента задержки данного канала, с выходом двухвходового элемента ИЛИ последующего канала и с нулевым входом триггера данного канала.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813281094A SU1018246A1 (ru) | 1981-04-28 | 1981-04-28 | Коммутатор каналов с переменным циклом работы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813281094A SU1018246A1 (ru) | 1981-04-28 | 1981-04-28 | Коммутатор каналов с переменным циклом работы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1018246A1 true SU1018246A1 (ru) | 1983-05-15 |
Family
ID=20955355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813281094A SU1018246A1 (ru) | 1981-04-28 | 1981-04-28 | Коммутатор каналов с переменным циклом работы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1018246A1 (ru) |
-
1981
- 1981-04-28 SU SU813281094A patent/SU1018246A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1018246A1 (ru) | Коммутатор каналов с переменным циклом работы | |
SU1045389A1 (ru) | Коммутатор каналов | |
SU1136164A1 (ru) | Многоканальное устройство приоритета | |
SU1059574A1 (ru) | Двухвходовое устройство приоритета | |
SU855973A1 (ru) | Формирователь одиночного импульса | |
SU1124305A2 (ru) | Многоканальное устройство приоритета | |
SU1037254A1 (ru) | Многоканальное устройство приоритета | |
SU877618A1 (ru) | Регистр сдвига | |
SU869058A1 (ru) | Кольцевой счетчик | |
SU851408A1 (ru) | Многоканальное устройство приоритета | |
SU1193672A1 (ru) | Числоимпульсный квадратор | |
SU822175A2 (ru) | Преобразователь последовательногоКОдА B пАРАллЕльНый | |
SU834918A1 (ru) | Сенсорный переключатель | |
SU1168943A1 (ru) | Устройство переменного приоритета | |
SU953743A1 (ru) | Счетное устройство | |
SU997028A1 (ru) | Устройство дл определени экстремального кода | |
SU884150A1 (ru) | Разр д реверсивного счетчика импульсов | |
SU866751A1 (ru) | Делитель частоты следовани импульсов на 2,5 | |
SU790304A1 (ru) | Коммутатор | |
SU959082A1 (ru) | Многоканальное приоритетное устройство | |
SU1091162A2 (ru) | Блок приоритета | |
SU930630A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1647564A1 (ru) | Многоканальное устройство дл приоритетного подключени источников информации к мультишинной магистрали | |
SU1091150A1 (ru) | Устройство дл ввода информации | |
SU942028A1 (ru) | Устройство дл синхронизации сигналов |