JPH0569332B2 - - Google Patents

Info

Publication number
JPH0569332B2
JPH0569332B2 JP61193435A JP19343586A JPH0569332B2 JP H0569332 B2 JPH0569332 B2 JP H0569332B2 JP 61193435 A JP61193435 A JP 61193435A JP 19343586 A JP19343586 A JP 19343586A JP H0569332 B2 JPH0569332 B2 JP H0569332B2
Authority
JP
Japan
Prior art keywords
signal
clock
output
circuit
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61193435A
Other languages
English (en)
Other versions
JPS6350131A (ja
Inventor
Yutaka Moryama
Junichi Ishida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61193435A priority Critical patent/JPS6350131A/ja
Publication of JPS6350131A publication Critical patent/JPS6350131A/ja
Publication of JPH0569332B2 publication Critical patent/JPH0569332B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Description

【発明の詳細な説明】 〔概要〕 外部の伝送路や他装置からのデイジタル信号を
受けてそれぞれからクロツク信号を抽出して出力
する複数個の信号源と、複数個の信号源の出力す
るクロツク信号を受けてその中から1つのクロツ
クを選択して出力する選択回路と、前記信号源と
選択回路とを接続する接続線路から成る信号選択
装置に関するもので、信号源には抽出クロツクに
異常が生じた時に出力を停止する手段を、接続線
路は少なくとも2本の共通バス(母線)より成
り、選択回路には信号入力断検出回路を前記共通
バスの数だけ設けることによつて、後日、信号源
の数を増やさねばならなくなつた時も、接続手段
には手を加えなくて済むようにした信号選択装
置。
〔産業上の利用分野〕
時分割多重通信装置はデイジタルネツトワーク
を構成する装置すべてにおいて、クロツク信号の
同期が要求されるため、常に伝送路または他装置
からのクロツク信号の供給を受け、1つのマスタ
クロツクを確実に作成する必要がある。
本発明は時分割多重通信装置のマスタクロツク
作成の信頼性を上げるため、外部の伝送路や他装
置からのデイジタル信号を受けてそれぞれからク
ロツク信号を抽出して出力する複数個の信号源
と、前記の複数個の信号源の出力するクロツク信
号を受けてその中から1つのクロツクを選択して
出力する選択回路と、前記信号源と選択回路とを
接続する接続線路から成る信号選択装置に関する
ものである。
この種の信号選択装置としては、最初のネツト
ワーク計画時に無駄の無い経済的なものであるこ
とは勿論のこと、その後のネツトワークの拡大に
伴う信号源の増設に対しても、信号源と選択回路
を繋ぐ煩雑な接続手段には手を加えなくてすむも
のであることが望まれている。
〔従来の技術〕
従来の信号選択装置の構成を第4図に示す。
信号選択装置は、外部の伝送路または他装置か
らのデイジタル信号を受けその中からクロツク信
号を抽出して出力するクロツク抽出回路11と、
その伝送路または装置の異常を検出して2値の検
出信号を出力する異常検出回路12とから成る信
号源を一定数n個(信号源1〜信号源N)を持
つ。
また、信号選択装置は、この他に、前記の各信
号源の異常検出回路12,22…N2から出力さ
れる検出信号をあつめ、どの信号源のクロツク出
力を選択して装置出力として出力すべきかを判定
する判定回路4Aと、その判定回路4Aの出力の
選択制御信号により、クロツク抽出回路11,2
1…N1の出力クロツクの中から一つのクロツク
信号を選択して出力するセレクタ4Bとを有す
る。
〔発明が解決しようとする問題点〕
上記の構成の従来の信号選択装置では、各信号
源1,2…nと判定回路4Aおよびセレクタ4B
とを個別に接続する2n本の線路3を必要とす
る。
したがつて、従来の信号選択装置は回路設計時
に定めたnの数により、信号源の数と、接続先の
数と場所が限定され、その後、ネツトワークの拡
張などで信号源の数を増やす必要が生じたとき、
簡単には対応出来ず、また、かと言つて、nの値
を最初から大きくすることは、不経済であるとい
う問題点がある。
〔問題点を解決するための手段〕
本発明は、各信号源1,2…nと、判定回路4
Aおよびセレクタ4Bとから成る選択回路4との
間を接続する接続線路3として、従来例の個別に
接続する線路ではなく、第1図に示すごとく、各
信号源1,2…nが共通に使用できる一定数(例
えば2本)の共通バス(母線)B1,B2を介し
て接続しようとするものである。
そのため、各信号源1,2,…nの内部に、入
力クロツクに異常を検出したとき、抽出したクロ
ツク信号の共通バスB1,B2への出力を停止さ
せる機能をもつ出力停止手段10,20…N0を
設ける。
また、選択回路4の判定回路4Aの前段に、共
通バスB1,B2からの入力信号の断を検出する
入力断検出回路41,42を設ける。
〔作用〕
各信号源1,2…nは、常時はクロツク抽出回
路11により入力信号よりクロツク信号を抽出し
て出力しているが、異常検出回路12,22…N
2により入力クロツクの異常を検出したとき、そ
れぞれの出力停止手段10,20…N0によりク
ロツク抽出回路11,21…N1からのクロツク
信号出力を停止させる。
各信号源1,2…nは、何れも2つのバスB
1,B2のどちらへもクロツクを出力できるが、
同時に出力できる信号源の数はバスの数と同じで
あり、第1図の場合は2個である。すなわち、共
通バスB1,B2の各バスには同時には1つの信
号源のみが出力する。
いま、信号源1がバスB1に、信号源2がバス
B2に正常にクロツクを出力しており、選択回路
4のセレクタ4Bが、バスB1からのクロツクを
選択して装置出力として出力しているとする。
信号源1が異常検出回路12により入力クロツ
クの異常を検出した場合、信号源1の出力制御手
段10によりクロツク抽出回路11の出力クロツ
クのバスB1への出力が停止される。
選択回路4の判定回路4Aの前段の入力断検出
回路41,42は、バスB1からのクロツク入力
が断になり、バスB2からの入力が正常であるこ
とを検出して、判定回路4Aに伝える。
判定回路4Aはセレクタ4Bに判定信号を送
り、クロツク入力の断となつたバスB1の選択を
中止させ、正常にクロツクを出力しているバスB
2を選択せしめる。結果として、セレクタ4Bは
信号源2からのクロツク信号を装置出力として出
力して、クロツク信号出力の供給は保持される。
〔実施例〕
第2図は本発明の実施例の信号選択装置の構成
を示すブロツク図である。
第1図の原理ブロツク図と同じ番号、記号は同
じ機能を有する。新しく設けられたものは、判定
回路4Aの出力により駆動され、信号源1,2…
Nに共通バスB1,B2への出力の可否を割当て
る割当制御回路40を設けたことと、また、その
ための制御信号の伝送に制御バスを設けたことで
ある。
割当制御回路40は、予め定めた優先順位とか
巡回式とかの基準により、n個の信号源1,2…
Nの中から、共通バスの数だけ、この場合2つだ
けの信号源を選択し、その選択された2つの信号
源それぞれに、バスB1またはバスB2への出力
許可の割当てを行う。
この割当のための制御信号(データ及びアドレ
ス)は、制御バスを介して各信号源に伝えられる
が、該2つの信号源の出力停止手段10,20の
制御レジスタ(後述の第3図のフリツプフロツプ
FF1,FF2)の状態を設定する。
第3図は本発明の信号選択装置の出力停止手段
10,20の構成の一例を示すものである。
本実施例の出力停止手段10,20は、2つの
フリツプフロツプFF1,FF2と、2つのスリー
ステート出力ゲートG1,G2および1つのアド
レス一致回路Adから成る。
出力停止手段10,20は、制御バスを介して
割当制御回路40から制御データとアドレスの制
御信号を受け、制御データは制御レジスタとして
動作する2つのフリツプフロツプFF1,FF2の
D端子へ、アドレスはアドレス一致回路Adに入
力される。
2つのフリツプフロツプFF1,FF2はアドレ
ス一致回路Adの出力により駆動され、Q端子よ
り制御信号が出力される。
フリツプフロツプFF1,FF2から出力される
制御信号は、それぞれスリーステート出力ゲート
G1,G2に加えられ、クロツク抽出回路11か
ら入力ゲートG0を介して、バスB1、バスB2
に印加するクロツク出力をオン/オフする。
信号源1,2は、この出力停止手段10,20
により制御されて、それぞれバスB1,B2に抽
出クロツク信号を送出したり、停止したりする。
送出されたクロツク信号はバスB1,B2を通
つて、選択回路4のセレクタ4Bおよび入力断検
出回路41,42に入力される。
判定回路4Aは入力断検出回路41,42の出
力により、正常にクロツク信号を供給している方
のバスをセレクタ4Bが選択するよう制御する。
バスB1,B2の一方に入力断が検出される
と、判定回路4Aは、セレクタ4Bを切替えると
ともに、割当制御回路40に信号源の異常を通知
する。
割当制御回路40はこの異常を伝える制御信号
を制御バスを介して信号源1,2…Nへ送り、異
常となつた信号源をバスから切り離すように異常
信号源の出力停止手段10,20…の制御レジス
タを設定する。同時に、別の信号源に空いたバス
の使用を新に割当て、その信号源の制御レジスタ
をバス使用できるように設定する。
この様に、2つのバスB1,B2が信号源1,
2…Nに共用されるので、信号源の数に制限され
ない信号選択装置が構成される。
〔発明の効果〕
以上説明したごとく、本発明によれば、信号源
の数に制限されない信号選択装置が構成されるの
で、計画後にネツトワークが拡大して信号源の数
を計画以上に増やすことになつた時も、信号源と
選択回路を結ぶ接続線路に手を加えることなしに
対応できる効果がある。
【図面の簡単な説明】
第1図は本発明の信号選択装置の構成を示す原
理ブロツク図、第2図は本発明の実施例の信号選
択装置の構成を示すブロツク図、第3図は本発明
の実施例の動作を説明するための出力停止手段の
回路図、第4図は従来例の信号選択装置の構成を
示すブロツク図である。 第1図、第2図、第4図において、1,2…n
は信号源、10,20は出力停止手段、11,2
1はクロツク抽出回路、12,22は異常検出回
路、3は接続線路、4は選択回路、40は割当制
御回路、41,42は入力断検出回路、4Aは判
定回路、4Bはセレクタである。

Claims (1)

  1. 【特許請求の範囲】 1 デイジタル信号入力よりクロツク信号を抽出
    して出力する複数個の信号源1,2…nと、該複
    数個の信号源1,2…nの信号出力を伝送する接
    続線路3と、該接続線路3により伝送されたクロ
    ツク信号の正常/異常を判断しクロツク信号1つ
    を選択して出力する選択回路4からなる信号選択
    装置において、 該複数個の信号源1,2…nはそれぞれ出力停
    止手段10,20…N0を具え、 該接続手段3は少なくとも2本の共通バスより
    成り、 該選択回路4は入力信号の断を検出する回路4
    1,42を前記共通バスの数だけ具えることを特
    徴とした信号選択装置。
JP61193435A 1986-08-19 1986-08-19 信号選択装置 Granted JPS6350131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61193435A JPS6350131A (ja) 1986-08-19 1986-08-19 信号選択装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61193435A JPS6350131A (ja) 1986-08-19 1986-08-19 信号選択装置

Publications (2)

Publication Number Publication Date
JPS6350131A JPS6350131A (ja) 1988-03-03
JPH0569332B2 true JPH0569332B2 (ja) 1993-09-30

Family

ID=16307935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61193435A Granted JPS6350131A (ja) 1986-08-19 1986-08-19 信号選択装置

Country Status (1)

Country Link
JP (1) JPS6350131A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451396B1 (ko) * 2013-02-07 2014-10-16 주식회사 케이티 모바일 디바이스로 iptv 컨텐츠를 제공하는 홈 게이트웨이 장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822484B2 (ja) * 1988-10-27 1996-03-06 株式会社ソディック ワイヤ電極の自動挿通方法
JP2616099B2 (ja) * 1990-02-27 1997-06-04 三菱電機株式会社 ワイヤ放電加工装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451396B1 (ko) * 2013-02-07 2014-10-16 주식회사 케이티 모바일 디바이스로 iptv 컨텐츠를 제공하는 홈 게이트웨이 장치 및 방법

Also Published As

Publication number Publication date
JPS6350131A (ja) 1988-03-03

Similar Documents

Publication Publication Date Title
US4916690A (en) Division multiplex packet switching circuit using a circular shift register
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
KR860002762A (ko) 자기 경로지정 스위칭 시스템 및 그 스위칭 방법
US6757777B1 (en) Bus master switching unit
US3978327A (en) Program-controlled data processor having two simultaneously operating identical system units
US3451042A (en) Redundant signal transmission system
US4040014A (en) Modem sharing device
JPH0569332B2 (ja)
JP2000132506A (ja) 通信装置
JP2687776B2 (ja) パッケージ識別番号設定方式
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
KR100197439B1 (ko) 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치
KR100210780B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로
JPH0323017B2 (ja)
GB1484472A (en) Arrangements for securing data transfers in a communication system
JP2548063Y2 (ja) 多分配装置
JPH0870295A (ja) 信号伝送方法
JPH0626334U (ja) 多重データ分岐回路
JPH01296828A (ja) 状態信号伝送方式
JPH0131739B2 (ja)
JPH04289776A (ja) 複数インバータ間のデータ伝送方法
JPH05153073A (ja) 多重化回路
JPH0595354A (ja) 回線分岐接続装置
JPS6223651A (ja) デ−タ伝送装置
JPH1168946A (ja) 導通試験方法