JPS60686B2

JPS60686B2 - シーケンサー

Info

Publication number: JPS60686B2
Application number: JP12745677A
Authority: JP
Inventors: 正明水口
Original assignee: Tokyo Electric Co Ltd
Current assignee: Toshiba Tec Corp
Priority date: 1977-10-24
Filing date: 1977-10-24
Publication date: 1985-01-09
Also published as: JPS5460675A

Description

【発明の詳細な説明】この発明はマトリクス回路の順序プログラム設定用のス
テップラインを条件プログラム設定用のバスラインとし
て使用することができるシーケンサーに関する。

シーケンサーのマトＩＪクス回路には条件プログラム設
定用の複数のバスラィンと順序プログラム設定用の複数
のステップラインが設けられ条件制御、順序制御が行な
えるようになっている。

従来、この種シーケンサ−はバスラインとステップライ
ンとの数が固定されてしまっていた。このため条件プロ
グラムの設定が増えるとマトリクス回路をもう一つ増加
させるか、より容量の大きなマトリクス回路を使用する
かしかなく、面倒であるとともにマトリクス回路を有効
に使用することができない欠点があった。この発明はこ
のような欠点を除去するために考えられたもので、マト
リクス回路の条件プログラム設定用のラインの増加を容
易に行なうことができるとともにマトリクス回路を有効
に使用することができるシーケンサーを提供することを
目的とする。

以下、この発明の一実施例を図面を参照して説明する。

第１図はシーケンサ−の回路構成を示すもので、１はＹ
軸方向に条件プログラム設定用の複数のバスラィン２，
２…・・…・・・・・・・と順序プログラム設定用の複
数のステップライン３，３・・・・・・・・．・・．・
・・を設け、かつＸ軸方向に複数の入力ライン４，４…
…………、複数の出力ライン５，５…………・・・、複
数の出力フィードバックライン６，６……．．．．…．
＼複数の歩進制御ライン７，７・・・…・・・…．・・
、パラレルシリアル設定ライン８及び複数の外部拡張用
ライン９，９・・・・・・・・・・・・・・・等を設け
てなるマトリクス回路である。１０は操作スイッチ１１
，１１・・・………・・・、入力リレー１２，１２……
．……・・及びこの各リレー１２，１２…・・・…．・
・．・・の切換接点１３，１３・・・・・・・・・・・
・・・・からなる入力部で、この入力部１川ま操作スイ
ッチ１１，１１・・・…・・・・・・・・・により前記
入力リレー１２，１２・・・・・・・・・・…・・を選
択的に付勢してその切換接点１３，１３、…・・・・・
・・・・・・・を動作し、それによって前記入力ライン
４，４・・・…・・・・・・・・・への入力制御を行な
うようにしている。

１、４は出力リレー１５，１５……．・．・・・・・・
及びこの各リレー１５，１５・・・・…・・…．・１の
切換接点１６，１６・・・・・・…・・・・・・からな
る出力部で、この出力部１４は前記各出力ライン５，５
・・・．．．・．．・．．・・・に上記各出力リレー１
５，１５・・・・・・・・・…・・・をそれぞれ接続し
、上記各出力リレー１５，１５・・・・・・・・・・・
・・・・がマトリクス回路１によって選択的に付勢され
るようになっている。

そして出力リレー１５，１５・・・・・・・・・・・・
・・・は切換接点１６，１６・・・・・・・・・・・・
・・・を動作し、負荷制御を行なうようにしている。前
記出力部１４のリレー１５，１５・・・・・・・・・・
・・・・・のうち２つのリレーがマトリクス回路１の出
力ラインと接続される回路中には切襖スイッチ１７，１
７が介挿されている。この切換スイッチ１７，１７は出
力リレー１５，１５を出力ライン５，５及び外部入力端
子１８，１８に選択的に接続させ上記出力リレー１５，
１５を入力リレーとしても使用できるようにしている。
前記出力フィードバックライン６，６・・・・・・・・
・・・・・・・には前記出力リレー１５，１５・・・・
・・・・・・・・・・・の他の切換接点１９，１９・・
・・・…・・・・・・・が接続されている。前記出力フ
ィードバックライン６，６・・・・・…・・・・・・・
は出力部１４への出力を確かめるために使用されるライ
ンであるが、このうち前述した切換スイッチ１７，１７
の操作に応動して入力リレーとしても使用できるリレー
１５，１５の切換接点１９，１９に接続される出力フィ
ードバックライン６，６は入力ラインとしても使用され
るものである。２川ま前記歩進制御ライン７，７・・・
・・・・・・・・・・・・及びパラレルシリアル設定ラ
イン８からの信号を受けてカウンタ部２１を制御し、前
記ステップライン３，３をステップ制御させる制御回路
である。

この制御回路２０のカウンタ部２１は４個のフリップフ
ロップを直列に接続してなるシフトカウンタを４個２２
，２３，２４，２５設け、端子１〜１６に対して各カウ
ンタ２２〜２５の各フリップフロップ出力を送出するよ
うにしている。すなわちシフトカウンタ２２の各フリツ
プフロツプ出力を端子１〜４に送出し、シフトカウンタ
２３の各フリツプフロツプ出力を端子５〜８に送出し、
シフトカウンタ２４の各フリップフロツプ出力を端子９
〜１２に送出し、シフトカウンタ２５の各フリツプフロ
ツプ出力を端子１３〜１６に送出するようにしている。
前記シフトカウンタ２２はシリアル出力とパラレル出力
との切換えが可能なカゥン外こ構成されている。そして
この制御回路２川まマトリクス回路１の歩進制御ライン
７．７・・・…・・・・…・・からの信号で歩進制御回
路２６を動作させ、その制御回路２６出力で前記カゥン
タ部２１の各シフトカゥンタ２２〜２５を歩進動作させ
るようにしている。又この制御回路２０はマトリクス回
路１のパラレルシリアル設定ライン８のパラレル設定出
力によって前記カウンタ部２１のシフトカウンタ２２の
端子１〜４に対する出力をすべてハィレベルにするよう
にしている。なお、前記端子１〜１６は前記ステップラ
イン３，３・・・・・・・・・・・…・の端子１〜１６
にそれぞれ接続されるものである。第２図は上述したシ
ーケンサーの要部の概略回路構成を示すもので、第１図
と対応している部分には同一符号を付す。

なお、操作スイッチ１１，１１．・・・・…・・・・・
・・、出力ライン５，５・・・・・・・・・・・・・・
・歩進制御ライン７，７・・・・・・・・・・・・・・
・に図に示すように符号＠，■を付す。このような構成
において例えば操作スイッチ１１の■から入力があると
出力ライン５の■がハイレベルとなり出力リレー１５が
付勢される。

又歩進制御ライン７の■も／・ィレベルとなり歩迭制御
回路２６によってシフトカウンタ２３が歩進動作される
。又、操作スイッチ１１の＠，■から入力があるとパラ
レルシリアル設定ライン８がハィレベルとなりシフトカ
ゥンタ２２はシリアル出力状態からパラレル出力状態と
なる。

すなわちシフトカウンタ２２に接続されているステップ
ラインはすべてハイレベルとなる。したがってこのとき
はシフトカウン夕２２に接続されているステップライン
を条件プログラム設定用として使用することができる。
このようにパラレルシリアル設定ラインを使用してカウ
ンタ２２をパラレル制御し、ステップラインを条件プロ
グラム設定用として使用することができるので、条件プ
ログラム設定用のバスラインの数が不足しても別途マト
リクス回路を設ける必要がなく、条件プログラム設定用
ラインを容易に増加させることができ、しかもマトリク
ス回路を有効に使用することができる。

次にこの発明の他の実施例を図面を参照して説明する。

なお、前記実施例と同一部分には同一符号を付して詳細
な説明は省略する。これは第３図にその概略回路構成を
示すようにマトリクス回路１のパラレルシリアル設定ラ
インに換えてマトリクス回路１とは別に操作スイッチ２
７を有するパラレルシリアル切襖回路２８を設け、この
切換回路２８の操作スイッチ２７を操作することによっ
てシフトカウンタ２２をシリアル出力状態からパラレル
状態へ切換えるようにしたもので、この場合はマトリク
ス回路の入力に関係なく任意にステップラインを条件プ
ログラム設定用のラインに設定することができる。

なお、この場合も前記同様の効果が得られるのは勿論で
ある。なお、前記実施例ではカウンタ部２１を４つのシ
フトカウンタ２２〜２６で形成し、そのうちシフトカウ
ンタ２２のみがシリアルーパラレルに切襖制御される構
成としたがかならずしもこれに限定されるものではなく
、シフトカウンタ２２〜２５の複数がシリアルーパラレ
ルに切換制御される構成であってもよい。

この場合各シフトカゥン夕がそれぞれ互に独立して切換
制御される構成にすることがより望ましい。以上詳述し
たようにこの発明によれ；ざマトリクス回路に設けられ
た順序プログラム設定用のステップラインを、切換手段
を使用してカゥンクをシリァル出力状態からパラレル出
力状態に切換えることによって条件プログラム設定用の
ラインとしても使用できるようにしているので、条件プ
ログラム設定用ラインの増加を容易に行なうことができ
るとともにマトリクス回路を有効に使用することができ
るシーケンサーを提供できるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
は同実施例における要部の概略回路構成図、第３図はこ
の発明の他の実施例における要部の概略回路構成図であ
る。１……マトリクス回路、３……ステップライン、８・・
・・・・パラレルシリアル設定ラインＬ２０・・・・
・・歩進制御回路、２１・・・…カゥンタ部、２２〜２
５・・・・・・シフトカウンタ、２７・…・・操作スイ
ッチ、２８・・・・・・パラレルシリアル切換回路。図船第２図第３図

Claims

【特許請求の範囲】１少なくともＹ軸方向に条件プログラム設定用のバス
ライン及び順序プログラム設定用の複数のステツプライ
ンを設け、少なくともＸ軸方向に複数の入力ライン、出
力ライン及び歩進制御ラインを設けてなるマトリクス回
路と、このマトリクス回路の各ステツプラインを複数本
ずつの組合わせに分け、その各組合せ毎にそれぞれ出力
端子が接続された少なくとも一部にシリアル出力とパラ
レル出力との切換えが可能なカウンタを含む複数のカウ
ンタと、前記マトリクス回路の歩進制御ラインからの出
力信号に応動して前記各カウンタを予め設定された順序
で歩進動作させる歩進制御回路と、前記シリアル出力と
パラレル出力との切換えが可能なカウンタのステツプラ
インへの出力動作をシリアルからパラレルに切換える手
段とを設け、前記マトリクス回路の各ステツプラインの
一部を条件プログラム設定用のバスラインに切換え可能
にしたことを特徴とするシーケンサー。２マトリクス回路にパラレルシリアル設定ラインを設
け、そのパラレルシリアル設定ライン出力によつてシリ
アル出力とパラレル出力との切換えが可能なカウンタを
切換え制御し、上記カウンタからステツプラインへの出
力動作をシリアルからパラレルに切換えることを特徴と
する特許請求の範囲第１項記載のシーケンサー。３マトリクス回路とは別途にパラレルシリアル切換用
操作スイツチを設け、この操作スイツチの操作によつて
シリアル出力とパラレル出力との切換えが可能なカウン
タを切換え制御し、上記カウンタからステツプラインへ
の出力動作をシリアルからパラレルに切換えることを特
徴とする特許請求の範囲第１項記載のシーケンサー。