JPH0783504B2 - 光スイツチ装置 - Google Patents
光スイツチ装置Info
- Publication number
- JPH0783504B2 JPH0783504B2 JP26538485A JP26538485A JPH0783504B2 JP H0783504 B2 JPH0783504 B2 JP H0783504B2 JP 26538485 A JP26538485 A JP 26538485A JP 26538485 A JP26538485 A JP 26538485A JP H0783504 B2 JPH0783504 B2 JP H0783504B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- optical switch
- switch
- output optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔概要〕 ２入力を直通または交差状態に切換えて出力する２入力
２出力光スイッチ素子を複数個そなえてなり,N入力を切
換可能に出力する光スイッチ装置において，上記複数個
の２入力２出力光スイッチ素子をいわゆる２分法に基づ
く再帰的接続により構成することによって，上記２入力
２出力光スイッチ素子の構成数を減少させるようにした
ことが開示されている。
２出力光スイッチ素子を複数個そなえてなり,N入力を切
換可能に出力する光スイッチ装置において，上記複数個
の２入力２出力光スイッチ素子をいわゆる２分法に基づ
く再帰的接続により構成することによって，上記２入力
２出力光スイッチ素子の構成数を減少させるようにした
ことが開示されている。
本発明は，光スイッチ装置，特に複数個の２入力２出力
光スイッチ素子をいわゆる２分法に基づく再帰的接続に
より構成することによって，上記２入力２出力光スイッ
チ素子の構成数の減少を図ると共に，損失の逓減および
損失の不均衡発生防止を図るようにした光スイッチ装置
に関するものである。
光スイッチ素子をいわゆる２分法に基づく再帰的接続に
より構成することによって，上記２入力２出力光スイッ
チ素子の構成数の減少を図ると共に，損失の逓減および
損失の不均衡発生防止を図るようにした光スイッチ装置
に関するものである。
従来，光スイッチ装置として,2入力２出力光スイッチ素
子をマトリックス状に接続したものが知られている。当
該光スイッチ装置は，例えばＮ入力Ｎ出力の場合，（Ｎ
×Ｎ）個の２入力２出力光スイッチ素子が必要であるた
め，該２入力２出力光スイッチの所要数が多くなるとい
う非所望な問題があった。また，入力信号が出力される
までに通過する上記２入力２出力光スイッチ素子の個数
は，最大（2N−１）個となるため，損失の最大値が非常
に大きい。しかし，入力信号が最短通過経路をとって出
力される場合には，該入力信号が通過する上記２入力２
出力光スイッチの個数が１個で足りるため，この場合の
損失は小さくて済む。従って，上記損失は入力信号の通
過経路により大きく異なり，出力信号のレベルが大きく
変動するという欠点があった。
子をマトリックス状に接続したものが知られている。当
該光スイッチ装置は，例えばＮ入力Ｎ出力の場合，（Ｎ
×Ｎ）個の２入力２出力光スイッチ素子が必要であるた
め，該２入力２出力光スイッチの所要数が多くなるとい
う非所望な問題があった。また，入力信号が出力される
までに通過する上記２入力２出力光スイッチ素子の個数
は，最大（2N−１）個となるため，損失の最大値が非常
に大きい。しかし，入力信号が最短通過経路をとって出
力される場合には，該入力信号が通過する上記２入力２
出力光スイッチの個数が１個で足りるため，この場合の
損失は小さくて済む。従って，上記損失は入力信号の通
過経路により大きく異なり，出力信号のレベルが大きく
変動するという欠点があった。
本発明は，上記の如き問題点を解決するものであり，上
記２入力２出力光スイッチ素子の構成数の減少を図ると
共に，損失の不均衡防止を可能とする光スイッチ装置を
提供することを目的としている。
記２入力２出力光スイッチ素子の構成数の減少を図ると
共に，損失の不均衡防止を可能とする光スイッチ装置を
提供することを目的としている。
第１図は本発明の基本構成図を示す。図中の符号１は２
入力２出力光スイッチ素子（以下２×２素子と呼ぶ）で
あって２入力を直通または交差状態に切換えて出力する
もの,2は４入力４出力光スイッチ（以下４×４スイッチ
と呼ぶ）であって４入力を切換可能に出力する本発明に
おける構成の基本単位,3は８入力８出力光スイッチ（以
下８×８スイッチと呼ぶ）であって８入力を切換可能に
出力するもの,4は16入力16出力光スイッチ（以下16×16
スイッチと呼ぶ）であって16入力を切換可能に出力する
もの,NはＮ入力Ｎ出力光スイッチ（以下Ｎ×Ｎと呼ぶ）
であってＮ入力（例えば,N＝2m,但しｍは３以上の正の
整数）を切換可能に出力するものを表わしている。なお
上記２入力２出力光スイッチ素子１における「２入力を
直通または交差状態に切換えて出力する」は、次のこと
を意味する。即ち２入力２出力光スイッチ素子１は、第
１の入力端子と第２の入力端子との２つの入力端子をそ
なえていて、第１の出力端子と第２の出力端子との２つ
の出力端子をそなえ、第１の入力端子と第１の出力端子
とを接続しかつ第２の入力端子と第２の出力端子とを接
続する状態の直通状態と、第１の入力端子と第２の出力
端子とを接続しかつ第２の入力端子と第１の出力端子と
を接続する状態の交差状態とを選択的に切り換えて出力
可能にすることを意味する。
入力２出力光スイッチ素子（以下２×２素子と呼ぶ）で
あって２入力を直通または交差状態に切換えて出力する
もの,2は４入力４出力光スイッチ（以下４×４スイッチ
と呼ぶ）であって４入力を切換可能に出力する本発明に
おける構成の基本単位,3は８入力８出力光スイッチ（以
下８×８スイッチと呼ぶ）であって８入力を切換可能に
出力するもの,4は16入力16出力光スイッチ（以下16×16
スイッチと呼ぶ）であって16入力を切換可能に出力する
もの,NはＮ入力Ｎ出力光スイッチ（以下Ｎ×Ｎと呼ぶ）
であってＮ入力（例えば,N＝2m,但しｍは３以上の正の
整数）を切換可能に出力するものを表わしている。なお
上記２入力２出力光スイッチ素子１における「２入力を
直通または交差状態に切換えて出力する」は、次のこと
を意味する。即ち２入力２出力光スイッチ素子１は、第
１の入力端子と第２の入力端子との２つの入力端子をそ
なえていて、第１の出力端子と第２の出力端子との２つ
の出力端子をそなえ、第１の入力端子と第１の出力端子
とを接続しかつ第２の入力端子と第２の出力端子とを接
続する状態の直通状態と、第１の入力端子と第２の出力
端子とを接続しかつ第２の入力端子と第１の出力端子と
を接続する状態の交差状態とを選択的に切り換えて出力
可能にすることを意味する。
本発明の構成における基本単位である４×４スイッチ２
は、マトリクス状に２行×３行の形で配列された（２×
３）個の２×２素子１が前述した２分法に基づく再帰的
接続により接続されて構成されている。即ち，上記（２
×３）個のうちの第１列目の２個の２×２素子１の夫々
の出力のうちの一方は，第２列目の２個のうちの一方の
２×２素子１の入力に接続され，上記第１列目の２個の
２×２素子１の夫々の出力の他方は，第２列目の他方の
２×２素子１の入力に接続されている。更に，第２列目
の夫々の２×２素子１の出力のうちの一方は，第３列目
の２個のうちの一方の２×２素子１の入力に接続され，
上記第２列目の２個の２×２素子１の夫々の出力の他方
は，第３列目の他方の２×２素子１の入力に接続されて
いる。そして，上記（２×３）個の２×２素子１を個別
に直通または交差状態に切換えることにより、上記第１
列目の２×２素子１に入力される４入力を任意に切換え
て，上記第３列目の２×２素子１の４出力から出力する
ことができる。なお，上記２×２素子１間の接続のみな
らず本発明における２×２素子間の接続は，すべて例え
ば光ファイバ等の光導波路を用いて行われる。
は、マトリクス状に２行×３行の形で配列された（２×
３）個の２×２素子１が前述した２分法に基づく再帰的
接続により接続されて構成されている。即ち，上記（２
×３）個のうちの第１列目の２個の２×２素子１の夫々
の出力のうちの一方は，第２列目の２個のうちの一方の
２×２素子１の入力に接続され，上記第１列目の２個の
２×２素子１の夫々の出力の他方は，第２列目の他方の
２×２素子１の入力に接続されている。更に，第２列目
の夫々の２×２素子１の出力のうちの一方は，第３列目
の２個のうちの一方の２×２素子１の入力に接続され，
上記第２列目の２個の２×２素子１の夫々の出力の他方
は，第３列目の他方の２×２素子１の入力に接続されて
いる。そして，上記（２×３）個の２×２素子１を個別
に直通または交差状態に切換えることにより、上記第１
列目の２×２素子１に入力される４入力を任意に切換え
て，上記第３列目の２×２素子１の４出力から出力する
ことができる。なお，上記２×２素子１間の接続のみな
らず本発明における２×２素子間の接続は，すべて例え
ば光ファイバ等の光導波路を用いて行われる。
なお４×４スイッチ２を構成するに当って、上記（２×
３）個の配列構成を用いる理由は次の通りである。
３）個の配列構成を用いる理由は次の通りである。
即ち、２×２スイッチ素子をマトリクス状に２行×２列
に配置しても、４つの入力と４つの出力とをもつ４×４
スイッチ２が構成できると考えられる。しかし、当該２
行×２列配置の４×４スイッチ２の場合には、４個の入
力のうちの２個だけしか同時に使用できないものとなっ
てしまう。このために本発明の場合には、４×４スイッ
チ２の構成に当って、２行×３列装置のものを用いるよ
うにし、各２×２スイッチ素子の切換状態を選ぶことに
より、任意の入力から任意の出力へ通信することを可能
にしている。
に配置しても、４つの入力と４つの出力とをもつ４×４
スイッチ２が構成できると考えられる。しかし、当該２
行×２列配置の４×４スイッチ２の場合には、４個の入
力のうちの２個だけしか同時に使用できないものとなっ
てしまう。このために本発明の場合には、４×４スイッ
チ２の構成に当って、２行×３列装置のものを用いるよ
うにし、各２×２スイッチ素子の切換状態を選ぶことに
より、任意の入力から任意の出力へ通信することを可能
にしている。
次に,8入力８出力の場合の８×８スイッチ３は，前述し
た４×４スイッチ２を２個並列に配置した上で，該２個
の４×４スイッチ２の前段および後段に上記２×２素子
１を４個づつ配列させて構成されている。そして，上記
前段の４個の２×２素子１の夫々の出力の一方は，上記
２個の４×４スイッチ２の一方の４×４スイッチ２の入
力に接続され，上記前段の４個の２×２素子の他方の出
力は，他方の４×４スイッチ２の入力に接続されてい
る。また，上記後段の４個の２×２素子１の夫々の入力
の一方は，一方の上記４×４スイッチ２の出力に接続さ
れ，上記後段の２×２素子１の夫々の入力の他方は，他
方の上記４×４スイッチ２の出力に接続されている。そ
して,8×８スイッチ３を構成する（４×５）個の２×２
素子１を，個別に直通または交差状態に切換えることに
より，上記前段の４個の２×２素子１に入力される８入
力を任意に切換えて，上記後段の４個の２×２素子１の
８出力から出力することができる。
た４×４スイッチ２を２個並列に配置した上で，該２個
の４×４スイッチ２の前段および後段に上記２×２素子
１を４個づつ配列させて構成されている。そして，上記
前段の４個の２×２素子１の夫々の出力の一方は，上記
２個の４×４スイッチ２の一方の４×４スイッチ２の入
力に接続され，上記前段の４個の２×２素子の他方の出
力は，他方の４×４スイッチ２の入力に接続されてい
る。また，上記後段の４個の２×２素子１の夫々の入力
の一方は，一方の上記４×４スイッチ２の出力に接続さ
れ，上記後段の２×２素子１の夫々の入力の他方は，他
方の上記４×４スイッチ２の出力に接続されている。そ
して,8×８スイッチ３を構成する（４×５）個の２×２
素子１を，個別に直通または交差状態に切換えることに
より，上記前段の４個の２×２素子１に入力される８入
力を任意に切換えて，上記後段の４個の２×２素子１の
８出力から出力することができる。
なお、当該８×８スイッチ３を構成するに当って、並列
にもうけた２個の４×４スイッチ２の前段と後段とに夫
々４個ずつの２×２スイッチ素子を配置させた理由は次
の通りである。
にもうけた２個の４×４スイッチ２の前段と後段とに夫
々４個ずつの２×２スイッチ素子を配置させた理由は次
の通りである。
即ち、並列にもうけられる夫々の４×４スイッチ２は前
述のように任意の入力と任意の出力との間を接続するこ
とができている。そして、当該４×４スイッチ２を２個
並列に配置した場合に存在する８つの入力端子に対し
て、『外部からの８つの入力』を任意に選択的に接続し
得るようにするためには、上記の如く前段に４個の２×
２スイッチ素子をもうける必要がある。
述のように任意の入力と任意の出力との間を接続するこ
とができている。そして、当該４×４スイッチ２を２個
並列に配置した場合に存在する８つの入力端子に対し
て、『外部からの８つの入力』を任意に選択的に接続し
得るようにするためには、上記の如く前段に４個の２×
２スイッチ素子をもうける必要がある。
同様にして,16入力16出力の場合には，上記８×８スイ
ッチ３を２個並列に配置した上で，その前段および後段
に上記２×２素子１を８個づつ配列させて16×16スイッ
チ４を構成する。従って，該16×16スイッチは（８×
７）個の２×２素子１によって構成されている。そし
て，上記前段および後段の２×２素子１と上記８×８ス
イッチ３との接続は，前述した８×８スイッチ３の場合
と同様に上記夫々の２×２素子１の２出力（前段）およ
び２入力（後段）を上記２個の８×８スイッチ３に分配
されたかたちに行われている。
ッチ３を２個並列に配置した上で，その前段および後段
に上記２×２素子１を８個づつ配列させて16×16スイッ
チ４を構成する。従って，該16×16スイッチは（８×
７）個の２×２素子１によって構成されている。そし
て，上記前段および後段の２×２素子１と上記８×８ス
イッチ３との接続は，前述した８×８スイッチ３の場合
と同様に上記夫々の２×２素子１の２出力（前段）およ
び２入力（後段）を上記２個の８×８スイッチ３に分配
されたかたちに行われている。
このように，入力数の増加に対応して，図示省略した32
×32スイッチ,64×64スイッチ，…,N×ＮスイッチＮを
構成する。一般に,N×ＮスイッチＮは，入力側および出
力側に夫々配列された（2/N）個の２×２素子１を含む
｛N/2×（2log2N−１）｝個の２×２素子１により構成
されかつ前述した２分法に基づく再帰的接続方式（電気
回路におけるベネス回路網と同様の接続方式）により接
続されているため，上記夫々の２×２素子１を個別に直
通または交差状態に切換えることにより,N入力を任意に
切換えて出力させることができる。
×32スイッチ,64×64スイッチ，…,N×ＮスイッチＮを
構成する。一般に,N×ＮスイッチＮは，入力側および出
力側に夫々配列された（2/N）個の２×２素子１を含む
｛N/2×（2log2N−１）｝個の２×２素子１により構成
されかつ前述した２分法に基づく再帰的接続方式（電気
回路におけるベネス回路網と同様の接続方式）により接
続されているため，上記夫々の２×２素子１を個別に直
通または交差状態に切換えることにより,N入力を任意に
切換えて出力させることができる。
第２図は本発明の一実施例における動作説明図を示す。
図中の符号１−01ないし１−44は２×２素子であり,2お
よび３は第１図に対応している。
図中の符号１−01ないし１−44は２×２素子であり,2お
よび３は第１図に対応している。
第２図は，本発明における８×８スイッチ３の動作の一
実施例を示す説明図である。なお，該８×８スイッチ３
の構成は，第１図図示８×８スイッチ３と同じであるた
め，説明を省略する。
実施例を示す説明図である。なお，該８×８スイッチ３
の構成は，第１図図示８×８スイッチ３と同じであるた
め，説明を省略する。
第２図において,2×２素子１−01ないし１−44を個別に
直通または交差状態に切換えることにより，入力I0ない
しI7と出力O0ないしO7との組合わせを任意に選択するこ
とができる。例えば,I0〜O3,I1〜O0,I2〜O1,I3〜O5,I4
〜O2,I5〜O7,I6〜O4,I7〜O6の組合わせが選択された場
合の動作状態の一実施例が第２に図示されている。即
ち，第２図に図示されているように上記２×２素子１〜
01ないし１−44の直通，交差状態を制御することによ
り，上記入出力の組合わせが可能となる。なお，第２図
は８×８スイッチ３の一動作例を示すものであるが，上
記入力I0ないしI7と出力O0ないしO7との組合わせは自由
に選択可能である。
直通または交差状態に切換えることにより，入力I0ない
しI7と出力O0ないしO7との組合わせを任意に選択するこ
とができる。例えば,I0〜O3,I1〜O0,I2〜O1,I3〜O5,I4
〜O2,I5〜O7,I6〜O4,I7〜O6の組合わせが選択された場
合の動作状態の一実施例が第２に図示されている。即
ち，第２図に図示されているように上記２×２素子１〜
01ないし１−44の直通，交差状態を制御することによ
り，上記入出力の組合わせが可能となる。なお，第２図
は８×８スイッチ３の一動作例を示すものであるが，上
記入力I0ないしI7と出力O0ないしO7との組合わせは自由
に選択可能である。
第２図に図示されている８×８スイッチ３を構成するた
めの２×２素子の個数は（４×５）個である。他方，従
来のマトリックス方式の８×８スイッチにおいては，
（８×８）個の２×２素子が必要となる。従って，本発
明は２×２素子の個数を大幅に減少させることができ
る。
めの２×２素子の個数は（４×５）個である。他方，従
来のマトリックス方式の８×８スイッチにおいては，
（８×８）個の２×２素子が必要となる。従って，本発
明は２×２素子の個数を大幅に減少させることができ
る。
また，第２図図示実施例においては，光信号が入力され
て出力されるまでに通過する２×２素子の個数は，如何
なる経路をとろうとも常に５個である。他方，上記従来
の８入力８出力の光スイッチ装置においては，最大15個
から最小１個まで，まちまちである。従って，光スイッ
チ装置を通過することによって生じる損失について，本
発明と従来例とを比較すると，その最大損失において本
発明の方が遥かに小であると共に，本発明においては，
上記損失の不均衡が生じることも防止されている。
て出力されるまでに通過する２×２素子の個数は，如何
なる経路をとろうとも常に５個である。他方，上記従来
の８入力８出力の光スイッチ装置においては，最大15個
から最小１個まで，まちまちである。従って，光スイッ
チ装置を通過することによって生じる損失について，本
発明と従来例とを比較すると，その最大損失において本
発明の方が遥かに小であると共に，本発明においては，
上記損失の不均衡が生じることも防止されている。
以上，第２図図示実施例について説明したが，第１図を
参照して説明した如く，入力数の増加に対応させて,16
×16スイッチ,32×32スイッチ，……とした場合でも同
様である。
参照して説明した如く，入力数の増加に対応させて,16
×16スイッチ,32×32スイッチ，……とした場合でも同
様である。
一般に,N入力Ｎ出力の場合の本発明によるＮ×Ｎスイッ
チは，｛Ｎ×２（2log2N−１）｝個の２×２素子によっ
て構成され，当該Ｎ×Ｎスイッチに入力された光信号が
出力されるまでに通過する２×２素子の個数は，常に
（2log2N−１）個となる。
チは，｛Ｎ×２（2log2N−１）｝個の２×２素子によっ
て構成され，当該Ｎ×Ｎスイッチに入力された光信号が
出力されるまでに通過する２×２素子の個数は，常に
（2log2N−１）個となる。
以上説明した如く，本発明によれば，光スイッチ装置を
構成する２入力２出力光スイッチ素子の個数を大幅に減
少させることが可能となると共に損失を小さくすること
ができる。また、Ｎ×Ｎスイッチの任意の１つの入力か
ら任意の１つの出力に至るルート上でのスイッチの個数
が、どの入力とどの出力とが選ばれたとしても等しいも
のとなり、ルート上で用いられるスイッチの個数が等し
いものとならないでこのために損失が不均衡となること
を防止することができる。
構成する２入力２出力光スイッチ素子の個数を大幅に減
少させることが可能となると共に損失を小さくすること
ができる。また、Ｎ×Ｎスイッチの任意の１つの入力か
ら任意の１つの出力に至るルート上でのスイッチの個数
が、どの入力とどの出力とが選ばれたとしても等しいも
のとなり、ルート上で用いられるスイッチの個数が等し
いものとならないでこのために損失が不均衡となること
を防止することができる。
第１図は本発明の基本構成図，第２図は本発明に係る光
スイッチ装置の一実施例動作説明図を示す。 図中,1および１−０ないし１−44は２入力２出力光スイ
ッチ素子,2は４入力４出力光スイッチ,3は８入力８出力
光スイッチ,4は16入力16出力光スイッチ,NはＮ入力Ｎ出
力光スイッチを表わす。
スイッチ装置の一実施例動作説明図を示す。 図中,1および１−０ないし１−44は２入力２出力光スイ
ッチ素子,2は４入力４出力光スイッチ,3は８入力８出力
光スイッチ,4は16入力16出力光スイッチ,NはＮ入力Ｎ出
力光スイッチを表わす。
Claims (2)
- 【請求項１】第１の入力端子と第２の入力端子の２つの
入力端子をそなえると共に第１の出力端子と第２の出力
端子との２つの出力端子をそなえ，第１の入力端子と第
１の出力端子とを接続しかつ第２の入力端子と第２の出
力端子とを接続する状態の直通状態と，第１の入力端子
と第２の出力端子とを接続しかつ第２の入力端子と第１
の出力端子とを接続する状態の交差状態とを選択的に切
り換えて出力可能にする２入力２出力光スイッチ素子
（１）を複数個そなえてなり， 2i（但しｉ＝2,3,4……）に該当する任意の数をＮとし
た際のＮ入力を切換可能にＮ出力するように構成された
Ｎ入力Ｎ出力の光スイッチ装置において， 上記２入力２出力光スイッチ素子（１）がマトリクス状
に２行×３列の形で２×３個配置されると共に，当該２
×３個の第１列目の２個の上記２入力２出力光スイッチ
素子（１）の夫々の出力のうちの一方の出力を第２列目
の２個の上記２入力２出力光スイッチ素子（１）のうち
の１個の光スイッチ素子（１）の入力にかつ他方の出力
を他の１個の光スイッチ素子（１）の入力に接続し，当
該第２列目の２個の上記２入力２出力光スイッチ素子
（１）の夫々の出力のうちの一方の出力を第３列目の２
個の上記２入力２出力光スイッチ素子（１）のうちの１
個の光スイッチ素子（１）の入力にかつ他方の出力を他
の１個の光スイッチ素子（１）の入力に接続するよう構
成された４入力４出力光スイッチ（２）を基本単位と
し， 入力数の増加に対応させて， 上記４入力４出力光スイッチ（２）を２個並列に配置し
た上で，該２個の４入力４出力光スイッチ（２）の前段
および後段に上記２入力２出力光スイッチ素子（１）を
夫々４個配置すると共に，該前段の４個の２入力２出力
光スイッチ素子（１）の夫々の出力のうちの一方の出力
を上記４入力４出力光スイッチ（２）のうちの一方の入
力の１つにかつ他方の出力を他の４入力４出力光スイッ
チ（２）の入力の１つに接続し，上記後段の４個の２入
力２出力光スイッチ素子（１）の夫々の入力のうちの一
方の入力を上記４入力４出力光スイッチ（２）のうちの
一方の出力の１つにかつ他方の入力を他の４入力４出力
光スイッチ（２）の出力の１つに接続するようにして８
入力８出力光スイッチ（３）を構成するようにした ことを特徴とする光スイッチ装置。 - 【請求項２】上記８入力８出力光スイッチ（３）を構成
した上で，更に上記の数Ｎに対応した当該増加する入力
の数に対応させてＮ入力Ｎ出力光スイッチ（Ｎ）を構成
するようにした ことを特徴とする特許請求の範囲第（１）項記載の光ス
イッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26538485A JPH0783504B2 (ja) | 1985-11-26 | 1985-11-26 | 光スイツチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26538485A JPH0783504B2 (ja) | 1985-11-26 | 1985-11-26 | 光スイツチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62125795A JPS62125795A (ja) | 1987-06-08 |
| JPH0783504B2 true JPH0783504B2 (ja) | 1995-09-06 |
Family
ID=17416426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26538485A Expired - Fee Related JPH0783504B2 (ja) | 1985-11-26 | 1985-11-26 | 光スイツチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783504B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8904281D0 (en) * | 1989-02-24 | 1989-04-12 | British Telecomm | Optical interconnect networks |
| US5018129A (en) * | 1989-03-09 | 1991-05-21 | At&T Bell Laboratories | Dual rail dilated switching networks |
| JPH03144612A (ja) * | 1989-10-31 | 1991-06-20 | Nec Corp | 接続方法 |
| US5050951A (en) * | 1990-05-08 | 1991-09-24 | Amp Incorporated | Optical matrix switch with longitudinally configured switch elements |
| JP2871996B2 (ja) * | 1993-04-16 | 1999-03-17 | 日本電気株式会社 | 光スイッチ回路網 |
-
1985
- 1985-11-26 JP JP26538485A patent/JPH0783504B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62125795A (ja) | 1987-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666533B2 (ja) | スイツチモジユール | |
| EP1116060B1 (en) | Strictly non-blocking optical switch core having optimized switching architecture based on reciprocity conditions | |
| EP0386958B1 (en) | Dual rail dilated switching networks | |
| JPH03505790A (ja) | ２進ツリースイッチングネットワーク | |
| JPH0783504B2 (ja) | 光スイツチ装置 | |
| US6064127A (en) | Switch network | |
| EP0591148B1 (en) | Generalised connection network | |
| JP2667315B2 (ja) | 光マトリクススイッチ | |
| AU664890B2 (en) | A rearrangeable switching matrix | |
| JP2871996B2 (ja) | 光スイッチ回路網 | |
| JP6950593B2 (ja) | 光入出力装置およびその作製方法 | |
| JP2922561B2 (ja) | スイッチ結合網 | |
| JPH0946736A (ja) | 光スイッチング網 | |
| JPH03100526A (ja) | 光スイッチアレイ | |
| JPH0714225B2 (ja) | 交換スイツチ | |
| JP2575023B2 (ja) | スイツチマトリクス | |
| JPS58136196A (ja) | 光マトリクススイツチ網の構成法 | |
| JPH04267623A (ja) | 非閉塞型３段スイッチ | |
| JPH0515119B2 (ja) | ||
| Koai et al. | Low-Crosstalk Designs For Integrated Optical Crossbar Switches | |
| JPH01232895A (ja) | 通話路装置 | |
| JP2002280934A (ja) | マトリックススイッチ装置 | |
| JPH02310543A (ja) | 光マトリクススイッチ | |
| JPH04158693A (ja) | ５段スイッチの診断方式 | |
| JPH0752976B2 (ja) | 光スイツチネツトワ−ク制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |