JPS62125795A - 光スイツチ装置 - Google Patents
光スイツチ装置Info
- Publication number
- JPS62125795A JPS62125795A JP60265384A JP26538485A JPS62125795A JP S62125795 A JPS62125795 A JP S62125795A JP 60265384 A JP60265384 A JP 60265384A JP 26538485 A JP26538485 A JP 26538485A JP S62125795 A JPS62125795 A JP S62125795A
- Authority
- JP
- Japan
- Prior art keywords
- input
- elements
- output
- output optical
- optical switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
２入力を直通または交差状態に切換えて出力する２入力
２出力光スイッチ素子を複数個そなえてなり、Ｎ入力を
切換可能に出力する光スイッチ装置において、上記複数
個の２人カ２出力光スイッチ素子をいわゆる２分法に基
づく再帰的接続により構成することによって、上記２入
力２出力光スインチ素子の構成数を減少させるようにし
たことが開示されている。
２出力光スイッチ素子を複数個そなえてなり、Ｎ入力を
切換可能に出力する光スイッチ装置において、上記複数
個の２人カ２出力光スイッチ素子をいわゆる２分法に基
づく再帰的接続により構成することによって、上記２入
力２出力光スインチ素子の構成数を減少させるようにし
たことが開示されている。
本発明は、光スイッチ装置、特に複数個の２入力２出力
光スイッチ素子をいわゆる２分法に基づく再帰的接続に
より構成することによって、上記２入力２出力光スイッ
チ素子の構成数の減少を図ると共に、損失の逓減および
損失の不均衡発生防止を図るようにした光スイッチ装置
に関するものである。
光スイッチ素子をいわゆる２分法に基づく再帰的接続に
より構成することによって、上記２入力２出力光スイッ
チ素子の構成数の減少を図ると共に、損失の逓減および
損失の不均衡発生防止を図るようにした光スイッチ装置
に関するものである。
〔従来の技術と発明が解決しようとする問題点〕従来、
光スイッチ装置として、２入力２出力光スイッチ素子を
マトリックス状に接続したものが知られている。当該光
スイッチ装置は１例えばＮ入力Ｎ出力の場合、 （Ｎ
ＸＮ）個の２入力２出力光スイッチ素子が必要であるた
め、該２入力２出力光スイッチの所要数が多くなるとい
う非所望な問題があった。また、入力信号が出力される
までに通過する上記２入力２出力光スイッチ素子の個数
は、最大（２Ｎ−１）個となるため、損失の最大値が非
常に大きい。しかし、入力信号が最短通過経路をとって
出力される場合には、該入力信号が通過する上記２入力
２出力光スイッチの個数が１個で足りるため、この場合
の損失は小さくて済む。従って、上記損失は入力信号の
通過経路により大きく異なり、出力信号のレベルが大き
く変動するという欠点があった。
光スイッチ装置として、２入力２出力光スイッチ素子を
マトリックス状に接続したものが知られている。当該光
スイッチ装置は１例えばＮ入力Ｎ出力の場合、 （Ｎ
ＸＮ）個の２入力２出力光スイッチ素子が必要であるた
め、該２入力２出力光スイッチの所要数が多くなるとい
う非所望な問題があった。また、入力信号が出力される
までに通過する上記２入力２出力光スイッチ素子の個数
は、最大（２Ｎ−１）個となるため、損失の最大値が非
常に大きい。しかし、入力信号が最短通過経路をとって
出力される場合には、該入力信号が通過する上記２入力
２出力光スイッチの個数が１個で足りるため、この場合
の損失は小さくて済む。従って、上記損失は入力信号の
通過経路により大きく異なり、出力信号のレベルが大き
く変動するという欠点があった。
本発明は、上記の如き問題点を解決するものであり、上
記２入力２出力光スイッチ素子の構成数の減少を図ると
共に、損失の不均衡防止を可能とする光スイッチ装置を
提供することを目的としている。
記２入力２出力光スイッチ素子の構成数の減少を図ると
共に、損失の不均衡防止を可能とする光スイッチ装置を
提供することを目的としている。
〔問題点を解決するための手段と作用〕第１図は本発明
の基本構成図を示す。図中の符号１は２入力２出力光ス
イッチ素子（以下２×２素子と呼ぶ）であって２入力を
直通または交差状態に切換えて出力するもの、２は４入
力４出力光スイッチ（以下４×４スイッチと呼ぶ）であ
って４入力を切換可能に出力する本発明における構成の
基本単位、３は８入力８出力光スイッチＣ以下８×８ス
イッチと呼ぶ）であって８入力を切換可能に出力するも
の、４は１６入力１６出力光スイッチ（以下１６Ｘ１６
スイノチと呼ぶ）であって１６入力を切換可能に出力す
るもの、ＮはＮ入力Ｎ出力光スインチ（以下ＮＸＮスイ
ッチと呼ぶ）であってＮ入力（例えば、Ｎ＝２′Ｉ、但
しｍは正の整数）を切換可能に出力するものを表わして
いる。
の基本構成図を示す。図中の符号１は２入力２出力光ス
イッチ素子（以下２×２素子と呼ぶ）であって２入力を
直通または交差状態に切換えて出力するもの、２は４入
力４出力光スイッチ（以下４×４スイッチと呼ぶ）であ
って４入力を切換可能に出力する本発明における構成の
基本単位、３は８入力８出力光スイッチＣ以下８×８ス
イッチと呼ぶ）であって８入力を切換可能に出力するも
の、４は１６入力１６出力光スイッチ（以下１６Ｘ１６
スイノチと呼ぶ）であって１６入力を切換可能に出力す
るもの、ＮはＮ入力Ｎ出力光スインチ（以下ＮＸＮスイ
ッチと呼ぶ）であってＮ入力（例えば、Ｎ＝２′Ｉ、但
しｍは正の整数）を切換可能に出力するものを表わして
いる。
本発明の構成における基本単位である４×４スイッチ２
は、（２Ｘ３）個の２×２素子１が前述した２分法に基
づく再帰的接続により接続されて構成されている。即ち
、上記（２，Ｘ３）個のうちの第１列目の２個の２×２
素子１の夫々の出力のうちの一方は、第２列目の２個の
うちの一方の２×２素子１の入力に接続され、上記第１
列目の２個の２×２素子１の夫々の出力の他方は、第２
列目の他方の２×２素子１の入力に接続されている。
は、（２Ｘ３）個の２×２素子１が前述した２分法に基
づく再帰的接続により接続されて構成されている。即ち
、上記（２，Ｘ３）個のうちの第１列目の２個の２×２
素子１の夫々の出力のうちの一方は、第２列目の２個の
うちの一方の２×２素子１の入力に接続され、上記第１
列目の２個の２×２素子１の夫々の出力の他方は、第２
列目の他方の２×２素子１の入力に接続されている。
更に、第２列目の夫々の２×２素子１の出力のうちの一
方は、第３列目の２個のうちの一方の２×２素子１の入
力に接続され、上記第２列目の２個の２×２素子１の夫
々の出力の他方は、第３列目の他方の２×２素子１の入
力に接続されている。
方は、第３列目の２個のうちの一方の２×２素子１の入
力に接続され、上記第２列目の２個の２×２素子１の夫
々の出力の他方は、第３列目の他方の２×２素子１の入
力に接続されている。
そして、上記（２Ｘ３）個の２×２素子１を個別に直通
または交差状態に切換えることにより、上記第１列目の
２×２素子１に入力される４入力を任意に切換えて、上
記第３列目の２×２素子１の４出力から出力することが
できる。なお、上記２×２素子１間の接続のみならず本
発明における２×２素子間の接続は、すべて例えば光フ
ァイバ等の光導波路を用いて行なわれる。
または交差状態に切換えることにより、上記第１列目の
２×２素子１に入力される４入力を任意に切換えて、上
記第３列目の２×２素子１の４出力から出力することが
できる。なお、上記２×２素子１間の接続のみならず本
発明における２×２素子間の接続は、すべて例えば光フ
ァイバ等の光導波路を用いて行なわれる。
次に、８入力８出力の場合の８×８スイッチ３は、前述
した４×４スイッチ２を２個並列に配置した上で、該２
個の４×４スイッチ２の前段および後段に上記２×２素
子１を４個づつ配列させて構成されている。そして、上
記前段の４個の２×２素子１の夫々の出力の一方は、上
記２個の４×４スイッチ２の一方の４×４スイッチ２０
入力に接続され、上記前段の４個の２×２素子の他方の
出力は、他方の４×４スイッチ２の入力に接続されてい
る。また、上記後段の４個の２×２素子１の夫々の入力
の一方は、一方の上記４×４スイッチ２の出力に接続さ
れ、上記後段の２×２素子１の夫々の入力の他方は、他
方の上記４Ｘ４スイ・ノチ２の出力に接続されている。
した４×４スイッチ２を２個並列に配置した上で、該２
個の４×４スイッチ２の前段および後段に上記２×２素
子１を４個づつ配列させて構成されている。そして、上
記前段の４個の２×２素子１の夫々の出力の一方は、上
記２個の４×４スイッチ２の一方の４×４スイッチ２０
入力に接続され、上記前段の４個の２×２素子の他方の
出力は、他方の４×４スイッチ２の入力に接続されてい
る。また、上記後段の４個の２×２素子１の夫々の入力
の一方は、一方の上記４×４スイッチ２の出力に接続さ
れ、上記後段の２×２素子１の夫々の入力の他方は、他
方の上記４Ｘ４スイ・ノチ２の出力に接続されている。
そして、８×８スイッチ３を構成する（４ Ｘ ５）個
の２×２素子１を１個別に直通または交差状態に切換え
ることにより、上記前段の４個の２×２素子１に入力さ
れる８入力を任意に切換えて、上記後段の４個の２×２
素子１の８出力から出力することができる。
の２×２素子１を１個別に直通または交差状態に切換え
ることにより、上記前段の４個の２×２素子１に入力さ
れる８入力を任意に切換えて、上記後段の４個の２×２
素子１の８出力から出力することができる。
同様にして、１６入力１６出力の場合には、上記８×８
スイッチ３を２個並列に配置した上で。
スイッチ３を２個並列に配置した上で。
その前段および後段に上記２×２素子１を８個づツ配列
すせて１６Ｘ１６スイソチ４を構成する。
すせて１６Ｘ１６スイソチ４を構成する。
従って、該１６Ｘ１６スイノチは（８ｘ７）個の２×２
素子１によって構成されている。そして。
素子１によって構成されている。そして。
上記前段および後段の２×２素子１と上記８×８スイッ
チ３との接続は、前述した８×８スイッチ３の場合と同
様に上記夫々の２×２素子１の２出力（前段）および２
入力（後段）を上記２個の３×８スイッチ３に分配され
たかたちに行われている。
チ３との接続は、前述した８×８スイッチ３の場合と同
様に上記夫々の２×２素子１の２出力（前段）および２
入力（後段）を上記２個の３×８スイッチ３に分配され
たかたちに行われている。
このように、入力数の増加に対応して９図示省略した３
２Ｘ３２スイッチ、６４Ｘ６４スイッチ。
２Ｘ３２スイッチ、６４Ｘ６４スイッチ。
・・・、ＮＸＮＸＮスフチＮを構成する。一般に、
ＮＸＮスイッチＮは、入力側および出力側に夫々配列さ
れた（２／Ｎ＞個の２×２素子１を含む（Ｎ／２ｘ （
２１ｏｇ、Ｎ １） ）個の２×２素子１により構成
されかつ前述した２分法に基づく再帰的接続方式（電気
回路におけるベネス回路網と同様の接続方式）により接
続されているため、上記夫々の２×２素子１を個別に直
通または交差状態に切換えることにより、Ｎ入力を任意
に切換えて出力させることができる。
ＮＸＮスイッチＮは、入力側および出力側に夫々配列さ
れた（２／Ｎ＞個の２×２素子１を含む（Ｎ／２ｘ （
２１ｏｇ、Ｎ １） ）個の２×２素子１により構成
されかつ前述した２分法に基づく再帰的接続方式（電気
回路におけるベネス回路網と同様の接続方式）により接
続されているため、上記夫々の２×２素子１を個別に直
通または交差状態に切換えることにより、Ｎ入力を任意
に切換えて出力させることができる。
第２図は本発明の一実施例における動作説明図を示す。
図中の符号１−０１ないし１−４４は２×２素子であり
、２および３は第１図に対応している。
、２および３は第１図に対応している。
第２図は３本発明における８×８スイッチ３の動作の一
実施例を示す説明図である。なお、該８×８スイッチ３
の構成は、第１図図示８×８スイッチ３と同じであるた
め、説明を省略する。
実施例を示す説明図である。なお、該８×８スイッチ３
の構成は、第１図図示８×８スイッチ３と同じであるた
め、説明を省略する。
第２図において、２×２素子１−０１ないし１−４４を
個別に直通または交差状態に切換えることにより、入力
Ｉ。ないし１７と出力Ｏ０ないし０、との組合わせを任
意に選択することができる。
個別に直通または交差状態に切換えることにより、入力
Ｉ。ないし１７と出力Ｏ０ないし０、との組合わせを任
意に選択することができる。
例えば、Ｉｏ〜０３．ＩＩ 〜Ｏｏ、Ｉｚ〜ＯＩ。
Ｉｚ 〜Ｏｓ 、Ｉ４〜０２．Ｉｓ 〜Ｏｔ 、１６〜
Ｏｒ。
Ｏｒ。
■７〜○、の組合わせが選択された場合の動作状態の一
実施例が第２図に図示されている。即ち。
実施例が第２図に図示されている。即ち。
第２図に図示されているように上記２×２素子ニー０１
ないし１−４４の直通、交差状態を制御することにより
、上記入出力のイ、■合わせが可能となる。なお、第２
図は８×８スイッチ３の一動作例を示すもの゛であるが
、上記入力Ｉ０ないしＩ７と出力０゜ないし０７との組
合わせは自由に選択可能である。
ないし１−４４の直通、交差状態を制御することにより
、上記入出力のイ、■合わせが可能となる。なお、第２
図は８×８スイッチ３の一動作例を示すもの゛であるが
、上記入力Ｉ０ないしＩ７と出力０゜ないし０７との組
合わせは自由に選択可能である。
第２図に図示されている８×８スイッチ３を構成するた
めの２×２素子の個数は（４Ｘ ５）個である。他方、
従来のマトリックス方式の８×８スイッチにおいては、
（８Ｘ８）個の２ｘ２素子が必要となる。従って１
本発明は２×２素子の個数を大幅に減少させることがで
きる。
めの２×２素子の個数は（４Ｘ ５）個である。他方、
従来のマトリックス方式の８×８スイッチにおいては、
（８Ｘ８）個の２ｘ２素子が必要となる。従って１
本発明は２×２素子の個数を大幅に減少させることがで
きる。
また、第２図図示実施例においては、光信号が入力され
て出力されるまでに通過する２×２素子の個数は、如何
なる経路をとろうとも常に５個である。他方、上記従来
の８入力８出力の光スイッチ装置においては、最大１５
個から最小１個まで。
て出力されるまでに通過する２×２素子の個数は、如何
なる経路をとろうとも常に５個である。他方、上記従来
の８入力８出力の光スイッチ装置においては、最大１５
個から最小１個まで。
まちまちである。従って、光スイッチ装置を通過するこ
とによって生じる損失について１本発明と従来例とを比
較すると、″その最大損失において本発明の方が墨かに
小であると共に２本発明においては、上記損失の不均衡
が生じることも防止されている。
とによって生じる損失について１本発明と従来例とを比
較すると、″その最大損失において本発明の方が墨かに
小であると共に２本発明においては、上記損失の不均衡
が生じることも防止されている。
以上、第２図図示実施例について説明したが。
第１図を参照して説明した如く、入力数の増加に対応さ
せて、１６Ｘ１６スイソチ、３２Ｘ３２スイッチ、・・
・・・・とじた場合でも同様である。
せて、１６Ｘ１６スイソチ、３２Ｘ３２スイッチ、・・
・・・・とじた場合でも同様である。
一般に、Ｎ入力Ｎ出力の場合の本発明によるＮ×Ｎスイ
ッチは、 （Ｎ／２ （２１ｏｇｚＮ １） ）
個の２×２素子によって構成され、当ｇ９ Ｎ Ｘ Ｎ
スイッチに入力された光信号が出力されるまでに通過す
る２×２素子の個数は５常に（２１ｏｇｚＮ １ ）
個となる。
ッチは、 （Ｎ／２ （２１ｏｇｚＮ １） ）
個の２×２素子によって構成され、当ｇ９ Ｎ Ｘ Ｎ
スイッチに入力された光信号が出力されるまでに通過す
る２×２素子の個数は５常に（２１ｏｇｚＮ １ ）
個となる。
以上説明した如く１本発明によれば、光スイッチ装置を
構成する２入力２出力光スイッチ素子の個数を大幅に減
少させることが可能となると共に損失を小さくかつ損失
の不均衡発生を防止することができる。
構成する２入力２出力光スイッチ素子の個数を大幅に減
少させることが可能となると共に損失を小さくかつ損失
の不均衡発生を防止することができる。
第１図は本発明の基本構成図、第２図は本発明に係る光
スイッチ装置の一実施例動作説明図を示す。 図中、１および１−〇ないし１−４４は２入力２出力光
スイッチ素子、２は４入力４出力光スイッチ、３は８入
力８出力光スイッチ、４は１６入力１６出力光スイッチ
、ＮはＮ入力Ｎ出力光スイッチを表わす。
スイッチ装置の一実施例動作説明図を示す。 図中、１および１−〇ないし１−４４は２入力２出力光
スイッチ素子、２は４入力４出力光スイッチ、３は８入
力８出力光スイッチ、４は１６入力１６出力光スイッチ
、ＮはＮ入力Ｎ出力光スイッチを表わす。
Claims (1)
- 【特許請求の範囲】 ２入力を直通または交差状態に切換えて出力する２入力
出力光スイッチ素子（１）を複数個そなえてなり、Ｎ入
力を切換可能に出力するように構成されたＮ入力Ｎ出力
の光スイッチ装置において、上記２入力２出力光スイッ
チ素子（１）が２×３個配置されると共に、当該２×３
個の第１列目の２個の夫々の出力のうちの一方を第２列
目の２個のうちの１個の入力にかつ他方を他の１個の入
力に接続し、当該第２列目の２個の夫々の出力のうちの
一方を第３列目の２個のうちの１個の入力にかつ他方を
他の１個の入力に接続するよう構成された４入力４出力
光スイッチ（２）を基本単位とし、入力数の増加に対応
させて、 上記４入力４出力光スイッチ（２）を２個並列に配置し
た上で、該２個の４入力４出力光スイッチ（２）の前段
および後段に上記２入力２出力光スイッチ素子（１）を
夫々４個配置すると共に、該前段の４個の夫々の出力の
うちの一方を上記４入力４出力光スイッチ（２）のうち
の一方の入力にかつ他方を他の４入力４出力光スイッチ
（２）の入力に接続し、上記後段の４個の夫々の入力の
うちの一方を上記４入力４出力光スイッチ（２）のうち
の一方の出力にかつ他方を他の４入力４出力光スイッチ
の出力に接続するようにして８入力８出力光スイッチ（
３）を構成し、 同様にして１６入力１６出力光スイッチ（４）、・・・
・・・、Ｎ入力Ｎ出力光スイッチ（Ｎ）を構成すること
を特徴とする光スイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26538485A JPH0783504B2 (ja) | 1985-11-26 | 1985-11-26 | 光スイツチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26538485A JPH0783504B2 (ja) | 1985-11-26 | 1985-11-26 | 光スイツチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62125795A true JPS62125795A (ja) | 1987-06-08 |
| JPH0783504B2 JPH0783504B2 (ja) | 1995-09-06 |
Family
ID=17416426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26538485A Expired - Fee Related JPH0783504B2 (ja) | 1985-11-26 | 1985-11-26 | 光スイツチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783504B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03144612A (ja) * | 1989-10-31 | 1991-06-20 | Nec Corp | 接続方法 |
| JPH03201651A (ja) * | 1989-03-09 | 1991-09-03 | American Teleph & Telegr Co <Att> | ネットワーク及び所与ネットワークの変更版形成方法 |
| US5050951A (en) * | 1990-05-08 | 1991-09-24 | Amp Incorporated | Optical matrix switch with longitudinally configured switch elements |
| JPH06303656A (ja) * | 1993-04-16 | 1994-10-28 | Nec Corp | 光スイッチ回路網 |
| JP2834571B2 (ja) * | 1989-02-24 | 1998-12-09 | ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | 光接続ネットワーク |
-
1985
- 1985-11-26 JP JP26538485A patent/JPH0783504B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2834571B2 (ja) * | 1989-02-24 | 1998-12-09 | ブリテイッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | 光接続ネットワーク |
| JPH03201651A (ja) * | 1989-03-09 | 1991-09-03 | American Teleph & Telegr Co <Att> | ネットワーク及び所与ネットワークの変更版形成方法 |
| JPH03144612A (ja) * | 1989-10-31 | 1991-06-20 | Nec Corp | 接続方法 |
| US5050951A (en) * | 1990-05-08 | 1991-09-24 | Amp Incorporated | Optical matrix switch with longitudinally configured switch elements |
| JPH06303656A (ja) * | 1993-04-16 | 1994-10-28 | Nec Corp | 光スイッチ回路網 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783504B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666533B2 (ja) | スイツチモジユール | |
| US6696917B1 (en) | Folded Clos architecture switching | |
| EP0461798B1 (en) | Configurable interconnect structure | |
| EP1116060B1 (en) | Strictly non-blocking optical switch core having optimized switching architecture based on reciprocity conditions | |
| JPH0817502B2 (ja) | ネットワーク及び所与ネットワークの変更版形成方法 | |
| EP0385661B1 (en) | Optical interconnect networks | |
| JPWO2010106738A1 (ja) | 再構成可能な論理回路 | |
| JPS62125795A (ja) | 光スイツチ装置 | |
| JPH03505790A (ja) | ２進ツリースイッチングネットワーク | |
| JP2745566B2 (ja) | ３段スイッチの拡張方法 | |
| CN105260162A (zh) | 一种矢量排列电路及矢量处理器 | |
| JPH118868A (ja) | スイッチネットワーク | |
| EP0591148B1 (en) | Generalised connection network | |
| JP2667315B2 (ja) | 光マトリクススイッチ | |
| JP6950593B2 (ja) | 光入出力装置およびその作製方法 | |
| JP2015148696A (ja) | 多ポート光スイッチ | |
| EP3493495B1 (en) | Strict non-blocking switching network | |
| JPH06303656A (ja) | 光スイッチ回路網 | |
| JP3444543B2 (ja) | 光マトリックススイッチ | |
| JPH05307533A (ja) | 多段結合網実装方式 | |
| JP2002280934A (ja) | マトリックススイッチ装置 | |
| JPH04267623A (ja) | 非閉塞型３段スイッチ | |
| SG64381A1 (en) | Method and system for selecting an optimal rearrangement sequence for a cross-connect communication matrix | |
| Wu et al. | A design methodology to simplify WDM Benes photonic switches | |
| JPH0714225B2 (ja) | 交換スイツチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |