JP2834571B2 - 光接続ネットワーク - Google Patents
光接続ネットワークInfo
- Publication number
- JP2834571B2 JP2834571B2 JP2503366A JP50336690A JP2834571B2 JP 2834571 B2 JP2834571 B2 JP 2834571B2 JP 2503366 A JP2503366 A JP 2503366A JP 50336690 A JP50336690 A JP 50336690A JP 2834571 B2 JP2834571 B2 JP 2834571B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- network
- dimensional
- connection
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0052—Interconnection of switches
Description
【発明の詳細な説明】 複数に区分されたステージによって処理される多くの
並列チャンネルを含むさまざまな１次元（線形）ネット
ワークが既に提案されている。各ステージは、データチ
ャンネルの対を整合させる２入力２出力処理モジュール
の層と、この層に随伴され、接続すべきラインを順に並
べ替えるインターコネクトステージとの２つの部分に分
離できる。
並列チャンネルを含むさまざまな１次元（線形）ネット
ワークが既に提案されている。各ステージは、データチ
ャンネルの対を整合させる２入力２出力処理モジュール
の層と、この層に随伴され、接続すべきラインを順に並
べ替えるインターコネクトステージとの２つの部分に分
離できる。
近年、インターコネクト部分に光が利用され、モジュ
ール部分には、他の媒体、例えば、リチウムニオブ方向
カプラチップ（P.Granestrand et al,“Strictly non−
blocking 8×8 integrated optical switch matrix"Ele
ctron Lett.22 No.15（1986））または、オプトエレク
トロニックIC（J.E.Midwinter,“Novel approach to op
tically activated wideband switching matrices"IEEE
Proc.J 134 261（1987）等が組込まれている、有益な
光コンピュータが提案されている。上記装置は、上述し
た物理的レイアウトを有している。インターコネクトス
テージとして光学を利用することは、高い周波帯域（hi
gh bandwidth）、並列データの高速処理を提供するゼロ
タイムスキュー（zero time skew）及び低いクロストー
ク（low crosstalk）に有益である。ネットワークに利
用される多くの接続パターンは、バルク（bulk）或いは
ホログラフィック光学成分が利用されることで発生され
る。しかしながら、上記配列は、光学システムによって
可能な並列（処理）の効果を十分に引き出せない。
ール部分には、他の媒体、例えば、リチウムニオブ方向
カプラチップ（P.Granestrand et al,“Strictly non−
blocking 8×8 integrated optical switch matrix"Ele
ctron Lett.22 No.15（1986））または、オプトエレク
トロニックIC（J.E.Midwinter,“Novel approach to op
tically activated wideband switching matrices"IEEE
Proc.J 134 261（1987）等が組込まれている、有益な
光コンピュータが提案されている。上記装置は、上述し
た物理的レイアウトを有している。インターコネクトス
テージとして光学を利用することは、高い周波帯域（hi
gh bandwidth）、並列データの高速処理を提供するゼロ
タイムスキュー（zero time skew）及び低いクロストー
ク（low crosstalk）に有益である。ネットワークに利
用される多くの接続パターンは、バルク（bulk）或いは
ホログラフィック光学成分が利用されることで発生され
る。しかしながら、上記配列は、光学システムによって
可能な並列（処理）の効果を十分に引き出せない。
シンホン，リン（Shing−Hong Lin）他による“２−D
Optical Multistage Interconnection Nwtworks"と名
づけられた論説（SPIE Vol 752 Digital Optical Compu
ting（1987）,pp209−216）には、２−Ｄ全混合インタ
ーコネクト及び２−D 4入力４出力処理モジュールが利
用されている２−Ｄネットワークが開示されている。リ
ン（Lin）他は、細密なネットワーク接続に必要な制御
構造には言及しておらず、所望の構成の24クロスバース
イッチによって可能であるとしている。
Optical Multistage Interconnection Nwtworks"と名
づけられた論説（SPIE Vol 752 Digital Optical Compu
ting（1987）,pp209−216）には、２−Ｄ全混合インタ
ーコネクト及び２−D 4入力４出力処理モジュールが利
用されている２−Ｄネットワークが開示されている。リ
ン（Lin）他は、細密なネットワーク接続に必要な制御
構造には言及しておらず、所望の構成の24クロスバース
イッチによって可能であるとしている。
この発明の目的は、上記（リン他の提案する）２−Ｄ
ネットワークよりも複雑な構造を持たない光接続ネット
ワークを提供するものである。この発明によれば、接続
入力端の２次元アレイを接続出力端の２次元アレイに接
続する光接続ステージを有する少なくとも１つのステー
ジ；それぞれ接続出力端に光学的に接続されているモジ
ュール入力端の２次元アレイ及びモジュール出力端の２
次元アレイを有する光処理モジュールアレイを備え、そ
れぞれのモジュールは、第二の対をなす処理サブモジュ
ールの各入力と第一の対をなす処理サブモジュールの出
力とがそれぞれ独立に接続されていることを特徴とする
光接続ネットワークが提供される。
ネットワークよりも複雑な構造を持たない光接続ネット
ワークを提供するものである。この発明によれば、接続
入力端の２次元アレイを接続出力端の２次元アレイに接
続する光接続ステージを有する少なくとも１つのステー
ジ；それぞれ接続出力端に光学的に接続されているモジ
ュール入力端の２次元アレイ及びモジュール出力端の２
次元アレイを有する光処理モジュールアレイを備え、そ
れぞれのモジュールは、第二の対をなす処理サブモジュ
ールの各入力と第一の対をなす処理サブモジュールの出
力とがそれぞれ独立に接続されていることを特徴とする
光接続ネットワークが提供される。
光を利用した２次元ネットワークは、従来のネットワ
ークと同様に組み立て可能である。チャンネルの数に制
限がある場合、モジュール素子の最大幅或いは光が画像
を忠実に投影できる距離のいづれか一方に比例される。
上記制限が１次元ネットワークにおいてＮチャンネルで
ある場合、２次元ネットワークでは、N2チャンネルとな
る。この発明のネットワークによれば、２次元タイプに
おいて最小のネットワークが提供できる。
ークと同様に組み立て可能である。チャンネルの数に制
限がある場合、モジュール素子の最大幅或いは光が画像
を忠実に投影できる距離のいづれか一方に比例される。
上記制限が１次元ネットワークにおいてＮチャンネルで
ある場合、２次元ネットワークでは、N2チャンネルとな
る。この発明のネットワークによれば、２次元タイプに
おいて最小のネットワークが提供できる。
この発明によれば、４つのサブモジュールと同一の処
理のために必要とされる処理素子の数で十分であって、
後述するように、互いに独立に機能する、１次元処理ネ
ットワークと制御構造が接続されていることで、従来の
４×４処理（モジュール）から複雑な構造が低減され
る。
理のために必要とされる処理素子の数で十分であって、
後述するように、互いに独立に機能する、１次元処理ネ
ットワークと制御構造が接続されていることで、従来の
４×４処理（モジュール）から複雑な構造が低減され
る。
この発明は、２次元光ネットワークに１次元ネットワ
ークの制御構造を利用可能にするものである。
ークの制御構造を利用可能にするものである。
以下、この発明の実施例を図面を用いて説明する。
第１図は、従来技術である１次元ネットワークの概略
ダイアグラム； 第２図は、第１図に示されている接続ネットワークに
利用される、交差（エクスチェンジ）及び通過（バイパ
ス）モジュールの概略ダイアグラム； 第３図は、この発明の２次元接続ネットワークの概略
ダイアグラム； 第４図は、従来技術の２次元ネットワークとして構成
可能な１次元ネットワーク例の概略ダイアグラム； 第５図は、この発明の第３図のモジュールの１つの概
略ダイアグラム； 第６図は、第３図に示したモジュール８の機能を説明
する概略図；及び 第７図は、この発明の２次元ネットワークに、１次元
ネットワークのステージを接続するための条件を示す概
略ダイアグラム。
ダイアグラム； 第２図は、第１図に示されている接続ネットワークに
利用される、交差（エクスチェンジ）及び通過（バイパ
ス）モジュールの概略ダイアグラム； 第３図は、この発明の２次元接続ネットワークの概略
ダイアグラム； 第４図は、従来技術の２次元ネットワークとして構成
可能な１次元ネットワーク例の概略ダイアグラム； 第５図は、この発明の第３図のモジュールの１つの概
略ダイアグラム； 第６図は、第３図に示したモジュール８の機能を説明
する概略図；及び 第７図は、この発明の２次元ネットワークに、１次元
ネットワークのステージを接続するための条件を示す概
略ダイアグラム。
第１図を参照すれば、一般的な１次元の従来の接続ネ
ットワークは、それぞれ、１次元インターコネクション
ステージ２及び２入力２出力処理モジュール層４を有す
る３つのステージS1〜S3を備えている。上記インターコ
ネクションは、上記モジュールによって機能するので、
各ステージ毎に異なる。
ットワークは、それぞれ、１次元インターコネクション
ステージ２及び２入力２出力処理モジュール層４を有す
る３つのステージS1〜S3を備えている。上記インターコ
ネクションは、上記モジュールによって機能するので、
各ステージ毎に異なる。
上記一般的なネットワークでは、多くの並列処理役務
が生じる。最も共通となる機能は、多くのデータ流の入
力、及び、モジュールの設定によって規定される異なる
次元でのインターコネクションの固定が維持された状態
での、同一のデータラインに対する出力である。このよ
うなスイッチングネットワークは、通常、常用接続パタ
ーン、及び、第２図ａ及び第２図ｂに示されている、２
つの入力ラインを交差或いは通過させる２つのステージ
の一方から設定されるモジュールを有している。この構
成の多くのネットワークは、全てを順序だてて、上記モ
ジュールの設定を仕分けする制御構造を有している。
が生じる。最も共通となる機能は、多くのデータ流の入
力、及び、モジュールの設定によって規定される異なる
次元でのインターコネクションの固定が維持された状態
での、同一のデータラインに対する出力である。このよ
うなスイッチングネットワークは、通常、常用接続パタ
ーン、及び、第２図ａ及び第２図ｂに示されている、２
つの入力ラインを交差或いは通過させる２つのステージ
の一方から設定されるモジュールを有している。この構
成の多くのネットワークは、全てを順序だてて、上記モ
ジュールの設定を仕分けする制御構造を有している。
コンピュータの他の種類では、上記モジュールは、付
加的処理が可能である。上記モジュールは、全混合すな
わちトランプの混ぜ合わせと実質的に同意に表現される
周知の接続、たとえば、第５図を用いて後述するよう、
0000から1111で示される16の出力を、0000から1111で示
される16のポートに特定の規則で接続する方法或いは蝶
接続すなわち0000から1111で示される16の出力を１点に
集合させたのち、0000から1111で示される16のポート
に、ランダムに出力する接続方法が利用されたプログラ
マブルロジックアレイであれば、AND（論理積）ゲート
及びOR（論理和）ゲートとなる。高速フーリエ変換装置
が提案されると、上記インターコネクションは全混合さ
れ、且つ、上記モジュールは加重和及び差を計算する。
これらの或いはその他のプロセスは、この発明の構成の
光２次元ネットワークを可能にする。
加的処理が可能である。上記モジュールは、全混合すな
わちトランプの混ぜ合わせと実質的に同意に表現される
周知の接続、たとえば、第５図を用いて後述するよう、
0000から1111で示される16の出力を、0000から1111で示
される16のポートに特定の規則で接続する方法或いは蝶
接続すなわち0000から1111で示される16の出力を１点に
集合させたのち、0000から1111で示される16のポート
に、ランダムに出力する接続方法が利用されたプログラ
マブルロジックアレイであれば、AND（論理積）ゲート
及びOR（論理和）ゲートとなる。高速フーリエ変換装置
が提案されると、上記インターコネクションは全混合さ
れ、且つ、上記モジュールは加重和及び差を計算する。
これらの或いはその他のプロセスは、この発明の構成の
光２次元ネットワークを可能にする。
第３図を参照すれば、この発明の２次元光接続ネット
ワークが一般的な形態で示されている。上記ネットワー
クは、それぞれ、モジュールの２次元アレイ８によって
随伴されている２次元インターコネクションステージ６
から構成される４つのステージS4−S7を備えている。
ワークが一般的な形態で示されている。上記ネットワー
クは、それぞれ、モジュールの２次元アレイ８によって
随伴されている２次元インターコネクションステージ６
から構成される４つのステージS4−S7を備えている。
それぞれのモジュール８は、４つの入力10および４つ
の出力12を含む次元アレイを有している。インターコネ
クションステージ６は、モジュール８からの２×２で示
される２次元のライン入力を可能にする。なお、各光接
続ステージ６は、前段の２次元アレイ８のモジュール出
力ポートと接続される接続入力ポートと、後段の２次元
アレイ８のモジュール入力ポートと接続される接続出力
ポートを有する。（ここでは、説明のため、ある光接続
ステージを選んでＡとし、また個々の２次元アレイ８を
Ｄとして、ステージＡとアレイＤとの接続の例を示
す。）光接続ステージＡにおける前段のアレイのモジュ
ール出力ポートと接続される接続入力ポートをＢとし後
段のアレイのモジュール入力ポートと接続される接続出
力ポートをＣとする。アレイＤのモジュール入力ポート
Ｅは、前段の光接続ステージの接続出力ポートと接続さ
れ、アレイＤのモジュール出力ポートＦは、ステージＡ
の接続入力ポートと接続される。
の出力12を含む次元アレイを有している。インターコネ
クションステージ６は、モジュール８からの２×２で示
される２次元のライン入力を可能にする。なお、各光接
続ステージ６は、前段の２次元アレイ８のモジュール出
力ポートと接続される接続入力ポートと、後段の２次元
アレイ８のモジュール入力ポートと接続される接続出力
ポートを有する。（ここでは、説明のため、ある光接続
ステージを選んでＡとし、また個々の２次元アレイ８を
Ｄとして、ステージＡとアレイＤとの接続の例を示
す。）光接続ステージＡにおける前段のアレイのモジュ
ール出力ポートと接続される接続入力ポートをＢとし後
段のアレイのモジュール入力ポートと接続される接続出
力ポートをＣとする。アレイＤのモジュール入力ポート
Ｅは、前段の光接続ステージの接続出力ポートと接続さ
れ、アレイＤのモジュール出力ポートＦは、ステージＡ
の接続入力ポートと接続される。
第４図には、従来技術の２次元接続ネットワークに構
成できる１次元接続ネットワークによるステップを説明
するために利用される、公知の１次元接続ネットワーク
（D.E.Knuth,“Sorting and Searching:Addison Wesley
（1973）”）が示されている。第４図に描かれているリ
ニアネットワークは、全混合インターコネクション14と
処理サブモジュール16からなるソーティングネットワー
クである。なお、符号15は入力ラインを示し、矢印の付
されているモジュール16は矢印の方向へ出力する出力端
ならびに非識別（何の表示もない）モジュール16はバイ
パスである。出力端17は、左から右へ順に整列された数
字で現されている。
成できる１次元接続ネットワークによるステップを説明
するために利用される、公知の１次元接続ネットワーク
（D.E.Knuth,“Sorting and Searching:Addison Wesley
（1973）”）が示されている。第４図に描かれているリ
ニアネットワークは、全混合インターコネクション14と
処理サブモジュール16からなるソーティングネットワー
クである。なお、符号15は入力ラインを示し、矢印の付
されているモジュール16は矢印の方向へ出力する出力端
ならびに非識別（何の表示もない）モジュール16はバイ
パスである。出力端17は、左から右へ順に整列された数
字で現されている。
全混合インターコネクションは、第５図（ａ）に示さ
れているように、積層されたラインが２×1/2に分割さ
れ、一つおきに接続された状態（interleaving＝インタ
ーリーブ）を現すものである。すなわち、第５図（ａ）
の左側Ｐに0000から1111で示されるポートを、0000から
0111のグループＱと1000から1111のグループＲに２分
し、ＱおよびＲのグループのそれぞれのポートを第５図
（ａ）の右側Ｓのポートに一つおきに接続する。一例を
示すと、グループＱに区分された左側Ｐのポート0001
は、0000が接続される右側Ｓのポート0000からポート00
01を一つ飛び越したポート0010に接続される。また、左
側Ｐのポート0010は、同様に、ポート0001が接続された
ポート0010を一つ飛び越したポート0100に接続される。
れているように、積層されたラインが２×1/2に分割さ
れ、一つおきに接続された状態（interleaving＝インタ
ーリーブ）を現すものである。すなわち、第５図（ａ）
の左側Ｐに0000から1111で示されるポートを、0000から
0111のグループＱと1000から1111のグループＲに２分
し、ＱおよびＲのグループのそれぞれのポートを第５図
（ａ）の右側Ｓのポートに一つおきに接続する。一例を
示すと、グループＱに区分された左側Ｐのポート0001
は、0000が接続される右側Ｓのポート0000からポート00
01を一つ飛び越したポート0010に接続される。また、左
側Ｐのポート0010は、同様に、ポート0001が接続された
ポート0010を一つ飛び越したポート0100に接続される。
以上説明したように、４つの二値ビットによって、24
のポートに割り当てられたabcd、たとえば、0101は、24
のアドレスに基づいたバレルロール（樽型旋回＝barrel
rolling）法によって混合され、出力端でbcdaすなわち
1010に分類される。なお、abcdは、モジュール形式およ
び他のチャンネルが到着したアドレスに応じてabc0或い
はabc1のいづれかの形式で出力される。
のポートに割り当てられたabcd、たとえば、0101は、24
のアドレスに基づいたバレルロール（樽型旋回＝barrel
rolling）法によって混合され、出力端でbcdaすなわち
1010に分類される。なお、abcdは、モジュール形式およ
び他のチャンネルが到着したアドレスに応じてabc0或い
はabc1のいづれかの形式で出力される。
ここで、第５図（ｂ）の２つの連続しているステージ
のルーチング効果について考察すると、以下に示すよう
に、abcdに到達したラインは、bcdaに転移（shuffle）
され、モジュール（16或いは18）によってbcdA（Ａには
０または１が対応される）に切り換え接続或いはバイパ
ス接続されたのちcdAbに転移されて、最後に、cdAB（Ｂ
には０または１が対応される）として、出力される。
のルーチング効果について考察すると、以下に示すよう
に、abcdに到達したラインは、bcdaに転移（shuffle）
され、モジュール（16或いは18）によってbcdA（Ａには
０または１が対応される）に切り換え接続或いはバイパ
ス接続されたのちcdAbに転移されて、最後に、cdAB（Ｂ
には０または１が対応される）として、出力される。
abcd bcda bcdA cdAb cdAB 上記ラインは、AB＝00,01,10及び11の４つの出力アド
レスを選択できる。その一方で、この４つの入力ライン
には、ab＝00,01,10及び11の４つの端からのラインが到
達される。
レスを選択できる。その一方で、この４つの入力ライン
には、ab＝00,01,10及び11の４つの端からのラインが到
達される。
上記リニアアレイの上記ラインは、ルール abcd→（列bd,行ac） に従って、スクエアアレイの収容部に整列される。
第５図（ｂ）の１次元ネットワークの２つのステージ
の機能は、第３図に示されている２次元ネットワークの
ステージの１つによって可能になる。上記のインターコ
ネクションは、水平全混合が垂直全混合によって随伴さ
れた２次元全混合である。これらの順列の１つは、 （bd,ac）→（db,ca） （上記２つの１次元混合に対応する）作用を有してい
る。上記ネットワークの２つの連続したステージにおけ
る上記モジュールの作用は、アドレスとしてａとｂの２
つのビットに固定される。２次元ネットワークにおける
モジュール（この場合も、ａ及びｂ）は、上記行及び列
アドレスの最終ビットが異なる上記４端（port）に作用
し、従来のネットワークの２つのステージにおいて利用
されていた多くのモジュールと同様に機能する４×４モ
ジュールとして動作する。このことは、上記ルールに従
って、上記ラインを１次元から２次元アレイに展開（ma
pping）することによって、本来のネットワークの２つ
のステージを役務を２次元全混合を含む上記のネットワ
ークの１つのステージで処理できるとともに、このルー
ルを用いた２次元ネットワークを構成できる。
の機能は、第３図に示されている２次元ネットワークの
ステージの１つによって可能になる。上記のインターコ
ネクションは、水平全混合が垂直全混合によって随伴さ
れた２次元全混合である。これらの順列の１つは、 （bd,ac）→（db,ca） （上記２つの１次元混合に対応する）作用を有してい
る。上記ネットワークの２つの連続したステージにおけ
る上記モジュールの作用は、アドレスとしてａとｂの２
つのビットに固定される。２次元ネットワークにおける
モジュール（この場合も、ａ及びｂ）は、上記行及び列
アドレスの最終ビットが異なる上記４端（port）に作用
し、従来のネットワークの２つのステージにおいて利用
されていた多くのモジュールと同様に機能する４×４モ
ジュールとして動作する。このことは、上記ルールに従
って、上記ラインを１次元から２次元アレイに展開（ma
pping）することによって、本来のネットワークの２つ
のステージを役務を２次元全混合を含む上記のネットワ
ークの１つのステージで処理できるとともに、このルー
ルを用いた２次元ネットワークを構成できる。
上記２次元モジュールの動作を詳細に説明する。それ
ぞれの端子は互いに接続されている。第一のビットａは
固定であって、上記モジュール即ちビットｂは、第６図
のような２入力２出力の４つのサブモジュールに分割さ
れる。このサブモジュールは、第４図におけるモジュー
ル４個を配置したもので、上記展開ルールを用いること
によって、上記４個のモジュールの関連を推論できる。
上記２次元モジュールは、第６図に示されているよう
に、機能的に接続されているならば、上記２入力２出力
の４つのサブモジュールとして物理的に分離される必要
はない。なお、第６図における矢印ＬおよびＭは、それ
ぞれ、第４図のＮおよびＯに対応する。従って、第６図
に示されている２×２モジュールは、第４図（従来技
術）の処理サブモジュール16の４個分に相当する。
ぞれの端子は互いに接続されている。第一のビットａは
固定であって、上記モジュール即ちビットｂは、第６図
のような２入力２出力の４つのサブモジュールに分割さ
れる。このサブモジュールは、第４図におけるモジュー
ル４個を配置したもので、上記展開ルールを用いること
によって、上記４個のモジュールの関連を推論できる。
上記２次元モジュールは、第６図に示されているよう
に、機能的に接続されているならば、上記２入力２出力
の４つのサブモジュールとして物理的に分離される必要
はない。なお、第６図における矢印ＬおよびＭは、それ
ぞれ、第４図のＮおよびＯに対応する。従って、第６図
に示されている２×２モジュールは、第４図（従来技
術）の処理サブモジュール16の４個分に相当する。
第４図における矢印が付加されたモジュール16は、既
に説明したように、矢印の方向で示されるポートに出力
する。なお、矢印が付加されていないモジュール16は、
単なるバイパスである。第４図において矢印Ｎが付加さ
れたモジュール16は、矢印の方向で示されるモジュール
16の入力ポートに出力するための右側の出力ポートおよ
び矢印の方向で示されるモジュール16の出力ポートから
の入力を受け入れるための左側の入力ポートを有する。
この関係は、第６図に示した矢印ＬおよびＭでも同一で
ある。
に説明したように、矢印の方向で示されるポートに出力
する。なお、矢印が付加されていないモジュール16は、
単なるバイパスである。第４図において矢印Ｎが付加さ
れたモジュール16は、矢印の方向で示されるモジュール
16の入力ポートに出力するための右側の出力ポートおよ
び矢印の方向で示されるモジュール16の出力ポートから
の入力を受け入れるための左側の入力ポートを有する。
この関係は、第６図に示した矢印ＬおよびＭでも同一で
ある。
従来（１次元）のネットワークでは、上記ネットワー
クの交差／バイパスの決定によって、ネットワークから
ソート出力が発生される。
クの交差／バイパスの決定によって、ネットワークから
ソート出力が発生される。
これに対して、第６図に示したこの発明の２×２の２
次元ネットワークでは、各チャンネルは、ｎ番（桁，
次）の着地アドレスを有していることから、リニアアレ
イを用いた場合にはただ１つ特定される着地を、変更で
きる。着地アドレスの変更すなわち選択は、事前に決定
できるのであまり重要なことではないが、より分かりや
すい順にソートすることが要求された場合には、着地ア
ドレスを最初に変更するか、逆展開されたアドレスの等
価のモジュールをセットすればよい。
次元ネットワークでは、各チャンネルは、ｎ番（桁，
次）の着地アドレスを有していることから、リニアアレ
イを用いた場合にはただ１つ特定される着地を、変更で
きる。着地アドレスの変更すなわち選択は、事前に決定
できるのであまり重要なことではないが、より分かりや
すい順にソートすることが要求された場合には、着地ア
ドレスを最初に変更するか、逆展開されたアドレスの等
価のモジュールをセットすればよい。
一例を示すと、第６図のサブモジュールG1に入力され
た出力Ｚは、サブモジュールG1により矢印Ｍの方向に転
移され、ラインＫによりサブモジュールH2に導かれて、
サブモジュールH2のＺ″に接続される。なお、サブモジ
ュールH2は、サブモジュールH1と同一に機能するサブモ
ジュールがH1と逆向きに接続された状態でありH1におけ
る矢印Ｌと逆の方向に転移可能であることから、ライン
ＫによりサブモジュールH2に入力されたサブモジュール
G1の出力は、そのまま出力されることはいうまでもな
い。
た出力Ｚは、サブモジュールG1により矢印Ｍの方向に転
移され、ラインＫによりサブモジュールH2に導かれて、
サブモジュールH2のＺ″に接続される。なお、サブモジ
ュールH2は、サブモジュールH1と同一に機能するサブモ
ジュールがH1と逆向きに接続された状態でありH1におけ
る矢印Ｌと逆の方向に転移可能であることから、ライン
ＫによりサブモジュールH2に入力されたサブモジュール
G1の出力は、そのまま出力されることはいうまでもな
い。
第７図は、２次元ネットワークの１例が既に開示され
ている。着想点（starting point）は、１次元ネットワ
ークである。この発明の２次元ネットワークが、リニア
ネットワークにおけるモジュールの機能の独立及び接続
パターンから構成されることを説明する。なお、第７図
に示されている記号、X,Y,Z,W,X′,Y′,Z′,W′,X″お
よびＺ″は、第６図に示した２×２モジュールアレイに
X,Y,ZおよびＷから入力があったことを説明するもの
で、第６図におけるＸ′,Y′,Z′,W′,X″およびＺ″の
それぞれは、第７図に示されているネットワーク上のそ
れぞれの点に一致されていることを示している。
ている。着想点（starting point）は、１次元ネットワ
ークである。この発明の２次元ネットワークが、リニア
ネットワークにおけるモジュールの機能の独立及び接続
パターンから構成されることを説明する。なお、第７図
に示されている記号、X,Y,Z,W,X′,Y′,Z′,W′,X″お
よびＺ″は、第６図に示した２×２モジュールアレイに
X,Y,ZおよびＷから入力があったことを説明するもの
で、第６図におけるＸ′,Y′,Z′,W′,X″およびＺ″の
それぞれは、第７図に示されているネットワーク上のそ
れぞれの点に一致されていることを示している。
上記全混合ソーティングネットワークにおける挙動を
推論すると、モジュールが移動すると見なすことで、２
つの連続したステージが2Dネットワークの１つのステー
ジに接続される。このことは、インターコネクション、
２×２モジュールとしてのインターコネクション及びこ
のモジュールに引き続く最終の２×２モジュールからな
る１次元ステージにおける、４×４モジュールの層が随
伴されているインターコネクション２つ分の役務を困難
にする。しかしながら、第２図におけるモジュールの機
能は、中間モジュール出力Ｘ′がＸ及びＹの関数である
ことから理解される（第７図参照）。
推論すると、モジュールが移動すると見なすことで、２
つの連続したステージが2Dネットワークの１つのステー
ジに接続される。このことは、インターコネクション、
２×２モジュールとしてのインターコネクション及びこ
のモジュールに引き続く最終の２×２モジュールからな
る１次元ステージにおける、４×４モジュールの層が随
伴されているインターコネクション２つ分の役務を困難
にする。しかしながら、第２図におけるモジュールの機
能は、中間モジュール出力Ｘ′がＸ及びＹの関数である
ことから理解される（第７図参照）。
Ｘ′＝Ｘ′（X,Y） また、３つの中間出力についても同様に、 Ｙ′＝Ｙ′（X,Y） Ｗ′＝Ｗ′（W,Z） Ｚ′＝Ｚ′（W,Z） （となる。） 最終モジュール出力Ｘ″及びＺ″は、Ｘ′及びＺ′の
関数であって Ｘ″＝Ｘ″（Ｘ′,Z′） Ｚ″＝Ｚ″（Ｘ′,Z′） であるから Ｘ″＝Ｘ″（X,Y,Z,W） Ｚ″＝Ｚ″（X,Y,Z,W） 上記関数Ｘ″及びＺ″は、１×２次元、４入力４出力
処理モジュール、及び、必要に応じて、同様の４つの入
力の関数におけるＹ′及びＷ′の中間値 Ｙ″＝Ｙ″（Ｙ′,W′） Ｗ″＝Ｗ″（Ｙ′,W′） であって、共通モジュールから導かれるさらに別の２つ
の出力Ｙ″及びＷ″ Ｙ″＝Ｙ″（X,Y,Z,W） Ｗ″＝Ｗ″（X,Y,Z,W） によって計算できる。
関数であって Ｘ″＝Ｘ″（Ｘ′,Z′） Ｚ″＝Ｚ″（Ｘ′,Z′） であるから Ｘ″＝Ｘ″（X,Y,Z,W） Ｚ″＝Ｚ″（X,Y,Z,W） 上記関数Ｘ″及びＺ″は、１×２次元、４入力４出力
処理モジュール、及び、必要に応じて、同様の４つの入
力の関数におけるＹ′及びＷ′の中間値 Ｙ″＝Ｙ″（Ｙ′,W′） Ｗ″＝Ｗ″（Ｙ′,W′） であって、共通モジュールから導かれるさらに別の２つ
の出力Ｙ″及びＷ″ Ｙ″＝Ｙ″（X,Y,Z,W） Ｗ″＝Ｗ″（X,Y,Z,W） によって計算できる。
この限定を上記ｎ次（桁）の２つのインターコネクシ
ョンの後位（second）に当てはめることで、以下のよう
に簡略できる。
ョンの後位（second）に当てはめることで、以下のよう
に簡略できる。
もし、インターコネクションがこの条件を満足しない
場合、この発明の互いに独立に機能する２次元４×４モ
ジュールの１つのステージによって、第７図の連続した
ステージを接続できない。
場合、この発明の互いに独立に機能する２次元４×４モ
ジュールの１つのステージによって、第７図の連続した
ステージを接続できない。
原則的に、ネットワークが上述した接続条件を満足す
るためには第１図の線形配列におけるラインのピックア
ップ及び第３図の２次元アレイへの転移が常時可能であ
る。このことは、上記展開によって容易である。が、し
かし、簡単な光学配列が用いられている２次元接続によ
って検索できる。例えば、特定の展開によって、全混合
が提供される。良好な展開を見つけたければ、２次元ネ
ットワークの線形カウンタ部の出力から発生される役務
を比較すれば良い。
るためには第１図の線形配列におけるラインのピックア
ップ及び第３図の２次元アレイへの転移が常時可能であ
る。このことは、上記展開によって容易である。が、し
かし、簡単な光学配列が用いられている２次元接続によ
って検索できる。例えば、特定の展開によって、全混合
が提供される。良好な展開を見つけたければ、２次元ネ
ットワークの線形カウンタ部の出力から発生される役務
を比較すれば良い。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 テイラー、マイケル・ジョージ イギリス国、エフワイ６・０デーエヌ、 ブラックプール、クノット・エンド・オ ン・シー、ランカスター・ロード、ハー ストウッド （番地なし) (56)参考文献 特開 昭63−244993（ＪＰ，Ａ) 特開 昭64−4724（ＪＰ，Ａ) 特開 昭62−90627（ＪＰ，Ａ)
Claims (2)
- 【請求項１】複数の接続入力ポートと複数の接続出力ポ
ートとを２次元的に連結する少なくとも１つの光接続ス
テージと、 接続出力ポートに光学的に結合され得る２次元的に配置
された複数のモジュール入力ポートと、接続入力ポート
に光学的に結合され得る２次元的に配置された複数のモ
ジュール出力ポートを有する複数の光処理モジュールと
を具備する光接続ネットワークであって、 各光処理モジュールは、２入力、２出力の処理サブモジ
ュールからなる第１および第２の対と、機能的に同一で
あり、ここで処理サブモジュールの第２の対の各入力は
処理サブモジュールの第１の対のそれぞれの出力に連結
し、そして各第２の処理サブモジュールの入力は相異な
る第１の処理サブモジュールからの出力に連結してお
り、第１の処理サブモジュール対の入力は前記モジュー
ル入力ポートを形成し、第２の処理サブモジュール対の
出力は前記モジュール出力ポートを形成していることを
特徴とする光接続ネットワーク。 - 【請求項２】光処理モジュールを構成する機能的に同一
である各処理サブモジュールは入力同志が交換される第
１の状態と、それらが交換されない第２の状態の２つの
状態を有することを特徴とする請求項１に記載のネット
ワーク。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8904281.6 | 1989-02-24 | ||
| GB898904281A GB8904281D0 (en) | 1989-02-24 | 1989-02-24 | Optical interconnect networks |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04503595A JPH04503595A (ja) | 1992-06-25 |
| JP2834571B2 true JP2834571B2 (ja) | 1998-12-09 |
Family
ID=10652275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2503366A Expired - Fee Related JP2834571B2 (ja) | 1989-02-24 | 1990-02-22 | 光接続ネットワーク |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5245458A (ja) |
| EP (1) | EP0385661B1 (ja) |
| JP (1) | JP2834571B2 (ja) |
| AT (1) | ATE114211T1 (ja) |
| AU (1) | AU637600B2 (ja) |
| CA (1) | CA2048599C (ja) |
| DE (1) | DE69014143T2 (ja) |
| ES (1) | ES2063916T3 (ja) |
| GB (2) | GB8904281D0 (ja) |
| HK (1) | HK137896A (ja) |
| WO (1) | WO1990010358A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4005003C2 (de) * | 1990-02-19 | 2001-09-13 | Steve Cordell | Verfahren zur Unterbindung des Kenntnisgewinnens derStruktur oder Funktion eines integrierten Schaltkreises |
| JPH0556004A (ja) * | 1991-08-28 | 1993-03-05 | Hitachi Ltd | Ｗｄｍスター型マルチステージネツトワーク |
| US6990264B2 (en) | 2000-09-19 | 2006-01-24 | Telkamp Arthur R | 1×N or N×1 optical switch having a plurality of movable light guiding microstructures |
| US5546209A (en) * | 1994-03-11 | 1996-08-13 | University Of Southern California | One-to-many simultaneous and reconfigurable optical two-dimensional plane interconnections using multiple wavelength, vertical cavity, surface-emitting lasers and wavelength-dependent detector planes |
| CN1044413C (zh) * | 1996-02-05 | 1999-07-28 | 华中理工大学 | 自由空间光学互连网络与输入接口 |
| GB2311180B (en) * | 1996-03-13 | 2000-03-22 | Northern Telecom Ltd | Switch architecture |
| GB2341965A (en) * | 1998-09-24 | 2000-03-29 | Secr Defence | Pattern recognition |
| US6647168B2 (en) | 2000-09-19 | 2003-11-11 | Newport Opticom, Inc. | Low loss optical switching system |
| US6694071B2 (en) | 2000-09-19 | 2004-02-17 | Newport Opticom, Inc. | Method and apparatus for switching optical signals using rotatable optically transmissive microstructure |
| US6807331B2 (en) * | 2000-09-19 | 2004-10-19 | Newport Opticom, Inc. | Structures that correct for thermal distortion in an optical device formed of thermally dissimilar materials |
| US6954579B2 (en) * | 2000-09-19 | 2005-10-11 | Ying Wen Hsu | Method and apparatus for changing the optical intensity of an optical signal using a movable light transmissive structure |
| US6647170B2 (en) | 2000-09-19 | 2003-11-11 | Newport Opticom, Inc. | Optical switching system that uses movable microstructures to switch optical signals in three dimensions |
| US6690847B2 (en) | 2000-09-19 | 2004-02-10 | Newport Opticom, Inc. | Optical switching element having movable optically transmissive microstructure |
| US7003188B2 (en) | 2001-04-17 | 2006-02-21 | Ying Wen Hsu | Low loss optical switching system |
| US7062130B2 (en) * | 2003-05-01 | 2006-06-13 | Arthur Telkamp | Low-loss optical waveguide crossovers using an out-of-plane waveguide |
| US7302130B2 (en) * | 2003-11-04 | 2007-11-27 | Avago Technologies Eiberip (Singapore) Pte Ltd | Optical multistage networks |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290627A (ja) * | 1985-10-17 | 1987-04-25 | Nec Corp | 光スイツチ回路 |
| JPS62125795A (ja) * | 1985-11-26 | 1987-06-08 | Fujitsu Ltd | 光スイツチ装置 |
| JPS63127692A (ja) * | 1986-10-15 | 1988-05-31 | プレツシー オーバーシーズ リミテツド | 多段切替マトリックスを接続する配列 |
| JPS63197195A (ja) * | 1987-02-10 | 1988-08-16 | Nec Corp | 光マトリクススイツチ |
| JPS63244993A (ja) * | 1987-03-30 | 1988-10-12 | Fujitsu Ltd | 光通話路スイツチ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3423221A1 (de) * | 1984-06-21 | 1984-11-29 | Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, 1000 Berlin | Optischer sternkoppler mit einer grossen zahl von ein- und ausgaengen |
| WO1987000314A1 (en) * | 1985-06-24 | 1987-01-15 | American Telephone & Telegraph Company | Optical shuffle arrangement |
| CA1284904C (en) * | 1986-01-31 | 1991-06-18 | Kazuo Hajikano | Optical space switch |
| GB8705054D0 (en) * | 1987-03-04 | 1987-04-08 | British Telecomm | Signal switching processor |
| GB8705053D0 (en) * | 1987-03-04 | 1987-04-08 | British Telecomm | Pipeline sort matrices |
| US4787692A (en) * | 1987-03-13 | 1988-11-29 | American Telephone And Telegraph Company At&T Bell Laboratories | Electro optical switch architectures |
| LU87165A1 (de) * | 1987-08-20 | 1988-08-23 | Siemens Ag | Mehrstufige koppelanordnung |
-
1989
- 1989-02-24 GB GB898904281A patent/GB8904281D0/en active Pending
-
1990
- 1990-02-22 AU AU50845/90A patent/AU637600B2/en not_active Ceased
- 1990-02-22 DE DE69014143T patent/DE69014143T2/de not_active Expired - Fee Related
- 1990-02-22 US US07/743,335 patent/US5245458A/en not_active Expired - Fee Related
- 1990-02-22 GB GB9004000A patent/GB2230630B/en not_active Expired - Fee Related
- 1990-02-22 WO PCT/GB1990/000283 patent/WO1990010358A1/en active Application Filing
- 1990-02-22 JP JP2503366A patent/JP2834571B2/ja not_active Expired - Fee Related
- 1990-02-22 ES ES90301932T patent/ES2063916T3/es not_active Expired - Lifetime
- 1990-02-22 EP EP90301932A patent/EP0385661B1/en not_active Expired - Lifetime
- 1990-02-22 AT AT90301932T patent/ATE114211T1/de not_active IP Right Cessation
- 1990-02-22 CA CA002048599A patent/CA2048599C/en not_active Expired - Fee Related
-
1996
- 1996-07-25 HK HK137896A patent/HK137896A/xx not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6290627A (ja) * | 1985-10-17 | 1987-04-25 | Nec Corp | 光スイツチ回路 |
| JPS62125795A (ja) * | 1985-11-26 | 1987-06-08 | Fujitsu Ltd | 光スイツチ装置 |
| JPS63127692A (ja) * | 1986-10-15 | 1988-05-31 | プレツシー オーバーシーズ リミテツド | 多段切替マトリックスを接続する配列 |
| JPS63197195A (ja) * | 1987-02-10 | 1988-08-16 | Nec Corp | 光マトリクススイツチ |
| JPS63244993A (ja) * | 1987-03-30 | 1988-10-12 | Fujitsu Ltd | 光通話路スイツチ |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9004000D0 (en) | 1990-04-18 |
| US5245458A (en) | 1993-09-14 |
| DE69014143T2 (de) | 1995-03-23 |
| GB2230630B (en) | 1993-02-10 |
| DE69014143D1 (de) | 1994-12-22 |
| CA2048599C (en) | 1996-06-18 |
| EP0385661B1 (en) | 1994-11-17 |
| GB8904281D0 (en) | 1989-04-12 |
| CA2048599A1 (en) | 1990-08-25 |
| ES2063916T3 (es) | 1995-01-16 |
| HK137896A (en) | 1996-08-02 |
| ATE114211T1 (de) | 1994-12-15 |
| AU637600B2 (en) | 1993-06-03 |
| AU5084590A (en) | 1990-09-26 |
| EP0385661A1 (en) | 1990-09-05 |
| WO1990010358A1 (en) | 1990-09-07 |
| GB2230630A (en) | 1990-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2834571B2 (ja) | 光接続ネットワーク | |
| Lee | On the Rearrangeability of 2 (Iog 2 N)–1 Stage Permutation Networks | |
| Sahni et al. | BPC permutations on the OTIS-mesh optoelectronic computer | |
| JPH07101876B2 (ja) | Ｎ個の入口とｍ個の出口とを有するネットワーク通信システム | |
| Lee | A new Benes network control algorithm | |
| US5486775A (en) | Multiplexer structures for use in making controllable interconnections in integrated circuits. | |
| Thurber | Interconnection networks: a survey and assessment | |
| US5469154A (en) | Multiconnection switching networks | |
| EP0386958A1 (en) | Dual rail dilated switching networks | |
| JPH04503595A (ja) | 光接続ネットワーク | |
| US6185220B1 (en) | Grid layouts of switching and sorting networks | |
| US4910730A (en) | Batcher-banyan network | |
| JPH0349336A (ja) | 多段ネットワーク制御装置とその方法 | |
| Bermond et al. | Equivalence of multistage interconnection networks | |
| JPH07122699B2 (ja) | 異なる波長の光ビームを結合する光学装置 | |
| JPH0349444A (ja) | 連続的に相互接続された複数の段からなるネットワークとその制御方法 | |
| CN113114220B (zh) | 一种具有重映射功能的芯片系统及芯片重映射配置系统 | |
| US5043980A (en) | Switching cell for packet switching network | |
| US7065076B1 (en) | Modular scalable switching networks | |
| AU730897B2 (en) | Telecommunications switch | |
| JP2000236591A (ja) | 交換モジュール、そのような交換モジュールを含む交換マトリクス、およびそのような交換マトリクスを含む非ブロックブロッキングモジュール型通信交換ネットワーク | |
| Taylor et al. | Optically interconnected switching networks | |
| Sahni | Data manipulation on the distributed memory bus computer | |
| Nassimi et al. | A self routing benes network | |
| US6888825B1 (en) | Cross-connect with shared storage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |