JPH0296495A - ３段スイッチの拡張方法 - Google Patents
３段スイッチの拡張方法Info
- Publication number
- JPH0296495A JPH0296495A JP63247455A JP24745588A JPH0296495A JP H0296495 A JPH0296495 A JP H0296495A JP 63247455 A JP63247455 A JP 63247455A JP 24745588 A JP24745588 A JP 24745588A JP H0296495 A JPH0296495 A JP H0296495A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- primary
- stage
- inputs
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000010586 diagram Methods 0.000 description 7
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/64—Distributing or queueing
- H04Q3/68—Grouping or interlacing selector groups or stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Structure Of Telephone Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は３段スイッチ装置に関し、特にその拡張方法に
関するものである。
関するものである。
第３図は従来の３段スイッチの構成を示す回路図である
。同図において、４−１〜４−Ｎ／／ｎ は１次スイッ
チ４を構成するＮＡ個の１次スイッチ回路、５−１〜５
−（２ｎ−１）は２次スイッチ５を構成する（２ｎ−１
）個の２次スイッチ回路、６−１〜６−ＮＡは３次スイ
ッチ６を構成するＮＡ１固 の３次スイッチ回路、２１
〜Ｉｎ、Ｉ（Ｎ−（ｎ＋１）） 〜ＩＮは入力端子、０
１〜Ｏｎ、０ＣＮ−（ｎ＋１））〜ＯＮは出力端子であ
る。
。同図において、４−１〜４−Ｎ／／ｎ は１次スイッ
チ４を構成するＮＡ個の１次スイッチ回路、５−１〜５
−（２ｎ−１）は２次スイッチ５を構成する（２ｎ−１
）個の２次スイッチ回路、６−１〜６−ＮＡは３次スイ
ッチ６を構成するＮＡ１固 の３次スイッチ回路、２１
〜Ｉｎ、Ｉ（Ｎ−（ｎ＋１）） 〜ＩＮは入力端子、０
１〜Ｏｎ、０ＣＮ−（ｎ＋１））〜ＯＮは出力端子であ
る。
したがって、ｎの入力数と（２ｎ−１）の出力数とを有
する１次スイッチ回路４−１〜４−Ｎ／／ｎからなる１
次スイッチ４と、 ／ｎの入力数とＮ／／ｎの出力数と
を有する２次スイッチ回路５−１〜５−（２ｎ−１）か
らなる２次スイッチ５と、（２ｎ−１）の入力数とｎの
出力数とを有する３次スイッチ回路６−１〜６−ＮＡか
らなる３次スイッチεとによＬ Ｎ本の入力数とＮ本の
出力数とを電気的に接続し得る機能を有するＮＸＮの３
段スイッチが構成される。
する１次スイッチ回路４−１〜４−Ｎ／／ｎからなる１
次スイッチ４と、 ／ｎの入力数とＮ／／ｎの出力数と
を有する２次スイッチ回路５−１〜５−（２ｎ−１）か
らなる２次スイッチ５と、（２ｎ−１）の入力数とｎの
出力数とを有する３次スイッチ回路６−１〜６−ＮＡか
らなる３次スイッチεとによＬ Ｎ本の入力数とＮ本の
出力数とを電気的に接続し得る機能を有するＮＸＮの３
段スイッチが構成される。
第３図の構成かられかるように従来の３段スイッチ装置
においては、特に拡張方式について考慮されていなかっ
た。
においては、特に拡張方式について考慮されていなかっ
た。
第４図は従来の２ＮＸ ２Ｎの３段スイッチの構成を示
す回路図である。同図においては、２ｎの入力数と（４
ｎ １）の出力数とを有する１次スイッチ回路７−１
〜７− ＮＡ からなる１次スイッチ７と、 ／ｎの入
力数と ／ｎの出力数とを有する２次スイッチ回路５−
１〜５−（４ｎ−１）からなる２次スイッチ５と、（４
ｎ １）の入力数と２ｎの出力数とを有する３次スイ
ッチ回路８−１〜８ＮＡからなる３次スイッチ８とによ
り、２Ｎ本の入力数と２Ｎ本の出力数とを電気的に接続
し得る機能を有する２ＮＸ２Ｎの３段スイッチが構成で
きる。
す回路図である。同図においては、２ｎの入力数と（４
ｎ １）の出力数とを有する１次スイッチ回路７−１
〜７− ＮＡ からなる１次スイッチ７と、 ／ｎの入
力数と ／ｎの出力数とを有する２次スイッチ回路５−
１〜５−（４ｎ−１）からなる２次スイッチ５と、（４
ｎ １）の入力数と２ｎの出力数とを有する３次スイ
ッチ回路８−１〜８ＮＡからなる３次スイッチ８とによ
り、２Ｎ本の入力数と２Ｎ本の出力数とを電気的に接続
し得る機能を有する２ＮＸ２Ｎの３段スイッチが構成で
きる。
前述した従来のＮ×Ｎの３段スイッチは、第４図に示す
ような２ＮＸ２Ｎの３段スイッチへ移行し拡張する場合
には、１次スイッチ４および３次スイッチ６の構成が異
なることから、置き換えが必要となり、スイッチにより
接続されている入出力は置き換えている間に一時切断さ
れるという問題があった。
ような２ＮＸ２Ｎの３段スイッチへ移行し拡張する場合
には、１次スイッチ４および３次スイッチ６の構成が異
なることから、置き換えが必要となり、スイッチにより
接続されている入出力は置き換えている間に一時切断さ
れるという問題があった。
し課題を解決するための手段〕
このような問題を解決するために本発明による３段スイ
ッチの拡張方法は、ｎの入力数と２ｎの出力数とを有す
る ／ｎ個の１次スイッチ回路からなる１次スイッチと
、ＮＡの入力数とＮ／／ｎの出力数とを有する２ｎＩＩ
ＶＡの２次スイッチ回路からなる２次スイッチと、２ｎ
の入力数とｎの出力数とを有する３次スイッチ回路から
なる３次スイッチとから構成され、かつ前記２ｎ個の２
次スイツナ内の１個を冗長系として用いるＮの入力数と
Ｎの出力数とを有するＮＸＮの３段スイッチを２ＮＸ２
Ｎの３段スイッチに拡張する場合、前記１次スイッチは
２ｎの入力数と４ｎの出力数とを有するＮ／／２０個の
スイッチを２分割し、前記３次スイッチは４ｎの入力数
と２ｎの出力数とを有するＮ／２ｎ個のスイッチを２分
割させてＮ×Ｎの３段スイッチを構成し、前記１次スイ
ッチおよび３次スイッチの２分割の解除、２ｎの入力数
と４ｎの出力数とを有するＮ／／２ｎ個の１次スイッチ
回路からなる１次スイッチの追加＋ ＮＡの入力数とＮ
／／ｎの出力数とを有する２ｎ個の２次スイッチ回路か
らなる２次スイッチの追加、４ｎの入力数と２ｎの出力
数とを有するＮ／２ｎ個の３次スイッチ回路からなる３
次スイッチの追加２１次スイッチと２次スイッチとの間
の相互接続および２次スイッチと３次スイッチとの間の
相互接ＭＫより ２Ｎ Ｘ ２Ｎの３段スイッチ（ζ拡
張するものである。
ッチの拡張方法は、ｎの入力数と２ｎの出力数とを有す
る ／ｎ個の１次スイッチ回路からなる１次スイッチと
、ＮＡの入力数とＮ／／ｎの出力数とを有する２ｎＩＩ
ＶＡの２次スイッチ回路からなる２次スイッチと、２ｎ
の入力数とｎの出力数とを有する３次スイッチ回路から
なる３次スイッチとから構成され、かつ前記２ｎ個の２
次スイツナ内の１個を冗長系として用いるＮの入力数と
Ｎの出力数とを有するＮＸＮの３段スイッチを２ＮＸ２
Ｎの３段スイッチに拡張する場合、前記１次スイッチは
２ｎの入力数と４ｎの出力数とを有するＮ／／２０個の
スイッチを２分割し、前記３次スイッチは４ｎの入力数
と２ｎの出力数とを有するＮ／２ｎ個のスイッチを２分
割させてＮ×Ｎの３段スイッチを構成し、前記１次スイ
ッチおよび３次スイッチの２分割の解除、２ｎの入力数
と４ｎの出力数とを有するＮ／／２ｎ個の１次スイッチ
回路からなる１次スイッチの追加＋ ＮＡの入力数とＮ
／／ｎの出力数とを有する２ｎ個の２次スイッチ回路か
らなる２次スイッチの追加、４ｎの入力数と２ｎの出力
数とを有するＮ／２ｎ個の３次スイッチ回路からなる３
次スイッチの追加２１次スイッチと２次スイッチとの間
の相互接続および２次スイッチと３次スイッチとの間の
相互接ＭＫより ２Ｎ Ｘ ２Ｎの３段スイッチ（ζ拡
張するものである。
本発明において、１次スイッチは２分割を消除したとき
に２ｎの入力数と４ｎの出力数とを有する２ＮＡ個の１
次スイッチ回路で構成され、３次スイッチは２分割を解
除したときに４ｎの入力数と２ｎの出力数とを有する２
ＮＡ個の３次スイッチ回路で構成される。
に２ｎの入力数と４ｎの出力数とを有する２ＮＡ個の１
次スイッチ回路で構成され、３次スイッチは２分割を解
除したときに４ｎの入力数と２ｎの出力数とを有する２
ＮＡ個の３次スイッチ回路で構成される。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明による３段スイッチの構成を示す回路図
であり、第２図は本発明の拡張後の２Ｎｘ２Ｎの３段ス
イッチの構成を示す回路図である。
であり、第２図は本発明の拡張後の２Ｎｘ２Ｎの３段ス
イッチの構成を示す回路図である。
第１図において、ＮＸＮの３段スイッチは、ｎ×２ｎに
２分割したＮＡ個の１次スイッチ回路１−１〜１−ＮＡ
からなる１次スイッチ１と、Ｎ／／ｎＸＮＡの２ｎ個の
２次スイッチ回路２−１〜２−２ｎ からなる２次スイ
ッチ２と、２ｎ Ｘ ｎ に２分割したＮＡ個の２次
スイッチ回路３−１〜３− ＮＡからなる３次スイッチ
３とから構成されている。ただしこの場合、１次スイッ
チ回路１−１〜１− ＮＡは２分割を解除したときは２
ｎＸ４ｎ、３次スイッチ回路３−１〜３−ＮＡは２分割
を解除したときは４ｎＸ ２ｎのスイッチサイズを有す
るスイッチ回路となる。
２分割したＮＡ個の１次スイッチ回路１−１〜１−ＮＡ
からなる１次スイッチ１と、Ｎ／／ｎＸＮＡの２ｎ個の
２次スイッチ回路２−１〜２−２ｎ からなる２次スイ
ッチ２と、２ｎ Ｘ ｎ に２分割したＮＡ個の２次
スイッチ回路３−１〜３− ＮＡからなる３次スイッチ
３とから構成されている。ただしこの場合、１次スイッ
チ回路１−１〜１− ＮＡは２分割を解除したときは２
ｎＸ４ｎ、３次スイッチ回路３−１〜３−ＮＡは２分割
を解除したときは４ｎＸ ２ｎのスイッチサイズを有す
るスイッチ回路となる。
したがって、１次スイッチ１および３次スイッチ３は、
それぞれＮＡ個であるが、ｎＸ２ｎのスイッチ回路とし
ては２ｎ個、２ｈＸｎのスイッチ回路としては２ｎ個と
してＮＸＮの３段スイッチを構成している。
それぞれＮＡ個であるが、ｎＸ２ｎのスイッチ回路とし
ては２ｎ個、２ｈＸｎのスイッチ回路としては２ｎ個と
してＮＸＮの３段スイッチを構成している。
２ＮＸ２Ｎの３段スイッチは、第２図に示すように２ｎ
Ｘ４ｎに２分割を解除した１次スイッチ回路１−１〜１
−Ｎ／／ｎをＮＡ個と拡張用の２ｎＸ４ｎ の１次スイ
ッチ回路１′をＮＡ個とを有する１次スイッチ１Ａと、
Ｎ／／ｎＸＮＡの２次スイッチ回路２〜１〜２−２ｎを
２ｎ個と拡張用のＮ／／ｎ×Ｎ／／ｎの２次スイッチ回
路２’ ｔ ２ ｎ 個トを有する２次スイッチ２Ａと
、４ｎＸ２ｎに分割を解除した３次スイッチ回路３−１
〜３− ＮＡを５個と拡張用の４ｒｔ Ｘ ２ｎの３次
スイッチ回路３′をＮＡ個とを有する３次スイッチ３Ａ
とによシ構成される。
Ｘ４ｎに２分割を解除した１次スイッチ回路１−１〜１
−Ｎ／／ｎをＮＡ個と拡張用の２ｎＸ４ｎ の１次スイ
ッチ回路１′をＮＡ個とを有する１次スイッチ１Ａと、
Ｎ／／ｎＸＮＡの２次スイッチ回路２〜１〜２−２ｎを
２ｎ個と拡張用のＮ／／ｎ×Ｎ／／ｎの２次スイッチ回
路２’ ｔ ２ ｎ 個トを有する２次スイッチ２Ａと
、４ｎＸ２ｎに分割を解除した３次スイッチ回路３−１
〜３− ＮＡを５個と拡張用の４ｒｔ Ｘ ２ｎの３次
スイッチ回路３′をＮＡ個とを有する３次スイッチ３Ａ
とによシ構成される。
このよう力構成によれば、ＮＸＮの３段スイッチから２
ＮＸ ２Ｎの３段スイッチへのスイッチサイズ拡張に際
してスイッチの置き換えが不要となる。
ＮＸ ２Ｎの３段スイッチへのスイッチサイズ拡張に際
してスイッチの置き換えが不要となる。
以上説明したように本発明は、ＮＸＮの３段スイッチを
構成する全ての１次スイッチ、２次スイッチおよび３次
スイッチが２ＮＸ２Ｎの３段スイッチに含まれ、２次ス
イッチが冗長構成であることによ、９、ＮＸＮの３段ス
イッチから２ＮＸ２Ｎの３段スイッチへのスイッチサイ
ズ拡張に際し、スイッチの置き換えが不要とカリ、ＮＸ
Ｎの３段スイッチで既に接続されている入出力はスイッ
チを置き換えている間に切断されることなく、スイッチ
ングによシ、拡張時においても接欣を継続できるという
極めて優れた効果が得られる。
構成する全ての１次スイッチ、２次スイッチおよび３次
スイッチが２ＮＸ２Ｎの３段スイッチに含まれ、２次ス
イッチが冗長構成であることによ、９、ＮＸＮの３段ス
イッチから２ＮＸ２Ｎの３段スイッチへのスイッチサイ
ズ拡張に際し、スイッチの置き換えが不要とカリ、ＮＸ
Ｎの３段スイッチで既に接続されている入出力はスイッ
チを置き換えている間に切断されることなく、スイッチ
ングによシ、拡張時においても接欣を継続できるという
極めて優れた効果が得られる。
第１図は本発明による３段スイッチの拡張方法の一実施
例を説明するだめのＮＸＮの３段スイッチの構成を説明
する回路図、第２図は本発明の拡張後の２Ｎ８２Ｎの３
段スイッチの構成を説明する回路図、第３図は従来のＮ
×Ｎの３段スイッチの構成を説明する回路図、第４図は
従来の２Ｎ Ｘ２Ｎの３段スイッチの構成を説明する回
路図である。 １．１’、ＩＡ ・・・＠ １次スイッチ、１−１〜
１−／ｎ ・・・・ｎＸ２ｎに２分割可能な２ｎＸ４Ｈ
の１次スイッチ回路、１’ −２Ｎ／／ｎｏ ａ ｍ・
２Ｎ８２Ｎの３段スイッチの構成のため追加した１次ス
イッチ回路、２，２’、２Ａ・・・・２次スイッチ、２
−１〜２−２ｎ・・・・ＮＡＸＮ／ｒＬの２次スイッチ
回路、２’４ｎ・・・・２ＮＸ２Ｎの３段スイッチの構
成のため追加した２次スイッチ回路、３．３’、３Ａ・
・・・３次スイッチ、３−１〜３−ＮＡ ・・・・２ｎ
Ｘｎに２分割可Ｑ’ｒＨす４ｎ ｘ ２ｎ （Ｄ ３
次スイツｆ 回路、３＋ ２Ｎ７ｎ・φ・・２ＮＸ２
Ｎの３段スイッチの＋、゛１成のため追加した３次スイ
ッチ回路。 特Ｆ［出願人 日本１ｕ気珠式会社
例を説明するだめのＮＸＮの３段スイッチの構成を説明
する回路図、第２図は本発明の拡張後の２Ｎ８２Ｎの３
段スイッチの構成を説明する回路図、第３図は従来のＮ
×Ｎの３段スイッチの構成を説明する回路図、第４図は
従来の２Ｎ Ｘ２Ｎの３段スイッチの構成を説明する回
路図である。 １．１’、ＩＡ ・・・＠ １次スイッチ、１−１〜
１−／ｎ ・・・・ｎＸ２ｎに２分割可能な２ｎＸ４Ｈ
の１次スイッチ回路、１’ −２Ｎ／／ｎｏ ａ ｍ・
２Ｎ８２Ｎの３段スイッチの構成のため追加した１次ス
イッチ回路、２，２’、２Ａ・・・・２次スイッチ、２
−１〜２−２ｎ・・・・ＮＡＸＮ／ｒＬの２次スイッチ
回路、２’４ｎ・・・・２ＮＸ２Ｎの３段スイッチの構
成のため追加した２次スイッチ回路、３．３’、３Ａ・
・・・３次スイッチ、３−１〜３−ＮＡ ・・・・２ｎ
Ｘｎに２分割可Ｑ’ｒＨす４ｎ ｘ ２ｎ （Ｄ ３
次スイツｆ 回路、３＋ ２Ｎ７ｎ・φ・・２ＮＸ２
Ｎの３段スイッチの＋、゛１成のため追加した３次スイ
ッチ回路。 特Ｆ［出願人 日本１ｕ気珠式会社
Claims (1)
- ｎの入力数と２ｎの出力数とを有するＮ／ｎ個の１次ス
イッチ回路からなる１次スイッチと、Ｎ／ｎの入力数と
Ｎ／ｎの出力数とを有する２ｎ個の２次スイッチ回路か
らなる２次スイッチと、２ｎの入力数とｎの出力数とを
有する３次スイッチ回路からなる３次スイッチとから構
成され、かつ前記２ｎ個の２次スイッチ内の１個を冗長
系として用いるＮの入力数とＮの出力数とを有するＮ×
Ｎの３段スイッチを２Ｎ×２Ｎの３段スイッチに拡張す
る場合、前記１次スイッチは２ｎの入力数と４ｎの出力
数とを有するＮ／２ｎ個のスイッチを２分割し、前記３
次スイッチは４ｎの入力数と２ｎの出力数とを有するＮ
／２ｎ個のスイッチを２分割させてＮ×Ｎの３段スイッ
チを構成し、前記１次スイッチおよび３次スイッチの２
分割の解除、２ｎの入力数と４ｎの出力数とを有するＮ
／２ｎ個の１次スイッチ回路からなる１次スイッチの追
加、Ｎ／ｎの入力数とＮＡの出力数とを有する２ｎ個の
２次スイッチ回路からなる２次スイッチの追加、４ｎの
入力数と２ｎの出力数とを有するＮ／２ｎ個の３次スイ
ッチ回路からなる３次スイッチの追加、１次スイッチと
２次スイッチとの間の相互接続および２次スイッチと３
次スイッチとの間の相互接続により２Ｎ×２Ｎの３段ス
イッチに拡張することを特徴とした３段スイッチの拡張
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63247455A JP2745566B2 (ja) | 1988-10-03 | 1988-10-03 | ３段スイッチの拡張方法 |
| US07/416,260 US5032837A (en) | 1988-10-03 | 1989-10-03 | Method for expanding N×N three-stage switching network to 2N×2N three-stage switching network |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63247455A JP2745566B2 (ja) | 1988-10-03 | 1988-10-03 | ３段スイッチの拡張方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0296495A true JPH0296495A (ja) | 1990-04-09 |
| JP2745566B2 JP2745566B2 (ja) | 1998-04-28 |
Family
ID=17163703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63247455A Expired - Lifetime JP2745566B2 (ja) | 1988-10-03 | 1988-10-03 | ３段スイッチの拡張方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5032837A (ja) |
| JP (1) | JP2745566B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334485A (ja) * | 1993-05-19 | 1994-12-02 | Nec Corp | ３段スイッチ装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2659819B1 (fr) * | 1990-03-14 | 1992-05-29 | Alcatel Nv | Reseau de commutation a trajets multiples et a autoacheminement pour la commutation de cellules a multiplexage temporel asynchrone. |
| US5276445A (en) * | 1990-11-30 | 1994-01-04 | Sony Corporation | Polling control system for switching units in a plural stage switching matrix |
| LU87975A1 (de) * | 1991-03-14 | 1992-04-15 | Siemens Ag | Zweistufige,zumindest gedoppelte atm-umkehr-koppelanordnung mit(2nx2n)-koppelvielfachen |
| US5519694A (en) * | 1994-02-04 | 1996-05-21 | Massachusetts Institute Of Technology | Construction of hierarchical networks through extension |
| US6087958A (en) * | 1997-07-14 | 2000-07-11 | Arzt; Lawrence J. | Multi-stage routing switchers with sequential and non-repetitive distributive circuit interconnections |
| US6970458B1 (en) * | 1998-08-18 | 2005-11-29 | Lg Information & Communications, Ltd. | Method of increasing switch capacity |
| FR2789538B1 (fr) * | 1999-02-04 | 2001-03-30 | Cit Alcatel | Modules de commutation, matrice de commutation comportant de tels modules, et reseau de commutation modulaire non bloquant comportant une telle matrice |
| US6653929B1 (en) * | 1999-12-27 | 2003-11-25 | Alcatel Usa Sourcing, L. P. | Method of determining network paths in a three stage switching matrix |
| US6542655B1 (en) * | 2000-08-31 | 2003-04-01 | Lucent Technologies Inc. | N×N crossconnect switch using wavelength routers and space switches |
| US7342922B1 (en) * | 2001-06-18 | 2008-03-11 | Cisco Technology, Inc. | Multi-stage switching for networks |
| DE102013019643A1 (de) * | 2013-11-22 | 2015-05-28 | Siemens Aktiengesellschaft | Zweistufiger Kreuzschienenverteiler und Verfahren zum Betrieb |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4394541A (en) * | 1981-01-02 | 1983-07-19 | Seiden Lewis J | Three stage minimum configuration conditionally non-blocking matrix |
| US4400627A (en) * | 1981-05-04 | 1983-08-23 | Bell Telephone Laboratories, Incorporated | Telephone switching network |
| US4417245A (en) * | 1981-09-02 | 1983-11-22 | International Business Machines Corp. | Digital space division exchange |
| US4807280A (en) * | 1987-09-18 | 1989-02-21 | Pacific Bell | Cross-connect switch |
-
1988
- 1988-10-03 JP JP63247455A patent/JP2745566B2/ja not_active Expired - Lifetime
-
1989
- 1989-10-03 US US07/416,260 patent/US5032837A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334485A (ja) * | 1993-05-19 | 1994-12-02 | Nec Corp | ３段スイッチ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2745566B2 (ja) | 1998-04-28 |
| US5032837A (en) | 1991-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0296495A (ja) | ３段スイッチの拡張方法 | |
| WO1987001485A1 (en) | A data processing device | |
| WO2002079990A3 (en) | Apparatus and methods for fault-tolerant computing using a switching fabric | |
| JPH0221017B2 (ja) | ||
| IE67126B1 (en) | Method for expanding a normal three-stage switching array | |
| WO2022179105A1 (zh) | 一种多路服务器及多路服务器信号互联系统 | |
| WO2004001987A3 (en) | Broadcast router configured for alternately receiving multiple or redundant reference inputs | |
| JPS62100854A (ja) | ホスト・端末間通信方式 | |
| JPH0227855A (ja) | 予備ユニット切替制御方式 | |
| JPS61156363A (ja) | デ−タ処理装置 | |
| CN115714715A (zh) | 基于多种开源组件构建核酸检测系统双活架构的方法及系统 | |
| JP2586170B2 (ja) | 冗長化３段スイッチ制御方式 | |
| JPH02123455A (ja) | マルチプロセッサシステムの再構成方法 | |
| JPH04117569A (ja) | 論理回路シミュレーション方式 | |
| JPH1091300A (ja) | マウスの接続制御装置 | |
| JPH0363829A (ja) | 外部出力装置の自動切替方式 | |
| JP3113856B2 (ja) | Ａｔｍスイッチ | |
| JPH03502842A (ja) | スイッチングシステム | |
| JPH0485796A (ja) | シフトパス制御回路 | |
| JPH02213250A (ja) | スイッチの経路設定方式 | |
| JPH04351079A (ja) | ディジタル信号切替器 | |
| JPH01314060A (ja) | 音声会議システム | |
| JPS59163922A (ja) | Ｎ対２伝送路切替スイツチ | |
| JPH10283083A (ja) | 入出力切換方法 | |
| JPH0821279B2 (ja) | ３段スイッチ装置 |