JP2001069104A - Ｓｏｎｅｔに任意の信号をマッピングする方法 - Google Patents
Ｓｏｎｅｔに任意の信号をマッピングする方法Info
- Publication number
- JP2001069104A JP2001069104A JP2000204447A JP2000204447A JP2001069104A JP 2001069104 A JP2001069104 A JP 2001069104A JP 2000204447 A JP2000204447 A JP 2000204447A JP 2000204447 A JP2000204447 A JP 2000204447A JP 2001069104 A JP2001069104 A JP 2001069104A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- clock
- rate
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1629—Format building algorithm
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】連続フォーマットの信号をＳＯＮＥＴネットワ
ークのトリビュタリとしてトランスペアレントに搬送す
る。 【解決手段】シンクロナイザ／デシンクロナイザは、任
意のレートの連続フォーマットの信号を、ビットを変化
させずジッタとワンダを殆ど加えずに、ＳＯＮＥＴフレ
ームのような事前選択された単一の共通レートのフレー
ム内にマッピングする。各フレームは、伝送オーバヘッ
ド（ＴＯＨ）・ビットおよび剰余固定スタッフ・ビット
を含む一定の数の固定スタッフ・ビットを含む。フレー
ムは、また、任意のレートと共通のレートとの位相差に
起因する調整可能な数の適応スタッフ・ビットを含む。
マッピング機能がＳＯＮＥＴ伝送シェルフのトリビュタ
リ・ユニット・シェルフにおいて実行され、逆マッピン
グ機能がＳＯＮＥＴコネクションの遠端において類似の
方法で実行される。スタッフ・ビットは、フレーム内に
均一に拡散される。
ークのトリビュタリとしてトランスペアレントに搬送す
る。 【解決手段】シンクロナイザ／デシンクロナイザは、任
意のレートの連続フォーマットの信号を、ビットを変化
させずジッタとワンダを殆ど加えずに、ＳＯＮＥＴフレ
ームのような事前選択された単一の共通レートのフレー
ム内にマッピングする。各フレームは、伝送オーバヘッ
ド（ＴＯＨ）・ビットおよび剰余固定スタッフ・ビット
を含む一定の数の固定スタッフ・ビットを含む。フレー
ムは、また、任意のレートと共通のレートとの位相差に
起因する調整可能な数の適応スタッフ・ビットを含む。
マッピング機能がＳＯＮＥＴ伝送シェルフのトリビュタ
リ・ユニット・シェルフにおいて実行され、逆マッピン
グ機能がＳＯＮＥＴコネクションの遠端において類似の
方法で実行される。スタッフ・ビットは、フレーム内に
均一に拡散される。
Description
【０００１】
【発明の属する技術分野】本発明は、連続フォーマット
を有するデータ信号のトランスペアレントな（透過性
の）伝送を対象とし、詳細には、任意の連続信号をＳＯ
ＮＥＴフレーム内にマッピングする方法を対象とする。
を有するデータ信号のトランスペアレントな（透過性
の）伝送を対象とし、詳細には、任意の連続信号をＳＯ
ＮＥＴフレーム内にマッピングする方法を対象とする。
【０００２】
【従来の技術】顧客が要求するサービスを迅速に提供す
ることは、ネットワークの重要な機能である。そのよう
なサービスのビット・レートのレンジは大きくなる可能
性があり、実際に、ネットワーク装置が導入されるとき
にサービスとそのビット・レートが定義されないことも
ある。したがって、任意のビット・レートのサービスを
迅速に提供することは重要な機能である。
ることは、ネットワークの重要な機能である。そのよう
なサービスのビット・レートのレンジは大きくなる可能
性があり、実際に、ネットワーク装置が導入されるとき
にサービスとそのビット・レートが定義されないことも
ある。したがって、任意のビット・レートのサービスを
迅速に提供することは重要な機能である。
【０００３】データの伝送フォーマットは、ＳＯＮＥＴ
やその他の連続フォーマットとバースト・フォーマット
とに分けることができる。バースト・フォーマットには
連続クロックがなく、そのような信号の送信には、バー
スト間に所定の位相関係を必要としない。一方、連続フ
ォーマットのクロックの位相は、通常状態で連続性を有
し、クロックの周波数が制限される。そのような制限の
例は、±２０ｐｐｍ（ビット・レートのｐｐｍ(parts p
er million)）と±１００ｐｐｍである。
やその他の連続フォーマットとバースト・フォーマット
とに分けることができる。バースト・フォーマットには
連続クロックがなく、そのような信号の送信には、バー
スト間に所定の位相関係を必要としない。一方、連続フ
ォーマットのクロックの位相は、通常状態で連続性を有
し、クロックの周波数が制限される。そのような制限の
例は、±２０ｐｐｍ（ビット・レートのｐｐｍ(parts p
er million)）と±１００ｐｐｍである。
【０００４】光ファイバ・ネットワークにおける主流の
信号フォーマットは、北アメリカでは同期規格ＳＯＮＥ
Ｔに従い、その他の地域ではＳＤＨに従う。本明細書で
は、ＳＯＮＥＴは、ＳＤＨを含むように定義される。Ｓ
ＯＮＥＴは、信号の多重化、追加（ａｄｄｉｎｇ）およ
び引き込み（ｄｒｏｐ）、ならびに一般伝送を可能にす
る。サービスに関して、ＳＯＮＥＴネットワークによっ
て容易に伝送することができることは、ネットワーク提
供者が導入されたＳＯＮＥＴ適合装置の大きな基盤を利
用できるようにするという点で重要な特性である。
信号フォーマットは、北アメリカでは同期規格ＳＯＮＥ
Ｔに従い、その他の地域ではＳＤＨに従う。本明細書で
は、ＳＯＮＥＴは、ＳＤＨを含むように定義される。Ｓ
ＯＮＥＴは、信号の多重化、追加（ａｄｄｉｎｇ）およ
び引き込み（ｄｒｏｐ）、ならびに一般伝送を可能にす
る。サービスに関して、ＳＯＮＥＴネットワークによっ
て容易に伝送することができることは、ネットワーク提
供者が導入されたＳＯＮＥＴ適合装置の大きな基盤を利
用できるようにするという点で重要な特性である。
【０００５】ＳＯＮＥＴは、ＡＴＭ、ＳＭＤＳ、フレー
ム・リレー、Ｔ１、Ｅ１などの伝送サービスを提供する
ことができる物理的な搬送技術である。また、ＳＯＮＥ
Ｔの運用、管理、保守および設備提供(provisioning)
（ＯＡＭ＆Ｐ）機能は、バック・ツー・バック多重化の
量を少なくすることができ、さらに重要なことに、ネッ
トワーク提供者が、ネットワークの運営コストを削減す
ることができる。
ム・リレー、Ｔ１、Ｅ１などの伝送サービスを提供する
ことができる物理的な搬送技術である。また、ＳＯＮＥ
Ｔの運用、管理、保守および設備提供(provisioning)
（ＯＡＭ＆Ｐ）機能は、バック・ツー・バック多重化の
量を少なくすることができ、さらに重要なことに、ネッ
トワーク提供者が、ネットワークの運営コストを削減す
ることができる。
【０００６】ＳＯＮＥＴ規格ＡＮＳＩ Ｔ１．１０５と
Ｂｅｌｌｃｏｒｅ ＧＲ−２５３−ＣＯＲＥは、物理イ
ンタフェース、光信号キャリア（ＯＣ）として知られる
光学回線速度、フレーム・フォーマット、およびＯＡＭ
＆Ｐプロトコルを定義する。ＳＯＮＥＴネットワークの
周辺部において光学的／電気的変換が行われ、そこで、
光信号が、光信号の等価物である同期伝送信号（ＳＴ
Ｓ）と呼ばれる標準電気フォーマットに変換される。す
なわち、ＳＴＳ信号は、搬送するＳＴＳにしたがって定
義された各光キャリアによって搬送される。したがっ
て、信号ＳＴＳ−１９２は、光信号ＯＣ−１９２によっ
て搬送される。
Ｂｅｌｌｃｏｒｅ ＧＲ−２５３−ＣＯＲＥは、物理イ
ンタフェース、光信号キャリア（ＯＣ）として知られる
光学回線速度、フレーム・フォーマット、およびＯＡＭ
＆Ｐプロトコルを定義する。ＳＯＮＥＴネットワークの
周辺部において光学的／電気的変換が行われ、そこで、
光信号が、光信号の等価物である同期伝送信号（ＳＴ
Ｓ）と呼ばれる標準電気フォーマットに変換される。す
なわち、ＳＴＳ信号は、搬送するＳＴＳにしたがって定
義された各光キャリアによって搬送される。したがっ
て、信号ＳＴＳ−１９２は、光信号ＯＣ−１９２によっ
て搬送される。
【０００７】ＳＴＳ−１フレームは、９０列×９行のバ
イトからなり、フレーム長は、１２５マイクロ秒であ
る。フレームは、３列×９行のバイトを占める伝送オー
バヘッド（ＴＯＨ）と、８７列×９行のバイトを占める
同期ペイロード・エンベロープ（ＳＰＥ）とを含む。Ｓ
ＰＥの第１列は、パス・オーバヘッド・バイトで占めら
れる。
イトからなり、フレーム長は、１２５マイクロ秒であ
る。フレームは、３列×９行のバイトを占める伝送オー
バヘッド（ＴＯＨ）と、８７列×９行のバイトを占める
同期ペイロード・エンベロープ（ＳＰＥ）とを含む。Ｓ
ＰＥの第１列は、パス・オーバヘッド・バイトで占めら
れる。
【０００８】したがって、ＳＴＳ−１は、５１．８４０
Ｍｂ／秒のビット・レートを有する。低い方のレート
は、ＳＴＳ−１のサブセットであり、ＤＳ３より低いレ
ートで伝送するかもしれない仮想トリビュタリ（ＶＴ）
として知られる。高い方のレートＳＴＳ−Ｎは、ＳＯＮ
ＥＴ追加／引き込み・マルチプレクサを使用して低い方
のレートのトリビュタリ（ｔｒｉｂｕｔａｒｙ，支流）
を多重化することによって構成される。ここで、Ｎ＝
１，３，１２，．．．１９２またはそれ以上である。信
号ＳＴＳ−Ｎは、Ｎ個のＳＴＳ−１信号をインターリー
ブすることによって得られる。たとえば、ＳＴＳ−１９
２は、それぞれ別々に見え、エンベロープ内に別々に並
べられた１９２個のＳＴＳ−１トリビュタリからなる。
個々のトリビュタリは、それぞれ異なる宛先を有する異
なるペイロードを搬送することができる。
Ｍｂ／秒のビット・レートを有する。低い方のレート
は、ＳＴＳ−１のサブセットであり、ＤＳ３より低いレ
ートで伝送するかもしれない仮想トリビュタリ（ＶＴ）
として知られる。高い方のレートＳＴＳ−Ｎは、ＳＯＮ
ＥＴ追加／引き込み・マルチプレクサを使用して低い方
のレートのトリビュタリ（ｔｒｉｂｕｔａｒｙ，支流）
を多重化することによって構成される。ここで、Ｎ＝
１，３，１２，．．．１９２またはそれ以上である。信
号ＳＴＳ−Ｎは、Ｎ個のＳＴＳ−１信号をインターリー
ブすることによって得られる。たとえば、ＳＴＳ−１９
２は、それぞれ別々に見え、エンベロープ内に別々に並
べられた１９２個のＳＴＳ−１トリビュタリからなる。
個々のトリビュタリは、それぞれ異なる宛先を有する異
なるペイロードを搬送することができる。
【０００９】ＳＴＳ−Ｎは、個々のトリビュタリの全部
でＮ個のＴＯＨからなるＴＯＨと、トリビュタリの全部
でＮ個のＳＰＥからなりそれぞれ自分のＰＯＨ(パス・
オーバヘッド)を有するＳＰＥとを有する。
でＮ個のＴＯＨからなるＴＯＨと、トリビュタリの全部
でＮ個のＳＰＥからなりそれぞれ自分のＰＯＨ(パス・
オーバヘッド)を有するＳＰＥとを有する。
【００１０】より高い速度で動作するいくつかのサービ
スは、ＳＴＳ−Ｎｃ信号（連結（concatenation）の
ｃ）で送信される。ＳＴＳ−Ｎｃ信号内にＳＴＳ−１が
一緒に維持される。ＳＴＳ−Ｎｃ信号のエンベロープ全
体は、Ｎ個の別々のエントリとしてではなく単一のエン
トリとして経路指定され、多重化され、伝送される。Ｎ
の構成要素のためのＴＯＨとＳＰＥの始まりとは、すべ
ての構成要素が同じソースによって生成されるため、同
じくロックにすべて合わされる。連続する信号における
最初のＳＴＳ−１は、ＳＴＳ−Ｎｃに必要とされる１組
のＰＯＨを搬送する。
スは、ＳＴＳ−Ｎｃ信号（連結（concatenation）の
ｃ）で送信される。ＳＴＳ−Ｎｃ信号内にＳＴＳ−１が
一緒に維持される。ＳＴＳ−Ｎｃ信号のエンベロープ全
体は、Ｎ個の別々のエントリとしてではなく単一のエン
トリとして経路指定され、多重化され、伝送される。Ｎ
の構成要素のためのＴＯＨとＳＰＥの始まりとは、すべ
ての構成要素が同じソースによって生成されるため、同
じくロックにすべて合わされる。連続する信号における
最初のＳＴＳ−１は、ＳＴＳ−Ｎｃに必要とされる１組
のＰＯＨを搬送する。
【００１１】あるレートまたはフォーマットを別のレー
トまたはフォーマットにマッピングする方法は周知であ
る。Ｂｅｌｌｃｏｒｅ ＴＲ−０２５３は、ＳＯＮＥＴ
への共通非同期伝送フォーマット（ＤＳ０、ＤＳ１、Ｄ
Ｓ２、ＤＳ３など）の標準的なマッピングについて詳細
に説明している。これと類似のマッピングが、ＳＤＨへ
のＥＴＳＩ階層マッピングのために定義される。光伝送
装置は、ある独自のフォーマットを別のフォーマットに
マッピングした。たとえば、ＦＤ−５６５は、標準フォ
ーマットＤＳ３だけでなくＮｏｒｔｅｌの独自フォーマ
ットＦＤ−１３５を搬送することができる。
トまたはフォーマットにマッピングする方法は周知であ
る。Ｂｅｌｌｃｏｒｅ ＴＲ−０２５３は、ＳＯＮＥＴ
への共通非同期伝送フォーマット（ＤＳ０、ＤＳ１、Ｄ
Ｓ２、ＤＳ３など）の標準的なマッピングについて詳細
に説明している。これと類似のマッピングが、ＳＤＨへ
のＥＴＳＩ階層マッピングのために定義される。光伝送
装置は、ある独自のフォーマットを別のフォーマットに
マッピングした。たとえば、ＦＤ−５６５は、標準フォ
ーマットＤＳ３だけでなくＮｏｒｔｅｌの独自フォーマ
ットＦＤ−１３５を搬送することができる。
【００１２】しかしながら、標準または独自の機構は、
フォーマットに固有のハードウェアにより、きわめて特
有の組の信号の伝送を可能にする。そのようなマッピン
グ方法を使用して、標準と大きく異なるレートをマッピ
ングすることはできない。さらに、そのようなマッピン
グはそれぞれ、特定のフォーマットと特定のビット・レ
ートに関して、たとえば±２０ｐｐｍの許容範囲で正確
に調整される。信号は、たとえばＤＳ３と１％でも異な
るビット・レートを有する場合は、ＳＯＮＥＴ内で伝送
することができない。さらに、各種の信号のマッピング
を行うためには、一般に、異なるハードウェア・ユニッ
トが必要である。
フォーマットに固有のハードウェアにより、きわめて特
有の組の信号の伝送を可能にする。そのようなマッピン
グ方法を使用して、標準と大きく異なるレートをマッピ
ングすることはできない。さらに、そのようなマッピン
グはそれぞれ、特定のフォーマットと特定のビット・レ
ートに関して、たとえば±２０ｐｐｍの許容範囲で正確
に調整される。信号は、たとえばＤＳ３と１％でも異な
るビット・レートを有する場合は、ＳＯＮＥＴ内で伝送
することができない。さらに、各種の信号のマッピング
を行うためには、一般に、異なるハードウェア・ユニッ
トが必要である。
【００１３】前述の問題の解決策は、任意の連続信号に
「ラッパ(wrapper)」を加えることである。得られる信
号のレートは、ラップされる（包まれる）信号の関数で
ある。すなわち、レートＸの信号に１Ｍｂ／秒のラッパ
が加えられると、レートＸ＋１Ｍｂ／秒を有するフォー
マットが生成される。この変化は、Ｘの割合を高める。
たとえば、共通の伝送路符号化８Ｂ／１０Ｂは、Ｘの１
１２．５％のレートを有するフォーマットを作成する。
したがって、「ラッパ」法は、任意の入力に対し事前に
定義された一定ビット・レートを有するフォーマットを
生成しない。一般に、得られた信号は、時分割多重化し
て高速ネットワーク上で伝送することができない。
「ラッパ(wrapper)」を加えることである。得られる信
号のレートは、ラップされる（包まれる）信号の関数で
ある。すなわち、レートＸの信号に１Ｍｂ／秒のラッパ
が加えられると、レートＸ＋１Ｍｂ／秒を有するフォー
マットが生成される。この変化は、Ｘの割合を高める。
たとえば、共通の伝送路符号化８Ｂ／１０Ｂは、Ｘの１
１２．５％のレートを有するフォーマットを作成する。
したがって、「ラッパ」法は、任意の入力に対し事前に
定義された一定ビット・レートを有するフォーマットを
生成しない。一般に、得られた信号は、時分割多重化し
て高速ネットワーク上で伝送することができない。
【００１４】
【発明が解決しようとする課題】米国特許第５，７８
４，５９４号（Ｂｅａｔｔｙ）は、任意の信号が、必要
な数のフレームにマッピングされ、残りのフレームが空
のままにされる「ＴＤＭラッパ」フォーマットを提案し
ている。しかしながら、この方法は、ビットを送る適切
なタイムスロットを待っている間ビットを保持するため
に変換方向ごとにきわめて大きいメモリを必要とする。
その結果、このフォーマットは、高速の信号で実現する
ためにはコストがかかる。
４，５９４号（Ｂｅａｔｔｙ）は、任意の信号が、必要
な数のフレームにマッピングされ、残りのフレームが空
のままにされる「ＴＤＭラッパ」フォーマットを提案し
ている。しかしながら、この方法は、ビットを送る適切
なタイムスロットを待っている間ビットを保持するため
に変換方向ごとにきわめて大きいメモリを必要とする。
その結果、このフォーマットは、高速の信号で実現する
ためにはコストがかかる。
【００１５】パケットまたはセル・ベースのフォーマッ
トは、任意の入力ストリームをＳＯＮＥＴとＳＤＨにマ
ッピングする。これらの方法は、パケット・システムに
は適しているが、「１つのサイズがすべてに合う」マッ
ピング方法が使用されるため、ほとんどの連続信号フォ
ーマットのジッタ要件やワンダ要件を満たさない。入力
信号のクロック位相情報は、そのような方法において完
全に削除され、したがって送信することができない。
トは、任意の入力ストリームをＳＯＮＥＴとＳＤＨにマ
ッピングする。これらの方法は、パケット・システムに
は適しているが、「１つのサイズがすべてに合う」マッ
ピング方法が使用されるため、ほとんどの連続信号フォ
ーマットのジッタ要件やワンダ要件を満たさない。入力
信号のクロック位相情報は、そのような方法において完
全に削除され、したがって送信することができない。
【００１６】米国特許出願第０９／３０７８１２号（Ｓ
ｏｌｈｅｉｍらによる１９９９年５月１０日に出願され
Ｎｏｒｔｅｌ Ｎｅｔｗｏｒｋｓ Ｃｏｒｐｏｒａｔｉ
ｏｎに譲渡された「Protocol Independent sub-rate de
vice」と題する出願）は、異なるタイプのクライアント
（ＩＰ、ＡＴＭ、ＳＯＮＥＴ、イーサネット（登録商
標）など）に一緒に伝送する方法を開示している。前記
出願は、任意のレートおよびフォーマットの低速（サブ
レート）チャネルを単一の高速チャネルに時分割多重化
し、次にそのチャネルをシステムの遠端において多重分
離する方法を開示している。任意の所与のサブレート・
チャネルに割り当てられた帯域幅部分を、ハードウェア
やソフトウェアに変更を加えることなく提供することが
できる。これにより、キャリアによるそのようなサービ
スの提供がきわめて容易になり高速化する。新しいプロ
トコルによるトリビュタリにも対処することができ、そ
のような新しいプロトコルのサポートのための送出が大
幅に高速化される。
ｏｌｈｅｉｍらによる１９９９年５月１０日に出願され
Ｎｏｒｔｅｌ Ｎｅｔｗｏｒｋｓ Ｃｏｒｐｏｒａｔｉ
ｏｎに譲渡された「Protocol Independent sub-rate de
vice」と題する出願）は、異なるタイプのクライアント
（ＩＰ、ＡＴＭ、ＳＯＮＥＴ、イーサネット（登録商
標）など）に一緒に伝送する方法を開示している。前記
出願は、任意のレートおよびフォーマットの低速（サブ
レート）チャネルを単一の高速チャネルに時分割多重化
し、次にそのチャネルをシステムの遠端において多重分
離する方法を開示している。任意の所与のサブレート・
チャネルに割り当てられた帯域幅部分を、ハードウェア
やソフトウェアに変更を加えることなく提供することが
できる。これにより、キャリアによるそのようなサービ
スの提供がきわめて容易になり高速化する。新しいプロ
トコルによるトリビュタリにも対処することができ、そ
のような新しいプロトコルのサポートのための送出が大
幅に高速化される。
【００１７】低タイミング・ジッタかつ低コストで信号
を復元できるように任意の信号をＳＯＮＥＴにマッピン
グする効率的な方法および装置の必要性が残っている。
を復元できるように任意の信号をＳＯＮＥＴにマッピン
グする効率的な方法および装置の必要性が残っている。
【００１８】
【課題を解決するための手段】本発明の目的は、連続フ
ォーマットを有する任意の信号をＳＯＮＥＴフレーム内
にマッピングすることである。これにより、ＳＯＮＥＴ
ネットワーク内で規格に合う任意のフォーマットをトラ
ンスペアレントに伝送することができる。
ォーマットを有する任意の信号をＳＯＮＥＴフレーム内
にマッピングすることである。これにより、ＳＯＮＥＴ
ネットワーク内で規格に合う任意のフォーマットをトラ
ンスペアレントに伝送することができる。
【００１９】したがって、本発明は、任意のレートＲ１
の連続ディジタル信号をトランスペアレントなトリビュ
タリとして同期ネットワークを介して送信し、連続信号
の任意のレートＲ１よりも高いレートＲの固定長コンテ
ナ信号を選択し、送信サイトにおいて、連続信号のビッ
トをコンテナ信号のフレームの有効タイムスロットに分
散させ、フレームに均一に分散された無効タイムスロッ
トにスタッフ・ビットを提供する方法を含む。
の連続ディジタル信号をトランスペアレントなトリビュ
タリとして同期ネットワークを介して送信し、連続信号
の任意のレートＲ１よりも高いレートＲの固定長コンテ
ナ信号を選択し、送信サイトにおいて、連続信号のビッ
トをコンテナ信号のフレームの有効タイムスロットに分
散させ、フレームに均一に分散された無効タイムスロッ
トにスタッフ・ビットを提供する方法を含む。
【００２０】本発明は、さらに、同期ネットワークを介
してトランスペアレントなトリビュタリ信号として伝送
するために任意のレートの連続フォーマットの信号をマ
ッピングするために、連続フォーマットの信号を受け取
って、データ・ビットのストリームと任意のレートを示
すデータ・クロックとを復元するデータ・リカバリ・ユ
ニットと、データ・ビットのストリームを受け取り、任
意のレートとトリビュタリのフレームのレートとの位相
差を決定し、制御関数βを生成するレシーバ・バッファ
・ユニットと、レシーバ・バッファ・ユニットからマッ
ピング・クロック・レートでデータ・ビットのストリー
ムを取り出し、スタッフ・ビットとデータ・ビットのカ
ウントを、制御関数βに従ってブロック・クロック・レ
ートでフレーム内に均一に分散させるマッピング・ユニ
ットとを含むシンクロナイザを含む。
してトランスペアレントなトリビュタリ信号として伝送
するために任意のレートの連続フォーマットの信号をマ
ッピングするために、連続フォーマットの信号を受け取
って、データ・ビットのストリームと任意のレートを示
すデータ・クロックとを復元するデータ・リカバリ・ユ
ニットと、データ・ビットのストリームを受け取り、任
意のレートとトリビュタリのフレームのレートとの位相
差を決定し、制御関数βを生成するレシーバ・バッファ
・ユニットと、レシーバ・バッファ・ユニットからマッ
ピング・クロック・レートでデータ・ビットのストリー
ムを取り出し、スタッフ・ビットとデータ・ビットのカ
ウントを、制御関数βに従ってブロック・クロック・レ
ートでフレーム内に均一に分散させるマッピング・ユニ
ットとを含むシンクロナイザを含む。
【００２１】本発明のもう１つの態様によれば、同期ネ
ットワークを介してトランスペアレントなトリビュタリ
信号として受け取った任意のレートの連続フォーマット
の信号を逆マッピングするために、ブロック・クロック
・レートでトリビュタリのフレームを受け取り、制御関
数βを受け取り、データ・ビットのストリームをマッピ
ング・クロック・レートで取り出す一方、制御関数βに
従ってスタッフ・ビットを除外する逆マッピング・ユニ
ットと、データ・ビットを受け取り、任意のレートとフ
レームのレートとの位相差を決定するトランスミッタ・
バッファ・ユニットと、データ・ビットを受け取り、位
相差によって制御されたデータ・レートで連続フォーマ
ットの信号を送信するデータ送信ユニットとを含むデシ
ンクロナイザを提供する。
ットワークを介してトランスペアレントなトリビュタリ
信号として受け取った任意のレートの連続フォーマット
の信号を逆マッピングするために、ブロック・クロック
・レートでトリビュタリのフレームを受け取り、制御関
数βを受け取り、データ・ビットのストリームをマッピ
ング・クロック・レートで取り出す一方、制御関数βに
従ってスタッフ・ビットを除外する逆マッピング・ユニ
ットと、データ・ビットを受け取り、任意のレートとフ
レームのレートとの位相差を決定するトランスミッタ・
バッファ・ユニットと、データ・ビットを受け取り、位
相差によって制御されたデータ・レートで連続フォーマ
ットの信号を送信するデータ送信ユニットとを含むデシ
ンクロナイザを提供する。
【００２２】本発明によるマッピングの方法は、同じ形
式または異なる形式のトリビュタリをトランスペアレン
トに伝送するためにＳＯＮＥＴなどの一般的な技術を使
用可能にするため、有利である。この新規のマッピング
を使用することによって、ビットを変化させることなく
ほとんどのすべての連続フォーマットを伝送することが
できる。本発明のもう１つの利点は、この方法によって
加えられるジッタまたはワンダが最小であることであ
る。
式または異なる形式のトリビュタリをトランスペアレン
トに伝送するためにＳＯＮＥＴなどの一般的な技術を使
用可能にするため、有利である。この新規のマッピング
を使用することによって、ビットを変化させることなく
ほとんどのすべての連続フォーマットを伝送することが
できる。本発明のもう１つの利点は、この方法によって
加えられるジッタまたはワンダが最小であることであ
る。
【００２３】本発明によるシンクロナイザ／デシンクロ
ナイザは、ジッタの許容と生成の仕様が、ユニット内に
設計されたきわめて収容力の高いレンジに適合する限
り、設計時にフォーマットが分かっていない信号を処理
する。これは、トリビュタリ・ソフトウェアによって実
行中にデザインされる独特なマッピングであり、遠端に
ある対応するトリビュタリにチャンネル内で送られる。
ナイザは、ジッタの許容と生成の仕様が、ユニット内に
設計されたきわめて収容力の高いレンジに適合する限
り、設計時にフォーマットが分かっていない信号を処理
する。これは、トリビュタリ・ソフトウェアによって実
行中にデザインされる独特なマッピングであり、遠端に
ある対応するトリビュタリにチャンネル内で送られる。
【００２４】本発明の以上その他の目的、特徴および利
点は、添付図面に示したような好ましい実施形態に関す
る以下のより特定的な説明から明らかになるであろう。
点は、添付図面に示したような好ましい実施形態に関す
る以下のより特定的な説明から明らかになるであろう。
【００２５】
【発明の実施の形態】本発明によるマッピング・システ
ムは、指定された最大容量以下の一定回線速度を有する
ディジタル信号を、提供されたサイズのＳＯＮＥＴエン
ベロープ内にマッピングする。ＳＯＮＥＴ伝送シェルフ
のトリビュタリ・ユニットでマッピング機能を実行する
ことができ、ＳＯＮＥＴコネクションの遠端にある類似
のユニットで逆マッピング機能（デマッピングとも呼ば
れる）を実行することができる。
ムは、指定された最大容量以下の一定回線速度を有する
ディジタル信号を、提供されたサイズのＳＯＮＥＴエン
ベロープ内にマッピングする。ＳＯＮＥＴ伝送シェルフ
のトリビュタリ・ユニットでマッピング機能を実行する
ことができ、ＳＯＮＥＴコネクションの遠端にある類似
のユニットで逆マッピング機能（デマッピングとも呼ば
れる）を実行することができる。
【００２６】図１Ａは、ＳＯＮＥＴネットワーク上で複
数のサービスをトランスペアレントに伝送する本発明に
よるマッピング・システムを備えた例示的な伝送システ
ムのブロック図を示す。簡略化するため、この図では、
矢印で示したような単一方向の伝送だけを示す。
数のサービスをトランスペアレントに伝送する本発明に
よるマッピング・システムを備えた例示的な伝送システ
ムのブロック図を示す。簡略化するため、この図では、
矢印で示したような単一方向の伝送だけを示す。
【００２７】信号Ｓ1，...Ｓj，...Ｓnは、ＳＯＮＥＴ
ネットワーク７を介して、２つのサイトＡとＢの間で伝
送され、ＳＯＮＥＴ信号Ｓとなる。ここで、ｎは、トリ
ビュタリの数であり、ｊは、１つのトリビュタリのレン
ジである。信号Ｓ1〜Ｓnは、連続フォーマットのディジ
タル信号であり、ノードＡおよびＢにおいてＳＯＮＥＴ
信号Ｓのトリビュタリとして扱われる。また、各信号Ｓ
jのレートをＲjで表し、信号ＳのレートをＲで表す。信
号Ｓjは、同じタイプまたは異なるタイプのサービスを
搬送することができる。各トリビュタリ・レシーバ１−
１nは、それぞれの連続フォーマットの信号Ｓ1−Ｓnの
データ・ビットを復元する。ノードＡは、１つまたは複
数のシンクロナイザ２０1−２０nを備え、各シンクロナ
イザ２０jは、相当するトリビュタリ信号Ｓjのデータ・
ビットを適切なサイズのＳＯＮＥＴエンベロープにマッ
ピングする。
ネットワーク７を介して、２つのサイトＡとＢの間で伝
送され、ＳＯＮＥＴ信号Ｓとなる。ここで、ｎは、トリ
ビュタリの数であり、ｊは、１つのトリビュタリのレン
ジである。信号Ｓ1〜Ｓnは、連続フォーマットのディジ
タル信号であり、ノードＡおよびＢにおいてＳＯＮＥＴ
信号Ｓのトリビュタリとして扱われる。また、各信号Ｓ
jのレートをＲjで表し、信号ＳのレートをＲで表す。信
号Ｓjは、同じタイプまたは異なるタイプのサービスを
搬送することができる。各トリビュタリ・レシーバ１−
１nは、それぞれの連続フォーマットの信号Ｓ1−Ｓnの
データ・ビットを復元する。ノードＡは、１つまたは複
数のシンクロナイザ２０1−２０nを備え、各シンクロナ
イザ２０jは、相当するトリビュタリ信号Ｓjのデータ・
ビットを適切なサイズのＳＯＮＥＴエンベロープにマッ
ピングする。
【００２８】いくつかの伝送ノード間で連続信号をトラ
ンスペアレントに搬送するフレームのサイズは、ソフト
ウェアで選択され、大きいレンジの連続フォーマットの
信号に十分な帯域幅使用量を考慮して提供される。たと
えば、エンベロープにｎｘＳＴＳ−１２が使用される場
合、ｎは、高速のシンクロナイザの場合は４〜２０であ
り、中速のシンクロナイザの場合は１〜５である。これ
により、大きいネットワーク容量が無駄になるのが防止
される。
ンスペアレントに搬送するフレームのサイズは、ソフト
ウェアで選択され、大きいレンジの連続フォーマットの
信号に十分な帯域幅使用量を考慮して提供される。たと
えば、エンベロープにｎｘＳＴＳ−１２が使用される場
合、ｎは、高速のシンクロナイザの場合は４〜２０であ
り、中速のシンクロナイザの場合は１〜５である。これ
により、大きいネットワーク容量が無駄になるのが防止
される。
【００２９】各信号が、それぞれのＳＯＮＥＴエンベロ
ープ内にマップされた後、トリビュタリは、ＳＯＮＥＴ
マルチプレクサ３によって高レート信号Ｓに多重化さ
れ、それが、ＳＯＮＥＴトランスミッタ５によって光ネ
ットワーク７を介してサイトＢの方に送られる。
ープ内にマップされた後、トリビュタリは、ＳＯＮＥＴ
マルチプレクサ３によって高レート信号Ｓに多重化さ
れ、それが、ＳＯＮＥＴトランスミッタ５によって光ネ
ットワーク７を介してサイトＢの方に送られる。
【００３０】逆の操作が、サイトＢにおいて行われる。
すなわち、光レシーバ９が、信号Ｓのデータを復元し、
デマルチプレクサ３′がその信号を分離し、それを各デ
シンクロナイザ４０−４０nに提供する。各デシンクロ
ナイザ４０jは、トリビュタリ・トランスミッタ１１jに
提供される信号Ｓjと関連したそれぞれのフォーマット
でビットを再配列する。各トリビュタリ・トランスミッ
タ１１−１１nは、各信号Ｓ1−Ｓnを、関連したトリビ
ュタリ・ネットワーク上に送り出すか、関連したエンド
・ユーザに送り出す。
すなわち、光レシーバ９が、信号Ｓのデータを復元し、
デマルチプレクサ３′がその信号を分離し、それを各デ
シンクロナイザ４０−４０nに提供する。各デシンクロ
ナイザ４０jは、トリビュタリ・トランスミッタ１１jに
提供される信号Ｓjと関連したそれぞれのフォーマット
でビットを再配列する。各トリビュタリ・トランスミッ
タ１１−１１nは、各信号Ｓ1−Ｓnを、関連したトリビ
ュタリ・ネットワーク上に送り出すか、関連したエンド
・ユーザに送り出す。
【００３１】次に、基礎的な概念と実現性を示すため
に、信号ＳＴＳ−１９２ｃについてマッピング・アルゴ
リズムの例を示す。他のエンベロープを使用することも
でき、本発明は、信号ＳＴＳ−１９２ｃに制限されな
い。
に、信号ＳＴＳ−１９２ｃについてマッピング・アルゴ
リズムの例を示す。他のエンベロープを使用することも
でき、本発明は、信号ＳＴＳ−１９２ｃに制限されな
い。
【００３２】図１Ｂは、ＴＯＨ２とＳＴＳ−１９２ｃ
ＳＰＥ（同期ペイロード・エンベロープ）４を含むＳＴ
Ｓ−１９２ｃフレーム１を示す。ペイロードは、１９２
×８７×９×８＝１，２０２，６８８ビットを含む。
ＳＰＥ（同期ペイロード・エンベロープ）４を含むＳＴ
Ｓ−１９２ｃフレーム１を示す。ペイロードは、１９２
×８７×９×８＝１，２０２，６８８ビットを含む。
【００３３】ここでは、ブロック１０−ｊが、後で説明
するようなデータ・ビット、固定スタッフ・ビットおよ
び適応スタッフ・ビットを含む１０５６ビット・フィー
ルドとして定義される。ＳＴＳ−１９２ ＳＰＥは、灰
色に示され参照番号８で示された領域を占める１１３８
のブロック１０−１〜１０−Ｋ（ここで、Ｋ＝１１３
８）を収容することができる。ブロック・フィールド８
は、１，２０１，７２８ビットを有する。エンベロープ
４内の残りの９６０ビットは、ＰＯＨビット６（９×８
＝７２ビット）と、８８８ビットの剰余フィールド１４
からなる。フィールド６および１４のビットの数は、Ｓ
ＯＮＥＴフレーム１内にマップされる連続フォーマット
の信号のレートＲ１に関係なく不変である。したがっ
て、これらのビットは、以下において固定スタッフ・ビ
ットと呼ばれる。
するようなデータ・ビット、固定スタッフ・ビットおよ
び適応スタッフ・ビットを含む１０５６ビット・フィー
ルドとして定義される。ＳＴＳ−１９２ ＳＰＥは、灰
色に示され参照番号８で示された領域を占める１１３８
のブロック１０−１〜１０−Ｋ（ここで、Ｋ＝１１３
８）を収容することができる。ブロック・フィールド８
は、１，２０１，７２８ビットを有する。エンベロープ
４内の残りの９６０ビットは、ＰＯＨビット６（９×８
＝７２ビット）と、８８８ビットの剰余フィールド１４
からなる。フィールド６および１４のビットの数は、Ｓ
ＯＮＥＴフレーム１内にマップされる連続フォーマット
の信号のレートＲ１に関係なく不変である。したがっ
て、これらのビットは、以下において固定スタッフ・ビ
ットと呼ばれる。
【００３４】一方、ブロック・フィールド８を埋めるの
に必要なスタッフ・ビットの数は、連続フォーマットの
信号Ｓ１のレートＲ１の関数を変化させる。これらのス
タッフ・ビットは、本明細書において、適応スタッフ・
ビットと呼ばれる。
に必要なスタッフ・ビットの数は、連続フォーマットの
信号Ｓ１のレートＲ１の関数を変化させる。これらのス
タッフ・ビットは、本明細書において、適応スタッフ・
ビットと呼ばれる。
【００３５】本発明によれば、信号Ｓ１のデータ・ビッ
トは、固定スタッフ・ビットと適応スタッフ・ビットが
均等に分散されたフレーム１内にマッピングされる。そ
のようなスタッフ・ビットは、レートＲ１があらかじめ
分からない場合があるため、実行中に、各ブロックに均
等に分散される。したがって、シンクロナイザは、現行
ブロックのデータ・ビットがマッピングされるときに蓄
積された位相情報に基づいて、データ・ビットの場所で
ある有効位置と、次のブロックのスタッフ・ビットの場
所である無効位置を定義する。さらにまた、シンクロナ
イザは、実際のマッピング時にオーバヘッドを均等に分
散させるが、マッピング動作後にそれをＳＯＮＥＴ規格
に従って提供されるタイムスロットに再編成し、その結
果、フレームがＳＯＮＥＴ装置によって認識される。遠
端において、シンクロナイザは、固定スタッフ・ビット
と適応スタッフ・ビットを吸収することによって逆の動
作を行い、それによりデータ・ビットを逆マッピングし
てＳ１を再生することができる。
トは、固定スタッフ・ビットと適応スタッフ・ビットが
均等に分散されたフレーム１内にマッピングされる。そ
のようなスタッフ・ビットは、レートＲ１があらかじめ
分からない場合があるため、実行中に、各ブロックに均
等に分散される。したがって、シンクロナイザは、現行
ブロックのデータ・ビットがマッピングされるときに蓄
積された位相情報に基づいて、データ・ビットの場所で
ある有効位置と、次のブロックのスタッフ・ビットの場
所である無効位置を定義する。さらにまた、シンクロナ
イザは、実際のマッピング時にオーバヘッドを均等に分
散させるが、マッピング動作後にそれをＳＯＮＥＴ規格
に従って提供されるタイムスロットに再編成し、その結
果、フレームがＳＯＮＥＴ装置によって認識される。遠
端において、シンクロナイザは、固定スタッフ・ビット
と適応スタッフ・ビットを吸収することによって逆の動
作を行い、それによりデータ・ビットを逆マッピングし
てＳ１を再生することができる。
【００３６】図１Ｂは、フレームの構造を直観的に示す
が、本発明によれば、マッピング・アルゴリズムが、固
定スタッフ・ビットと適応スタッフ・ビットをフレーム
１内に均等に分散させることに注意されたい。以上の計
算は、ＳＴＳ−１９２ｃフレームに適用することができ
るが、類似の事が他のＳＯＮＥＴ信号にも当てはまるこ
とに注意されたい。
が、本発明によれば、マッピング・アルゴリズムが、固
定スタッフ・ビットと適応スタッフ・ビットをフレーム
１内に均等に分散させることに注意されたい。以上の計
算は、ＳＴＳ−１９２ｃフレームに適用することができ
るが、類似の事が他のＳＯＮＥＴ信号にも当てはまるこ
とに注意されたい。
【００３７】各ブロックのビットは、図１Ｃに示したよ
うに割り振られる。ブロック１０−１は、データ用に１
０２３（２10−１）のビットを有するデータ・フィール
ド１７と、１６ビットを有する制御フィールド１３と、
将来使用するための１７ビットを有するスペア・フィー
ルド１５とを含む。
うに割り振られる。ブロック１０−１は、データ用に１
０２３（２10−１）のビットを有するデータ・フィール
ド１７と、１６ビットを有する制御フィールド１３と、
将来使用するための１７ビットを有するスペア・フィー
ルド１５とを含む。
【００３８】フィールド１７の１０２３ビットは、デー
タをＳＴＳ−１９２ｃフレーム内伝送するための９，３
１３．３９２Ｍｂｐｓ（１０２３×１１３８×８００
０）のビット・レートを提供する。フレームのサイズ
は、一定の用途のために提供され固定され、すなわち、
任意のレートのトリビュタリが、同じサイズのフレーム
にマッピングされる。マッピング技術は、トリビュタリ
ごとに異なるフレームが使用されるのではなく、任意の
トリビュタリに適応する。トリビュタリが、９，３１
３．３９２Ｍｂｐｓより低いレートを有する場合は、ト
リビュタリをＳＴＳ−１９２ｃに合うように調整し、デ
ータ・フィールド８の多くのビットをスタッフ・ビット
に変化させなければならない。図１Ｃは、フィールド１
７内の可変サイズｖのフィールド１９を示し、そのサイ
ズは、マッピング中に、信号Ｓ１のクロックと信号Ｓの
クロックの位相を比較することによって決定される。
タをＳＴＳ−１９２ｃフレーム内伝送するための９，３
１３．３９２Ｍｂｐｓ（１０２３×１１３８×８００
０）のビット・レートを提供する。フレームのサイズ
は、一定の用途のために提供され固定され、すなわち、
任意のレートのトリビュタリが、同じサイズのフレーム
にマッピングされる。マッピング技術は、トリビュタリ
ごとに異なるフレームが使用されるのではなく、任意の
トリビュタリに適応する。トリビュタリが、９，３１
３．３９２Ｍｂｐｓより低いレートを有する場合は、ト
リビュタリをＳＴＳ−１９２ｃに合うように調整し、デ
ータ・フィールド８の多くのビットをスタッフ・ビット
に変化させなければならない。図１Ｃは、フィールド１
７内の可変サイズｖのフィールド１９を示し、そのサイ
ズは、マッピング中に、信号Ｓ１のクロックと信号Ｓの
クロックの位相を比較することによって決定される。
【００３９】フィールド１３は、１０ビットの制御関数
βを含む。βのサイズは、ブロックのサイズに従って、
後で述べる適応スタッフィング・アルゴリズムにより次
のブロック内の有効ビットの位置を一意に決定するよう
に選択される。１０ビットという数によって、１０２４
個の値を想定することが可能であり、この数はブロック
の有効ビットの数よりも１大きい。βの値は、また、次
のブロックにおける有効ビットの数を与える。単一ビッ
ト誤り訂正と複数誤り検出には、フィールド１３の追加
の６ビットが必要である。
βを含む。βのサイズは、ブロックのサイズに従って、
後で述べる適応スタッフィング・アルゴリズムにより次
のブロック内の有効ビットの位置を一意に決定するよう
に選択される。１０ビットという数によって、１０２４
個の値を想定することが可能であり、この数はブロック
の有効ビットの数よりも１大きい。βの値は、また、次
のブロックにおける有効ビットの数を与える。単一ビッ
ト誤り訂正と複数誤り検出には、フィールド１３の追加
の６ビットが必要である。
【００４０】複数誤り検出の場合、前のブロックからの
βが、デフォルトとして、最小のＰＬＬ過渡事象でダウ
ンストリームを高速でリフレームするのに使用される。
フィールド１５および１９のビットは、ブロック内に分
散される。
βが、デフォルトとして、最小のＰＬＬ過渡事象でダウ
ンストリームを高速でリフレームするのに使用される。
フィールド１５および１９のビットは、ブロック内に分
散される。
【００４１】すべてのブロックが同じ数の適応スタッフ
・ビットを有するとは限らないので、βの値は、隣り合
ったブロックで異なることがあるが、各ブロック内でβ
は一定のままである。
・ビットを有するとは限らないので、βの値は、隣り合
ったブロックで異なることがあるが、各ブロック内でβ
は一定のままである。
【００４２】適応スタッフィング・アルゴリズムは、α
で表された、βと逆の２進ビットを定義する。すなわ
ち、βの最上位ビットが、αの最下位ビットになり、
同様に、αの最下位ビットが、βの最上位ビットにな
る。表１は、この変換を例として示す。
で表された、βと逆の２進ビットを定義する。すなわ
ち、βの最上位ビットが、αの最下位ビットになり、
同様に、αの最下位ビットが、βの最上位ビットにな
る。表１は、この変換を例として示す。
【００４３】
【表１】
【００４４】αは、また、ブロックごとに決定され、β
の場合と同じように、αの値は、隣り合ったブロック間
では異なるが、ブロック内では変化しない。
の場合と同じように、αの値は、隣り合ったブロック間
では異なるが、ブロック内では変化しない。
【００４５】また、ここで、カウンタＣと値Ｄが定義さ
れる。Ｃは、１ブロック内のビットのカウンタであり、
１０ビットの２進数によって表される。Ｃは、１から１
０２３まで増加し、それによりブロック内のビットが占
めるタイムスロットを識別する。
れる。Ｃは、１ブロック内のビットのカウンタであり、
１０ビットの２進数によって表される。Ｃは、１から１
０２３まで増加し、それによりブロック内のビットが占
めるタイムスロットを識別する。
【００４６】Ｄは、Ｃのビット遷移デルタであり、ちょ
うど１つのビット・セットによる１０ビット２進数によ
って表される。このセット・ビットは、カウンタＣが１
ビット進むときに生ずる０から１への遷移の位置にあ
る。Ｄの各ビットは、ブール関数を使用して、次の式に
従って、カウンタＣのレンジｎとｎ−１のビットによっ
て与えられる。
うど１つのビット・セットによる１０ビット２進数によ
って表される。このセット・ビットは、カウンタＣが１
ビット進むときに生ずる０から１への遷移の位置にあ
る。Ｄの各ビットは、ブール関数を使用して、次の式に
従って、カウンタＣのレンジｎとｎ−１のビットによっ
て与えられる。
【００４７】
【数１】Ｄn＝Ｃn ＡＮＤ ＮＯＴ（Ｃ−１）n
【００４８】表２は、所与の値Ｃに関してＤがとる値の
例を示す。
例を示す。
【００４９】
【表２】
【００５０】ブロックの有効データ間にスタッフ・ビッ
トをある程度均一に分散させるために、本発明による適
応スタッフィング・アルゴリズムは、Ｄにおけるビット
がαにおいてもセットされるときにビットが有効である
ことを述べている。
トをある程度均一に分散させるために、本発明による適
応スタッフィング・アルゴリズムは、Ｄにおけるビット
がαにおいてもセットされるときにビットが有効である
ことを述べている。
【００５１】これは、ブロックのＣ番目のビットについ
て、次の式２のように示すことができる。
て、次の式２のように示すことができる。
【００５２】
【数２】
【００５３】有効ビットは、データに割り当てられたビ
ットに対応し、したがって無効ビットは、スタッフ・ビ
ットに対応する。表３は、βのサイズが３ビットの場合
に、アルゴリズムが７ビットのブロックにどのように機
能するかの簡単な例を示す。アルゴリズムは、１０２３
ビットと１０ビットβのブロックに同じようにはたらく
ことが分かるが、本明細書では、完全なスタッフィング
・シーケンスについて詳述することは実際的でない。
ットに対応し、したがって無効ビットは、スタッフ・ビ
ットに対応する。表３は、βのサイズが３ビットの場合
に、アルゴリズムが７ビットのブロックにどのように機
能するかの簡単な例を示す。アルゴリズムは、１０２３
ビットと１０ビットβのブロックに同じようにはたらく
ことが分かるが、本明細書では、完全なスタッフィング
・シーケンスについて詳述することは実際的でない。
【００５４】表３の項目は、２進関数Ｖａｌｉｄ（Ｃ，
β）の結果である。列は、βで与えられたようなブロッ
ク内の特定数の有効ビットにデータ・ビットとスタッフ
・ビットがどのように分散されているかを示す。
β）の結果である。列は、βで与えられたようなブロッ
ク内の特定数の有効ビットにデータ・ビットとスタッフ
・ビットがどのように分散されているかを示す。
【００５５】Ｖａｌｉｄ（Ｃ）が真の場合のＣの各値に
関して、有効データ・ビットが、Ｃで識別されるタイム
スロット内にあり、Ｖａｌｉｄ（Ｃ）の真でない各値に
関して、スタッフ・ビットがタイムスロットに入れられ
る。この方式を使用することにより、無効スタッフィン
グ・ビットが、フレーム全体にほぼ均一に広がる。
関して、有効データ・ビットが、Ｃで識別されるタイム
スロット内にあり、Ｖａｌｉｄ（Ｃ）の真でない各値に
関して、スタッフ・ビットがタイムスロットに入れられ
る。この方式を使用することにより、無効スタッフィン
グ・ビットが、フレーム全体にほぼ均一に広がる。
【００５６】
【表３】
【００５７】この例では、カウンタＣは、１から７まで
カウントし、Ｄの値が、各列においてＣのすべての値に
関して求められる。次に、Ｄの各値は、Ｃの増加に伴
い、αと比較される。また、Ｄのセット・ビットがαに
おいてセットされる場合は、ブロック内の対応するＣ番
目のビットがデータ・ビットになる。Ｄのセット・ビッ
トがαにおいてセットされない場合、ブロック内の対応
するＣ番目のビットはスタッフ・ビットになる。
カウントし、Ｄの値が、各列においてＣのすべての値に
関して求められる。次に、Ｄの各値は、Ｃの増加に伴
い、αと比較される。また、Ｄのセット・ビットがαに
おいてセットされる場合は、ブロック内の対応するＣ番
目のビットがデータ・ビットになる。Ｄのセット・ビッ
トがαにおいてセットされない場合、ブロック内の対応
するＣ番目のビットはスタッフ・ビットになる。
【００５８】例としてビット・レートＲ１／Ｒが有効能
力の５／７のブロックの場合は、βが２進数５（１０
１）であり、βの逆数の２進ビットαも５（１０１）で
あることを意味する。ブロック内のデータ・ビットとス
タッフ・ビットの順序は、列ごとのＶａｌｉｄ（Ｃ，
５）と同じであり、次の通りである。
力の５／７のブロックの場合は、βが２進数５（１０
１）であり、βの逆数の２進ビットαも５（１０１）で
あることを意味する。ブロック内のデータ・ビットとス
タッフ・ビットの順序は、列ごとのＶａｌｉｄ（Ｃ，
５）と同じであり、次の通りである。
【００５９】Ｄａｔａ，Ｓｔｕｆｆ，Ｄａｔａ，Ｄａｔ
ａ，Ｄａｔａ，Ｓｔｕｆｆ，Ｄａｔａまた、表３に関し
て、Ｖａｌｉｄ（Ｃ，５）の場合、５であるβは有効ビ
ットの数でもあり、無効ビットがフレーム全体にほとん
ど均一に広がっていることは明らかである。
ａ，Ｄａｔａ，Ｓｔｕｆｆ，Ｄａｔａまた、表３に関し
て、Ｖａｌｉｄ（Ｃ，５）の場合、５であるβは有効ビ
ットの数でもあり、無効ビットがフレーム全体にほとん
ど均一に広がっていることは明らかである。
【００６０】図４および図５は、βがブロック間で少し
異なる５つの連続ブロックのスタッフィング・シーケン
スを連続して詳細に示す図である。図４および図５は、
一点鎖線の部分においてつながる。この表において、カ
ウンタＣは、１から７までカウントし、２つの連続する
ブロックは、分かり易くするために異なる地色（灰色と
白）で示されている。
異なる５つの連続ブロックのスタッフィング・シーケン
スを連続して詳細に示す図である。図４および図５は、
一点鎖線の部分においてつながる。この表において、カ
ウンタＣは、１から７までカウントし、２つの連続する
ブロックは、分かり易くするために異なる地色（灰色と
白）で示されている。
【００６１】前に示したように、βは、各ブロックごと
にセットされるが、スタッフ・ビットの総数とブロック
の数の比が整数でない場合もあるため、次のブロックと
異なることがある。次の例を検討する。ブロック１（灰
色）のβは５である。ブロック２（黒）のβは６であ
る。ブロック３（灰色）のβは５である。ブロック４
（黒）のβは５である。ブロック５（灰色）のβは６で
ある。
にセットされるが、スタッフ・ビットの総数とブロック
の数の比が整数でない場合もあるため、次のブロックと
異なることがある。次の例を検討する。ブロック１（灰
色）のβは５である。ブロック２（黒）のβは６であ
る。ブロック３（灰色）のβは５である。ブロック４
（黒）のβは５である。ブロック５（灰色）のβは６で
ある。
【００６２】この場合、データ・ビット間のスタッフ・
ビットの広がりは、図６に例示される通りである。ここ
で、Ｄはデータを表し、Ｓはスタッフを表す。上記のＤ
とＳの混乱を避けるために、これらは通常の文字で記述
され、信号Ｓと、Ｃのビット遷移Ｄにはイタリック体が
使用される。
ビットの広がりは、図６に例示される通りである。ここ
で、Ｄはデータを表し、Ｓはスタッフを表す。上記のＤ
とＳの混乱を避けるために、これらは通常の文字で記述
され、信号Ｓと、Ｃのビット遷移Ｄにはイタリック体が
使用される。
【００６３】この場合も、図４および図５から、スタッ
フ・ビットが、βのわずかな変動があるものの、データ
・ビット間にある程度均一に広がっていることが明らか
である。
フ・ビットが、βのわずかな変動があるものの、データ
・ビット間にある程度均一に広がっていることが明らか
である。
【００６４】図２は、トリビュタリ・シンクロナイザ２
０のブロック図を示す。任意のレートで受け取ったデー
タでＳＯＮＥＴ ＳＰＥを満たすことによって、前述の
ような透明性が得られる。データ経路は、幅の広い矢印
および参照数字２２と２２′を使って示される。連続フ
ォーマットおよびレートＲ１を有する信号Ｓ1が、デー
タ・リカバリ・ユニット３６によって検出される。次
に、データ・ビットは、充填制御ボックス３８、マッピ
ング・ユニット３０、レシーバ・オーバヘッドＦＩＦＯ
（先入れ先出し）３１、およびオーバヘッド・マルチプ
レクサ３３を通る。このとき、シンクロナイザ２０から
出力された信号は、ＳＯＮＥＴフレーム内にある。信号
Ｓが、それぞれのＯＡＭ＆Ｐ情報と供にＳＯＮＥＴ型オ
ーバヘッド（ＴＯＨとＰＯＨ）を有し、同期ペイロード
内へのビットの配置が、ＳＯＮＥＴの規格と異なるマッ
ピング・アルゴリズムに従うことを理解されたい。
０のブロック図を示す。任意のレートで受け取ったデー
タでＳＯＮＥＴ ＳＰＥを満たすことによって、前述の
ような透明性が得られる。データ経路は、幅の広い矢印
および参照数字２２と２２′を使って示される。連続フ
ォーマットおよびレートＲ１を有する信号Ｓ1が、デー
タ・リカバリ・ユニット３６によって検出される。次
に、データ・ビットは、充填制御ボックス３８、マッピ
ング・ユニット３０、レシーバ・オーバヘッドＦＩＦＯ
（先入れ先出し）３１、およびオーバヘッド・マルチプ
レクサ３３を通る。このとき、シンクロナイザ２０から
出力された信号は、ＳＯＮＥＴフレーム内にある。信号
Ｓが、それぞれのＯＡＭ＆Ｐ情報と供にＳＯＮＥＴ型オ
ーバヘッド（ＴＯＨとＰＯＨ）を有し、同期ペイロード
内へのビットの配置が、ＳＯＮＥＴの規格と異なるマッ
ピング・アルゴリズムに従うことを理解されたい。
【００６５】シンクロナイザ２０が、異なる４つのクロ
ック、すなわちデータ・クロック２４、ブロック・クロ
ック２６、マッピング・クロック３２、ならびにＳＯＮ
ＥＴクロック２８および２８Ａを操作する。クロック２
８は、ＳＴＳ−１９２のレートを有し、クロック２８Ａ
は、フレームのレートを有する。データ・クロック２４
（レートＲ１）は、レシーバ２１とフレキシブル・クロ
ック・リカバリ回路２５を含むデータ・リカバリ・ユニ
ット３６によって入力データから復元される。フレキシ
ブル・クロック・リカバリ回路２５は、広い連続した範
囲のビット・レートにわたるクロック・リカバリが可能
である。そのような回路の例は、１９９８年１２月２２
日に出願され、Ｎｏｒｔｈｅｒｎ Ｔｅｌｅｃｏｍ Ｌ
ｉｍｉｔｅｄに譲渡された、Ｈａｂｅｌらによる「Appa
ratus and Method for VersatileDigital Communicatio
n」と題する同時係属米国特許出願０９／２１８０５３
に開示されている。この出願は、参照により本明細書に
組み込まれる。
ック、すなわちデータ・クロック２４、ブロック・クロ
ック２６、マッピング・クロック３２、ならびにＳＯＮ
ＥＴクロック２８および２８Ａを操作する。クロック２
８は、ＳＴＳ−１９２のレートを有し、クロック２８Ａ
は、フレームのレートを有する。データ・クロック２４
（レートＲ１）は、レシーバ２１とフレキシブル・クロ
ック・リカバリ回路２５を含むデータ・リカバリ・ユニ
ット３６によって入力データから復元される。フレキシ
ブル・クロック・リカバリ回路２５は、広い連続した範
囲のビット・レートにわたるクロック・リカバリが可能
である。そのような回路の例は、１９９８年１２月２２
日に出願され、Ｎｏｒｔｈｅｒｎ Ｔｅｌｅｃｏｍ Ｌ
ｉｍｉｔｅｄに譲渡された、Ｈａｂｅｌらによる「Appa
ratus and Method for VersatileDigital Communicatio
n」と題する同時係属米国特許出願０９／２１８０５３
に開示されている。この出願は、参照により本明細書に
組み込まれる。
【００６６】図２において点線で示したオフ・ライン・
フレーマ３９が、ある組の既知の信号フォーマットを認
識することができ、フレームとＢＥＲ性能情報が報告さ
れる。また、マッピング効率を高めるために、回線符号
化をレシーバにおいていくつかの信号から除去し、トラ
ンスミッタにおいて加えることができる、これらのオプ
ションは、特定タイプのサービスに依存し、したがって
ここではさらに詳しく考察しない。
フレーマ３９が、ある組の既知の信号フォーマットを認
識することができ、フレームとＢＥＲ性能情報が報告さ
れる。また、マッピング効率を高めるために、回線符号
化をレシーバにおいていくつかの信号から除去し、トラ
ンスミッタにおいて加えることができる、これらのオプ
ションは、特定タイプのサービスに依存し、したがって
ここではさらに詳しく考察しない。
【００６７】レシーバ・バッファ・ユニット３８は、伸
縮性記憶装置２３とレシーバ・ディジタルＰＬＬ２９を
含む。データ・クロック２４は、マッピング・クロック
３２の制御下で空にされる伸縮性記憶装置２３へのデー
タの入力をクロックするために使用される。マッピング
・クロック３２は、ＳＴＳ−１９２クロック２８から得
られたギャップド・クロックである。このクロックは、
ブロック・クロックにおけるギャップの他に、マッピン
グ・アルゴリズムによって決定されるような適切な位相
時に中断される。この方法において、データ２２は、マ
ッパ２７の入力においてマッピング周波数と同期され
る。
縮性記憶装置２３とレシーバ・ディジタルＰＬＬ２９を
含む。データ・クロック２４は、マッピング・クロック
３２の制御下で空にされる伸縮性記憶装置２３へのデー
タの入力をクロックするために使用される。マッピング
・クロック３２は、ＳＴＳ−１９２クロック２８から得
られたギャップド・クロックである。このクロックは、
ブロック・クロックにおけるギャップの他に、マッピン
グ・アルゴリズムによって決定されるような適切な位相
時に中断される。この方法において、データ２２は、マ
ッパ２７の入力においてマッピング周波数と同期され
る。
【００６８】ペイロード・フィールド４に、データ・ビ
ットが必要な容量まで連続的に満たされ、残りの容量が
スタッフ・ビットの連続体である場合、伸縮性記憶装置
２３の容量は、幅広く変化することになり、記憶装置２
３にある程度大きい深さを必要とする。伸縮性記憶装置
２３は、スタッフ・ビットがロードされている間に急速
に満たされ、トリビュタリ・データ・ビットの連続スト
リームがロードされている間に急速に空になる。この状
況は、図２の構成において回避され、この場合、伸縮性
記憶装置２３は、マッピング・クロック３２によって実
質的に規則正しい間隔で空にされる。
ットが必要な容量まで連続的に満たされ、残りの容量が
スタッフ・ビットの連続体である場合、伸縮性記憶装置
２３の容量は、幅広く変化することになり、記憶装置２
３にある程度大きい深さを必要とする。伸縮性記憶装置
２３は、スタッフ・ビットがロードされている間に急速
に満たされ、トリビュタリ・データ・ビットの連続スト
リームがロードされている間に急速に空になる。この状
況は、図２の構成において回避され、この場合、伸縮性
記憶装置２３は、マッピング・クロック３２によって実
質的に規則正しい間隔で空にされる。
【００６９】一方、伸縮性記憶装置２３は、トリビュタ
リからのすべての入力ジッタおよびワンダを十分に吸収
できる深さでなければならない。伸縮性記憶装置２３の
充填が十分に制御されれば、最悪の場合のジッタとワン
ダが存在してもオーバーフローしたりアンダーフローし
ないことを保証することができ、またシンクロナイザ２
０は、ジッタの許容要件を満たす。伸縮性記憶装置２３
の最小サイズは、実験的に、２５６ビットで決定され
た。
リからのすべての入力ジッタおよびワンダを十分に吸収
できる深さでなければならない。伸縮性記憶装置２３の
充填が十分に制御されれば、最悪の場合のジッタとワン
ダが存在してもオーバーフローしたりアンダーフローし
ないことを保証することができ、またシンクロナイザ２
０は、ジッタの許容要件を満たす。伸縮性記憶装置２３
の最小サイズは、実験的に、２５６ビットで決定され
た。
【００７０】レシーバ・ディジタルＰＬＬ２９は、マッ
ピング・クロック３２を決定するβによって最適な充填
を維持するように伸縮性記憶装置を空にする割合を制御
する。換言すると、マッピング・クロック３２の平均レ
ートは、データ・クロック２４の平均レートをたどるよ
うに制御され、βは、それらのクロック間の位相差から
得られる。前に示したように、βは、次のブロックの充
填を制御する。この制御は、シンクロナイザ２０がＳＯ
ＮＥＴ規格に従うポインタの調整を必要としないという
利点を有する。より正確に言うと、伸縮性記憶装置の充
填の制御は、最大トリビュタリ・レートがペイロード・
レートを超えない限り、時間によるラインおよびトリビ
ュタリのレート変動（ラインおよびトリビュタリのジッ
タおよびワンダ）を改善する。
ピング・クロック３２を決定するβによって最適な充填
を維持するように伸縮性記憶装置を空にする割合を制御
する。換言すると、マッピング・クロック３２の平均レ
ートは、データ・クロック２４の平均レートをたどるよ
うに制御され、βは、それらのクロック間の位相差から
得られる。前に示したように、βは、次のブロックの充
填を制御する。この制御は、シンクロナイザ２０がＳＯ
ＮＥＴ規格に従うポインタの調整を必要としないという
利点を有する。より正確に言うと、伸縮性記憶装置の充
填の制御は、最大トリビュタリ・レートがペイロード・
レートを超えない限り、時間によるラインおよびトリビ
ュタリのレート変動（ラインおよびトリビュタリのジッ
タおよびワンダ）を改善する。
【００７１】βを決定するために、伸縮性記憶装置２３
への入力が、周期的にサンプリングされ、データ２２の
位相情報が、ＰＬＬ２９に入力される。たとえば、ディ
ジタルＰＬＬ２９は、２４ビットのアキュムレータを含
む。ブロックの最初に、マッパ２７のカウンタＣによっ
て与えられた伸縮性記憶装置２３の充填は、たとえば５
０％を基準としてラッチされる。次に、サンプル３４の
位相は、アキュムレータ内に加えられ、３ビットだけ左
にシフトされた位相に加えられる。この和Ｓの上位１０
ビットは、βである。アキュムレータは、ロールオーバ
ーしないようにＦＦＦＦＦＦでクリップされ、アナログ
出力ＰＬＬレンジの低い周波制限を反映するために４０
００００などの最も低い値でクリップされなければなら
ない。その他のディジタルＰＬＬの実施態様も可能であ
る。
への入力が、周期的にサンプリングされ、データ２２の
位相情報が、ＰＬＬ２９に入力される。たとえば、ディ
ジタルＰＬＬ２９は、２４ビットのアキュムレータを含
む。ブロックの最初に、マッパ２７のカウンタＣによっ
て与えられた伸縮性記憶装置２３の充填は、たとえば５
０％を基準としてラッチされる。次に、サンプル３４の
位相は、アキュムレータ内に加えられ、３ビットだけ左
にシフトされた位相に加えられる。この和Ｓの上位１０
ビットは、βである。アキュムレータは、ロールオーバ
ーしないようにＦＦＦＦＦＦでクリップされ、アナログ
出力ＰＬＬレンジの低い周波制限を反映するために４０
００００などの最も低い値でクリップされなければなら
ない。その他のディジタルＰＬＬの実施態様も可能であ
る。
【００７２】伸縮性記憶装置２３が満杯になり始める
と、マッピング・クロック３２の速度を高めることによ
って記憶装置を空にするようにβが増加される。同様
に、記憶装置２３が空になり始めると、記憶装置２３が
充填することができるようにβが減らされる。目標の充
填率は、５０％が好ましい。
と、マッピング・クロック３２の速度を高めることによ
って記憶装置を空にするようにβが増加される。同様
に、記憶装置２３が空になり始めると、記憶装置２３が
充填することができるようにβが減らされる。目標の充
填率は、５０％が好ましい。
【００７３】マッピング・ユニット３０は、ブロック・
クロック・ギャッパ３７、マッピング・クロック・ギャ
ッパ３５およびマッパ２７を含む。
クロック・ギャッパ３７、マッピング・クロック・ギャ
ッパ３５およびマッパ２７を含む。
【００７４】ブロック・クロック・ギャッパ３７は、Ｓ
ＯＮＥＴ ＴＯＨのギャップと規則的サイクルを特徴と
するＳＴＳ−１９２クロック２８を受け取る。クロック
２８は、前述の例において、４２，４３２のギャップが
フレーム全体に均一に広がった１ＳＯＮＥＴフレーム当
たり１１３８（ブロック数）×１０５６（ブロック・サ
イズ）＝１，２０１，７２８サイクルを有するブロック
・クロック２６を生成する。前に示したように、ブロッ
ク・クロック２６のギャップは、サイズが３×９×８×
１９２のＳＯＮＥＴオーバヘッド、すなわち図１Ｂのフ
ィールド２と、サイズが９６０の固定スタッフィング、
すなわちフィールド６および１４によるものである。ブ
ロック・クロック２６は、フィールド８におけるビット
の全体の割振りを表す。換言すると、フレームのオーバ
ヘッド・サイズがＳＯＮＥＴ規格に従う場合に、ブロッ
ク・クロック２６は、ＴＯＨビット、ＰＯＨビット、お
よび固定スタッフ・ビットのための空間を維持するため
に約３０づつのビットに切断される。
ＯＮＥＴ ＴＯＨのギャップと規則的サイクルを特徴と
するＳＴＳ−１９２クロック２８を受け取る。クロック
２８は、前述の例において、４２，４３２のギャップが
フレーム全体に均一に広がった１ＳＯＮＥＴフレーム当
たり１１３８（ブロック数）×１０５６（ブロック・サ
イズ）＝１，２０１，７２８サイクルを有するブロック
・クロック２６を生成する。前に示したように、ブロッ
ク・クロック２６のギャップは、サイズが３×９×８×
１９２のＳＯＮＥＴオーバヘッド、すなわち図１Ｂのフ
ィールド２と、サイズが９６０の固定スタッフィング、
すなわちフィールド６および１４によるものである。ブ
ロック・クロック２６は、フィールド８におけるビット
の全体の割振りを表す。換言すると、フレームのオーバ
ヘッド・サイズがＳＯＮＥＴ規格に従う場合に、ブロッ
ク・クロック２６は、ＴＯＨビット、ＰＯＨビット、お
よび固定スタッフ・ビットのための空間を維持するため
に約３０づつのビットに切断される。
【００７５】マッピング・クロック・ギャッパ・ブロッ
ク３５は、ブロック・クロックと同じレートを有する
が、前述のように、すべての有効ビット位置におけるパ
ルスによりβの制御下でさらにギャップが開けられ、レ
ートＲ１とＲの間の差に基づいて適応スタッフ・ビット
を生じさせる。
ク３５は、ブロック・クロックと同じレートを有する
が、前述のように、すべての有効ビット位置におけるパ
ルスによりβの制御下でさらにギャップが開けられ、レ
ートＲ１とＲの間の差に基づいて適応スタッフ・ビット
を生じさせる。
【００７６】マッパ２７は、マッピング・クロック３
２、ブロック・クロック２６、および簡単にするために
示していない他の補足的クロックを利用し、固定スタッ
フ・ビットと適応スタッフ・ビットの両方を使用してデ
ータ２２の位置を調整する。マッピング・クロック３２
を使用して、伸縮性記憶装置２３からデータ・ビットが
マッパにクロック・タイミングで引き出される。ブロッ
ク・クロック２６を使用して、マッパ２７から、データ
・ビット、固定スタッフ・ビットおよび適応スタッフ・
ビットがクロック・タイミングで引き出される。マッパ
２７は、本質的にメモリを持たず、伸縮性記憶装置２３
とＦＩＦＯ３１は、シンクロナイザのすべてのメモリを
表す。
２、ブロック・クロック２６、および簡単にするために
示していない他の補足的クロックを利用し、固定スタッ
フ・ビットと適応スタッフ・ビットの両方を使用してデ
ータ２２の位置を調整する。マッピング・クロック３２
を使用して、伸縮性記憶装置２３からデータ・ビットが
マッパにクロック・タイミングで引き出される。ブロッ
ク・クロック２６を使用して、マッパ２７から、データ
・ビット、固定スタッフ・ビットおよび適応スタッフ・
ビットがクロック・タイミングで引き出される。マッパ
２７は、本質的にメモリを持たず、伸縮性記憶装置２３
とＦＩＦＯ３１は、シンクロナイザのすべてのメモリを
表す。
【００７７】データ、固定スタッフ・ビットおよび適応
スタッフ・ビットを含むような参照数字２２′で示され
たマッパ２７からの複数のビットは、ＳＯＮＥＴオーバ
ヘッドの場所のためにタイムスロットを予約するレシー
バ・オーバヘッドＦＩＦＯ（先入れ先出し）３１にクロ
ック・タイミングで入れられる。次に、ビット２２′
は、クロック２８Ａによってクロック・タイミングでＦ
ＩＦＯ３１から引き出され、それによりＦＩＦＯ３１
は、各フレームごとに一度同期してリセットされる。Ｆ
ＩＦＯ３１の深さは、フレームＯＨがＯＨ ＭＵＸにク
ロック・タイミングで入れられているときにフレームの
位相瞬間においてペイロード・ビットだけを記憶するの
に十分であれば良い。フレームが、ＳＯＮＥＴと同じペ
イロード対ＯＨの比を有する場合、この深さは、１９２
×８×９×３ビットより大きくなければならず、１９２
×８×１２×３ビットよりも大きいことが好ましい。
スタッフ・ビットを含むような参照数字２２′で示され
たマッパ２７からの複数のビットは、ＳＯＮＥＴオーバ
ヘッドの場所のためにタイムスロットを予約するレシー
バ・オーバヘッドＦＩＦＯ（先入れ先出し）３１にクロ
ック・タイミングで入れられる。次に、ビット２２′
は、クロック２８Ａによってクロック・タイミングでＦ
ＩＦＯ３１から引き出され、それによりＦＩＦＯ３１
は、各フレームごとに一度同期してリセットされる。Ｆ
ＩＦＯ３１の深さは、フレームＯＨがＯＨ ＭＵＸにク
ロック・タイミングで入れられているときにフレームの
位相瞬間においてペイロード・ビットだけを記憶するの
に十分であれば良い。フレームが、ＳＯＮＥＴと同じペ
イロード対ＯＨの比を有する場合、この深さは、１９２
×８×９×３ビットより大きくなければならず、１９２
×８×１２×３ビットよりも大きいことが好ましい。
【００７８】ビット２２′は、ＦＩＦＯブロック３１か
ら、ＳＯＮＥＴオーバヘッド・マルチプレクサ３３にク
ロック・タイミングで入れられ、そこでＳＯＮＥＴオー
バヘッドが、それぞれ空のタイムスロットに加えられ、
次に信号が、ＳＴＳ−１９２として処理される。細い線
で示したＳＯＮＥＴクロック２８および２８Ａは、通常
通り、シェルフの残りの部分に対してロックされる。
ら、ＳＯＮＥＴオーバヘッド・マルチプレクサ３３にク
ロック・タイミングで入れられ、そこでＳＯＮＥＴオー
バヘッドが、それぞれ空のタイムスロットに加えられ、
次に信号が、ＳＴＳ−１９２として処理される。細い線
で示したＳＯＮＥＴクロック２８および２８Ａは、通常
通り、シェルフの残りの部分に対してロックされる。
【００７９】簡単にするために、直列ハードウェア実装
について説明する。バイト幅の実装のようなこの種のマ
ッピングの並列実装により、クロック速度を低くするこ
とができる。そのような並列実装は、ジッタを減少させ
るためにブロック・アライメントを交互にすることがあ
った。ＰＬＬを最適化するために、ハードウェア制御よ
りもＤＳＰ制御の方が大きな自由度を提供する。
について説明する。バイト幅の実装のようなこの種のマ
ッピングの並列実装により、クロック速度を低くするこ
とができる。そのような並列実装は、ジッタを減少させ
るためにブロック・アライメントを交互にすることがあ
った。ＰＬＬを最適化するために、ハードウェア制御よ
りもＤＳＰ制御の方が大きな自由度を提供する。
【００８０】図３は、トランスペアレントな逆方向のシ
ンクロナイザ、すなわちデシンクロナイザ４０のトラン
スミッタ側のブロック図を示す。デシンクロナイザ４０
は、シンクロナイザ２０によって実行されるのとは逆の
機能を類似の方法で実行し、類似したブロックを備え
る。
ンクロナイザ、すなわちデシンクロナイザ４０のトラン
スミッタ側のブロック図を示す。デシンクロナイザ４０
は、シンクロナイザ２０によって実行されるのとは逆の
機能を類似の方法で実行し、類似したブロックを備え
る。
【００８１】ＳＯＮＥＴオーバヘッド・デマルチプレク
サ５３は、シェルフの残りの部分に通常通りロックされ
るＳＴＳ−１９２クロック２８を使用して、信号４２′
からＳＯＮＥＴオーバヘッドを示す。トランスミッタ・
オーバヘッドＦＩＦＯ５１は、各フレームごとに、クロ
ック２８Ａと同期してリセットされる。オーバヘッドＦ
ＩＦＯ５１は、データ・ビットを固定スタッフ・ビット
および適応スタッフ・ビットと一緒に含むペーロードに
受け取ったデータ４２′をマッパ４７に提供するように
オーバヘッド位置を吸収する。
サ５３は、シェルフの残りの部分に通常通りロックされ
るＳＴＳ−１９２クロック２８を使用して、信号４２′
からＳＯＮＥＴオーバヘッドを示す。トランスミッタ・
オーバヘッドＦＩＦＯ５１は、各フレームごとに、クロ
ック２８Ａと同期してリセットされる。オーバヘッドＦ
ＩＦＯ５１は、データ・ビットを固定スタッフ・ビット
および適応スタッフ・ビットと一緒に含むペーロードに
受け取ったデータ４２′をマッパ４７に提供するように
オーバヘッド位置を吸収する。
【００８２】ポインタの位置調整を考慮しない場合、ト
ランスミッタＯＨ ＦＩＦＯ５１は、シンクロナイザ２
０のレシーバＯＨ ＦＩＦＯ３１と類似の深さを有する
ことがある。たとえば、ＳＯＮＥＴ ＯＨがフレームに
使用される場合、必要な深さは、ＦＩＦＯ３１の場合と
同じように、１９２×８×１２×３ビットである。した
がって、ＦＩＦＯは、ＯＨがビット・ストリームから多
重分離されるフレーム段階の間にトランスミッタＯＨ
ＦＩＦＯ５１が空にならないように十分なデータ・ビッ
トを記憶することができる。しかしながら、デシンクロ
ナイザにポインタ・アライメントが必要であるため、ト
ランスミッタＯＨ ＦＩＦＯ５１は、最悪の場合の一連
の正または負のポインタ調整イベントを許容するように
深さを大きくしなければならない。
ランスミッタＯＨ ＦＩＦＯ５１は、シンクロナイザ２
０のレシーバＯＨ ＦＩＦＯ３１と類似の深さを有する
ことがある。たとえば、ＳＯＮＥＴ ＯＨがフレームに
使用される場合、必要な深さは、ＦＩＦＯ３１の場合と
同じように、１９２×８×１２×３ビットである。した
がって、ＦＩＦＯは、ＯＨがビット・ストリームから多
重分離されるフレーム段階の間にトランスミッタＯＨ
ＦＩＦＯ５１が空にならないように十分なデータ・ビッ
トを記憶することができる。しかしながら、デシンクロ
ナイザにポインタ・アライメントが必要であるため、ト
ランスミッタＯＨ ＦＩＦＯ５１は、最悪の場合の一連
の正または負のポインタ調整イベントを許容するように
深さを大きくしなければならない。
【００８３】逆マッピング・ユニット５０は、逆マッパ
４７、マッピング・クロック・ギャッパ５５、およびブ
ロック・クロック・ギャッパ５７を含む。
４７、マッピング・クロック・ギャッパ５５、およびブ
ロック・クロック・ギャッパ５７を含む。
【００８４】ブロック・クロック・ギャッパ５７は、Ｓ
ＴＳ−１９２クロック２８のギャップを調整してブロッ
ク・クロック２６を作成する。ブロック・クロック２６
は、シンクロナイザ２０の場合と同じように、１フレー
ム当たり１，２０１，７２８のサイクルを有し、フレー
ム全体に４２，４３２のギャップが均一に広がる。ギャ
ップは、図１Ｂのフィールド２、６および１４に相当す
る。換言すると、このクロックは、ＴＯＨと固定スタッ
フ・ビットを拒否する。
ＴＳ−１９２クロック２８のギャップを調整してブロッ
ク・クロック２６を作成する。ブロック・クロック２６
は、シンクロナイザ２０の場合と同じように、１フレー
ム当たり１，２０１，７２８のサイクルを有し、フレー
ム全体に４２，４３２のギャップが均一に広がる。ギャ
ップは、図１Ｂのフィールド２、６および１４に相当す
る。換言すると、このクロックは、ＴＯＨと固定スタッ
フ・ビットを拒否する。
【００８５】デシンクロナイザのブロック・クロック・
ギャッパ５７は、また、ポインタ調整のためにギャップ
を含めたり削除したりする。そのようなギャップは、ポ
インタ調整による位相ヒットを最少にするために３つの
フレームに広げなければならない。
ギャッパ５７は、また、ポインタ調整のためにギャップ
を含めたり削除したりする。そのようなギャップは、ポ
インタ調整による位相ヒットを最少にするために３つの
フレームに広げなければならない。
【００８６】マッピング・クロック・ギャッパ５５は、
ブロック内のインバンドＯＨチャネルから読み取ったブ
ロック・クロック２６およびβを受け取る。ギャップド
・クロック２６は、βを使用して、マッピング・クロッ
ク３２を生成するようにさらにギャップが調整される。
マッピング・クロック３２は、厳密にトリビュタリ・デ
ータ・ビット４２がクロック・タイミングで取り出され
るようにデータ・ビット４２′をギャップ・タイミング
で取り出す。
ブロック内のインバンドＯＨチャネルから読み取ったブ
ロック・クロック２６およびβを受け取る。ギャップド
・クロック２６は、βを使用して、マッピング・クロッ
ク３２を生成するようにさらにギャップが調整される。
マッピング・クロック３２は、厳密にトリビュタリ・デ
ータ・ビット４２がクロック・タイミングで取り出され
るようにデータ・ビット４２′をギャップ・タイミング
で取り出す。
【００８７】ビット４２は、次に、伸縮性記憶装置４３
とトランスミッタ・ディジタルＰＬＬ４９を含むトラン
スミッタ・バッファ・ユニット５４によって処理され
る。トリビュタリ・データ・ビット４２は、マッピング
・クロック３２を使用して出力伸縮性記憶装置４３にク
ロック・タイミングで入れられる。伸縮性記憶装置４３
は、フレキシブル・クロック・リカバリ回路４５から出
力されたデータ・クロック２４によって空にされる。
とトランスミッタ・ディジタルＰＬＬ４９を含むトラン
スミッタ・バッファ・ユニット５４によって処理され
る。トリビュタリ・データ・ビット４２は、マッピング
・クロック３２を使用して出力伸縮性記憶装置４３にク
ロック・タイミングで入れられる。伸縮性記憶装置４３
は、フレキシブル・クロック・リカバリ回路４５から出
力されたデータ・クロック２４によって空にされる。
【００８８】出力伸縮性記憶装置４３の位相は、トラン
スミッタ・ディジタルＰＬＬによって周期的にサンプリ
ングされる。サンプル３４は、ディジタル的に処理さ
れ、出力信号がフレキシブル・クロック４５に渡され、
ＶＣＯの電圧が制御される。フレキシブル・クロック回
路４５は、シンクロナイザのフレキシブル・クロック回
路２５を備えた類似のタイプであり、データ・クロック
２４を提供する。
スミッタ・ディジタルＰＬＬによって周期的にサンプリ
ングされる。サンプル３４は、ディジタル的に処理さ
れ、出力信号がフレキシブル・クロック４５に渡され、
ＶＣＯの電圧が制御される。フレキシブル・クロック回
路４５は、シンクロナイザのフレキシブル・クロック回
路２５を備えた類似のタイプであり、データ・クロック
２４を提供する。
【００８９】ＴｘＰＬＬ４９の帯域幅は、マッピングと
ポインタ調整によるジッタをフィルタリングできるほど
低く、またＶＣＯ雑音を抑制できるほど高くなければな
らない。
ポインタ調整によるジッタをフィルタリングできるほど
低く、またＶＣＯ雑音を抑制できるほど高くなければな
らない。
【００９０】本発明を、特定の実施形態の例に関して説
明したが、本発明の意図から逸脱することなくその広い
態様において、併記の特許請求の範囲内で当業者が想起
するさらに他の修正および改良を行うことができる。
明したが、本発明の意図から逸脱することなくその広い
態様において、併記の特許請求の範囲内で当業者が想起
するさらに他の修正および改良を行うことができる。
【図１】 本発明を例示する図であり、図１Ａは本発明
によるマッピング・システムを備えた通信ネットワーク
のブロック図である。図１Ｂは本発明の実施形態による
ブロックを示すＯＣ−１９２ｃフレームの図である。図
１Ｃはブロックの構造の例を示す図である。
によるマッピング・システムを備えた通信ネットワーク
のブロック図である。図１Ｂは本発明の実施形態による
ブロックを示すＯＣ−１９２ｃフレームの図である。図
１Ｃはブロックの構造の例を示す図である。
【図２】 本発明の実施形態によるシンクロナイザのブ
ロック図である。
ロック図である。
【図３】 本発明の実施形態によるデシンクロナイザの
ブロック図である。
ブロック図である。
【図４】 適応スタッフィング・アルゴリズムを例示す
る表を示す図である。
る表を示す図である。
【図５】 図５に続く、適応スタッフィング・アルゴリ
ズムを例示する表を示す図である。
ズムを例示する表を示す図である。
【図６】 スタッフ・ビットの広がりを例示する図であ
る。
る。
２０ シンクロナイザ ２１ レシーバ ２２ データ ２３ 伸縮性記憶装置 ２４ データ・クロック ２５ フレキシブル・クロック・リカバリ回路 ２６ ギャップド・クロック ２７ マッパ ２８ ＳＴＳ−１９２クロック ３０ マッピング・ユニット ３１ ＦＩＦＯ ３２ マッピング・クロック ３３ オーバヘッド・マルチプレクサ ３４ サンプル ３５ マッピング・クロック・ギャッパ・ブロック ３６ データ・リカバリ・ユニット ３７ ブロック・クロック・ギャッパ ３８ レシーバ・バッファ・ユニット ３９ オフ・ライン・フレーマ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム・ビー・ロバーツ カナダ、ケー２アール、１シー６、オンタ リオ、ネピアン、ミッション・イン・グロ ーヴ 10
Claims (20)
- 【請求項１】任意のレートＲ１の連続ディジタル信号
を、同期ネットワークを介してトランスペアレントなト
リビュタリとして送信する方法であって、 前記連続信号の前記任意のレートＲ１よりも高いレート
Ｒの固定長コンテナ信号を選択する段階と、 送信サイトで、前記連続信号のビットを前記コンテナ信
号のフレームの有効タイムスロットに分散させ、前記フ
レームに均一に分散された無効タイムスロットにスタッ
フ・ビットを提供する段階とを含む方法。 - 【請求項２】前記コンテナ信号が、ＳＯＮＥＴ／ＳＤＨ
信号であり、前記同期ネットワークがＳＯＮＥＴ／ＳＤ
Ｈネットワークである請求項１に記載の方法。 - 【請求項３】前記ＳＯＮＥＴ／ＳＤＨ信号が、さらに同
期トリビュタリを含む請求項２に記載の方法。 - 【請求項４】前記ＳＯＮＥＴ／ＳＤＨ信号が、複数のト
ランスペアレントなトリビュタリを含む請求項２に記載
の方法。 - 【請求項５】前記無効タイムスロットが、固定スタッフ
・ビットと適応スタッフ・ビットの一方を含む請求項１
に記載の方法。 - 【請求項６】前記分散させる段階が、 データ・ビットの連続ストリームを受け取り、前記任意
のレートＲ１と前記レートＲの位相差を決定する段階
と、 前記位相差に基づいて、前記連続ストリームに、前記フ
レーム内に前記固定スタッフ・ビットを収容する一定の
数のタイムスロットおよび前記フレーム内に前記適応ス
タッフ・ビットを収容するための調整可能な数のタイム
スロットを加える段階と、 を含む請求項５に記載の方法。 - 【請求項７】前記調整可能な数が、前記一定の数よりも
実質的に大きい請求項６に記載の方法。 - 【請求項８】前記一定の数が、伝送オーバヘッドＴＯＨ
タイムスロットと、剰余固定スタッフ・ビット・タイム
スロットとを含む請求項６に記載の方法。 - 【請求項９】前記ＴＯＨタイムスロットに、保守、運
用、管理および設備提供情報を提供する段階をさらに含
む請求項８に記載の方法。 - 【請求項１０】前記加える段階が、 前記フレームを、いくつかの等しいサイズのデータ・ブ
ロックと、前記一定の数のタイムスロットに分割する段
階と、 各ブロックごとに、 固定スタッフ・ビットの数を決定し、前記ブロック内に
前記固定スタッフ・ビットを均一に分散させる段階と、 前記調整可能な数を示す制御関数βを決定する段階と、 前記制御関数に基づいて前記固定スタッフ・ビットと前
記適応スタッフ・ビットを次のブロック内に均一にマッ
ピングする段階と、を含む請求項６に記載の方法。 - 【請求項１１】前記マッピングする段階が、 前記ブロック内のタイムスロットを識別するカウンタＣ
を提供する段階と、 前記制御関数βの逆の２進ビットαを定義する段階と、 前記カウンタＣのビット遷移デルタを計算する段階と、 関数Ｖａｌｉｄ（Ｃ，β）が偽のときに、前記カウンタ
Ｃによって識別されるタイムスロットが無効タイムスロ
ットであるかどうかを決定する段階と、 適応スタッフ・ビットを前記無効タイムスロット内に提
供する段階と、 を含む請求項１０に記載の方法。 - 【請求項１２】前記フレームの前記有効タイムスロット
から前記連続信号のデータ・ビットを取り出すことによ
って、受信サイトにおいて前記同期信号から前記連続信
号を復元する段階をさらに含む請求項１に記載の方法。 - 【請求項１３】同期ネットワークを介してトランスペア
レントなトリビュタリ信号として伝送するために任意の
レートの連続フォーマットの信号をマッピングするシン
クロナイザであって、 前記連続フォーマットの信号を受け取り、データ・ビッ
トのストリームと前記任意のレートを示すデータ・クロ
ックとを復元するデータ・リカバリ・ユニットと、 前記データ・ビットのストリームを受け取り、前記任意
のレートと前記トリビュタリのフレームのレートとの位
相差を決定し、制御関数βを生成するレシーバ・バッフ
ァ・ユニットと、 前記レシーバ・バッファ・ユニットから前記データ・ビ
ット・ストリームをマッピング・クロック・レートで取
り出し、スタッフ・ビットとデータ・ビットのカウント
を、前記制御関数βにしたがってブロック・クロック・
レートで前記フレーム内に一様に分散させるマッピング
・ユニットと、 を含むシンクロナイザ。 - 【請求項１４】前記レシーバ・バッファ・ユニットが、 ある量の前記ストリームのデータ・ビットを前記データ
・クロックで一時的に記憶し、前記データ・ビットを前
記ブロック・クロック・レートで前記マッピング・ユニ
ットに提供する伸縮性記憶装置と、 前記任意のレートと前記マッピング・クロックとの位相
差を決定し、前記制御関数βを提供するディジタルＰＬ
Ｌと、 を含む請求項１３に記載のシンクロナイザ。 - 【請求項１５】前記データ・リカバリ・ユニットが、前
記任意のレートを検出するための周波数敏捷性ＰＬＬ
と、前記データ・クロックを使用して前記データ・ビッ
トを検出するレシーバとを含む請求項１３に記載のシン
クロナイザ。 - 【請求項１６】前記マッピング・ユニットが、 前記同期フレームのレートを示すクロックを受け取り、
前記同期フレームのすべてのタイムスロットを与えるブ
ロック・レートの前記ブロック・クロック、および固定
スタッフ・ビットを収容する一定の数のタイムスロット
を与えるギャップを提供するブロック・クロック・ギャ
ッパと、 前記ブロック・クロックと前記制御信号βを受け取り、
前記同期フレームのすべてのタイムスロットを与えるマ
ッピング・レートのマッピング・クロック、および前記
フレーム内の適応スタッフ・ビットを収容する調整可能
な数のタイムスロットを与えるギャップを提供するマッ
ピング・クロック・ギャッパと、 前記ブロック・クロックと前記マッピング・クロックを
受け取り、それに従って前記フレーム内の前記データ・
ビットのストリームをマッピングするマッパと、を含む
請求項１３に記載のシンクロナイザ。 - 【請求項１７】前記同期ネットワーク内で前記フレーム
をシームレスに伝送するために複数の伝送オーバヘッド
ＴＯＨタイムスロットを再配列するためのレシーバＯＨ
ＦＩＦＯをさらに含む請求項１３に記載のシンクロナ
イザ。 - 【請求項１８】前記ＴＯＨタイムスロット内に運用、管
理、保守および設備提供データを追加するオーバヘッド
・マルチプレクサをさらに含む請求項１７に記載のシン
クロナイザ。 - 【請求項１９】トランスペアレントなトリビュタリとし
て同期ネットワークを介して受け取った任意のレートの
連続フォーマットの信号を逆マッピングするデシンクロ
ナイザであって、 ブロック・クロック・レートで前記トリビュタリのフレ
ームを受け取り、制御関数βを受け取り、データ・ビッ
トのストリームをマッピング・クロック・レートで取り
出す一方、前記制御関数βに従ってスタッフ・ビットを
除外する逆マッピング・ユニットと、 前記データ・ビットを受け取り、前記任意のレートと前
記フレームのレートとの位相差を決定するトランスミッ
タ・バッファ・ユニットと、 前記データ・ビットを受け取り、前記位相差によって制
御されたデータ・レートで前記連続フォーマットの信号
を送信するためのデータ送信ユニットと、 を含むデシンクロナイザ。 - 【請求項２０】前記制御関数βが、前記フレーム内で受
け取られる請求項１９に記載のデシンクロナイザ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/349,087 US7002986B1 (en) | 1999-07-08 | 1999-07-08 | Mapping arbitrary signals into SONET |
| US09/349087 | 1999-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001069104A true JP2001069104A (ja) | 2001-03-16 |
| JP4530385B2 JP4530385B2 (ja) | 2010-08-25 |
Family
ID=23370856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000204447A Expired - Fee Related JP4530385B2 (ja) | 1999-07-08 | 2000-07-06 | Ｓｏｎｅｔに任意の信号をマッピングする方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7002986B1 (ja) |
| EP (1) | EP1067722B1 (ja) |
| JP (1) | JP4530385B2 (ja) |
| CA (1) | CA2308968C (ja) |
| DE (1) | DE60035926T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004088889A1 (ja) * | 2003-03-31 | 2004-10-14 | Fujitsu Limited | トランスペアレント多重化方法および装置 |
| US7539775B2 (en) | 2002-12-10 | 2009-05-26 | Fujitsu Limited | Communications system, and communication device and network management device, which are used therein |
| WO2014013602A1 (ja) | 2012-07-20 | 2014-01-23 | 富士通株式会社 | 伝送装置 |
| JP2016072857A (ja) * | 2014-09-30 | 2016-05-09 | 富士通株式会社 | 光伝送装置および伝送フレーム生成方法 |
| JP2016127465A (ja) * | 2015-01-06 | 2016-07-11 | 日本電気株式会社 | Ｔｓデータ読出し装置及びｔｓデータ読出し方法 |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522671B1 (en) * | 1999-05-10 | 2003-02-18 | Nortel Networks Limited | Protocol independent sub-rate device |
| US7002986B1 (en) * | 1999-07-08 | 2006-02-21 | Nortel Networks Limited | Mapping arbitrary signals into SONET |
| US7173930B2 (en) * | 1999-10-26 | 2007-02-06 | Ciena Corporation | Transparent flexible concatenation |
| US6937614B1 (en) * | 1999-11-12 | 2005-08-30 | Nortel Networks Limited | Transparent port for high rate networking |
| US7139743B2 (en) | 2000-04-07 | 2006-11-21 | Washington University | Associative database scanning and information retrieval using FPGA devices |
| US6711558B1 (en) * | 2000-04-07 | 2004-03-23 | Washington University | Associative database scanning and information retrieval |
| US6870860B1 (en) * | 2000-04-19 | 2005-03-22 | Ciena Corporation | Semi-transparent time division multiplexer/demultiplexer |
| KR100358382B1 (ko) * | 2000-08-28 | 2002-10-25 | 엘지전자 주식회사 | 동기식 광전송 시스템에서 직렬입력 데이터의 병렬처리를위한 매핑장치 |
| US20020110157A1 (en) * | 2001-02-14 | 2002-08-15 | Kestrel Solutions | Method and apparatus for providing a gigabit ethernet circuit pack |
| US6816509B2 (en) * | 2001-03-02 | 2004-11-09 | Ciena Corporation | Data mapper and method for flexible mapping of control and data information within a SONET payload |
| JP3570507B2 (ja) * | 2001-03-28 | 2004-09-29 | 日本電気株式会社 | Ｓｔｍマッピング回路及び方法 |
| ITMI20010726A1 (it) * | 2001-04-05 | 2002-10-05 | Cit Alcatel | Metodo ed apparato per mappare interfacce dati fast ethernet in un singolo contenitore virtuale vc-4 di un payload stm-1/oc-3 trasmesso in u |
| DE60203173T2 (de) * | 2001-04-26 | 2006-04-20 | International Business Machines Corp. | Verfahren und vorichtung mit einfünger/rahmenanpasser mehrerer kanäle niedriger geschwindigkeiten in einen einzigen hochgeschwindigkeits sdh/sonet kanal |
| DE60108728T2 (de) | 2001-06-15 | 2006-05-11 | Lucent Technologies Inc. | Verfahren und ein Vorrichtung zum Übersenden und Empfangen gemultiplexter untergeordneter Signale |
| US20030048813A1 (en) * | 2001-09-05 | 2003-03-13 | Optix Networks Inc. | Method for mapping and multiplexing constant bit rate signals into an optical transport network frame |
| US7023942B1 (en) * | 2001-10-09 | 2006-04-04 | Nortel Networks Limited | Method and apparatus for digital data synchronization |
| US7716330B2 (en) * | 2001-10-19 | 2010-05-11 | Global Velocity, Inc. | System and method for controlling transmission of data packets over an information network |
| JP3892441B2 (ja) * | 2001-11-13 | 2007-03-14 | 富士通株式会社 | 仮想コンカチネーション伝送方法及び装置 |
| US7227876B1 (en) * | 2002-01-28 | 2007-06-05 | Pmc-Sierra, Inc. | FIFO buffer depth estimation for asynchronous gapped payloads |
| US20030185248A1 (en) * | 2002-03-27 | 2003-10-02 | Adc Telecommunications Israel Ltd. | Simplified bandwidth handling for SDH/SONET access rings |
| US20030225802A1 (en) * | 2002-06-02 | 2003-12-04 | Eci Telecom Ltd. | Enable generator EG, and method of mapping data using the EG |
| IL150011A (en) * | 2002-06-04 | 2007-12-03 | Eci Telecom Ltd | Mapping data in a communication network |
| US7711844B2 (en) | 2002-08-15 | 2010-05-04 | Washington University Of St. Louis | TCP-splitter: reliable packet monitoring methods and apparatus for high speed networks |
| US7324548B2 (en) * | 2002-11-01 | 2008-01-29 | Broadcom Corporation | Transceiver system and method supporting variable rates and multiple protocols |
| EP1416656B1 (en) * | 2002-11-01 | 2014-01-08 | Broadcom Corporation | Transceiver system and method supporting variable rates and multiple protocols |
| US20040114636A1 (en) * | 2002-12-13 | 2004-06-17 | General Instrument Corporation | Asynchronous data multiplexer |
| US7590154B2 (en) * | 2006-09-22 | 2009-09-15 | Applied Micro Circuits Corporation | Sampled accumulation system and method for jitter attenuation |
| CN2671239Y (zh) * | 2003-12-05 | 2005-01-12 | 华为技术有限公司 | 支持多业务处理的同步数字传送体系支路单元 |
| CA2523548C (en) | 2003-05-23 | 2014-02-04 | Washington University | Intelligent data processing system and method using fpga devices |
| US10572824B2 (en) | 2003-05-23 | 2020-02-25 | Ip Reservoir, Llc | System and method for low latency multi-functional pipeline with correlation logic and selectively activated/deactivated pipelined data processing engines |
| US6956847B2 (en) * | 2003-06-19 | 2005-10-18 | Cisco Technology, Inc. | Multi-rate, multi-protocol, multi-port line interface for a multiservice switching platform |
| KR100566240B1 (ko) * | 2004-03-16 | 2006-03-29 | 삼성전자주식회사 | Ｉｅｅｅ1394를 이용한 광 가입자 망의 가입자 분배 장치 |
| JP4230968B2 (ja) * | 2004-07-20 | 2009-02-25 | 株式会社日立ハイテクノロジーズ | 荷電粒子線装置 |
| JP4417807B2 (ja) * | 2004-08-25 | 2010-02-17 | 株式会社東芝 | エラスティックバッファ |
| EP1859378A2 (en) | 2005-03-03 | 2007-11-28 | Washington University | Method and apparatus for performing biosequence similarity searching |
| US7702629B2 (en) * | 2005-12-02 | 2010-04-20 | Exegy Incorporated | Method and device for high performance regular expression pattern matching |
| US7954114B2 (en) | 2006-01-26 | 2011-05-31 | Exegy Incorporated | Firmware socket module for FPGA-based pipeline processing |
| US8588354B2 (en) * | 2006-02-09 | 2013-11-19 | Flextronics Ap, Llc | Egress pointer smoother |
| US7746903B2 (en) * | 2006-03-07 | 2010-06-29 | Harris Corporation | SONET management and control channel improvement |
| US7840482B2 (en) | 2006-06-19 | 2010-11-23 | Exegy Incorporated | Method and system for high speed options pricing |
| US7826490B2 (en) * | 2006-06-29 | 2010-11-02 | Applied Micro Circuits Corporation | System and method for synchronous payload envelope mapping without pointer adjustments |
| US7809022B2 (en) * | 2006-10-23 | 2010-10-05 | Harris Corporation | Mapping six (6) eight (8) mbit/s signals to a SONET frame |
| US7660793B2 (en) | 2006-11-13 | 2010-02-09 | Exegy Incorporated | Method and system for high performance integration, processing and searching of structured and unstructured data using coprocessors |
| US8326819B2 (en) | 2006-11-13 | 2012-12-04 | Exegy Incorporated | Method and system for high performance data metatagging and data indexing using coprocessors |
| US7725469B2 (en) * | 2007-08-23 | 2010-05-25 | International Business Machines Corporation | System and program products for pruning objects in a service registry and repository |
| JP5835059B2 (ja) * | 2012-03-29 | 2015-12-24 | 富士通株式会社 | データ伝送装置及びデータ伝送方法 |
| US9088380B2 (en) | 2012-05-31 | 2015-07-21 | Ciena Corporation | Optical transport network generic non-client specific protection systems and methods |
| JP6290852B2 (ja) * | 2015-12-24 | 2018-03-07 | 日本電気株式会社 | 信号構成装置、信号構成システム、信号構成方法、および信号構成用プログラム |
| WO2018119035A1 (en) | 2016-12-22 | 2018-06-28 | Ip Reservoir, Llc | Pipelines for hardware-accelerated machine learning |
| US10985837B2 (en) | 2019-06-17 | 2021-04-20 | Ciena Corporation | Generic non-client specific protection via TCM status and enhanced OTN network propagation of client faults |
| US11309984B2 (en) | 2020-03-04 | 2022-04-19 | Ciena Corporation | TCM control for physical layer on OTU ports |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990013955A1 (fr) * | 1989-04-28 | 1990-11-15 | Anritsu Corporation | Generateur de signaux et recepteur de signaux fondes sur un systeme de transmission multiplex synchrone |
| JPH05292055A (ja) * | 1992-04-13 | 1993-11-05 | Matsushita Electric Ind Co Ltd | スタッフ同期装置 |
| JPH05316068A (ja) * | 1992-05-06 | 1993-11-26 | Fujitsu Ltd | 非同期３２Ｍｂ／ｓ信号のＳＤＨ収容方式 |
| JPH06261055A (ja) * | 1993-03-03 | 1994-09-16 | Mitsubishi Electric Corp | 中継装置 |
| JPH07264152A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | フレームマッピング／デマッピング方式 |
| JPH1022881A (ja) * | 1996-07-08 | 1998-01-23 | Nec Corp | ユニット内監視機能付の低速伝送信号インタフェースユニットとその内部障害監視方法 |
| JPH10145321A (ja) * | 1996-11-05 | 1998-05-29 | Fujitsu Ltd | Ｓｄｈ伝送システム及びアラーム伝送制御方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3872257A (en) * | 1974-03-11 | 1975-03-18 | Bell Telephone Labor Inc | Multiplex and demultiplex apparatus for digital-type signals |
| JPH0414681Y2 (ja) * | 1986-04-11 | 1992-04-02 | ||
| CA1262173A (en) | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
| US4791652A (en) | 1987-06-04 | 1988-12-13 | Northern Telecom Limited | Synchronization of asynchronous data signals |
| US4998242A (en) * | 1988-12-09 | 1991-03-05 | Transwitch Corp. | Virtual tributary cross connect switch and switch network utilizing the same |
| US4967405A (en) * | 1988-12-09 | 1990-10-30 | Transwitch Corporation | System for cross-connecting high speed digital SONET signals |
| JPH0654901B2 (ja) * | 1989-02-08 | 1994-07-20 | 富士通株式会社 | フォーマット変換制御方式 |
| US4928275A (en) | 1989-05-26 | 1990-05-22 | Northern Telecom Limited | Synchronization of asynchronous data signals |
| CA1326719C (en) * | 1989-05-30 | 1994-02-01 | Thomas E. Moore | Ds3 to 28 vt1.5 sonet interface circuit |
| US5131013A (en) * | 1990-05-30 | 1992-07-14 | At&T Bell Laboratories | Asynchronous-synchronous digital transmission signal conversion |
| DE4027967A1 (de) * | 1990-09-04 | 1992-03-05 | Philips Patentverwaltung | Stopfentscheidungsschaltung fuer eine anordnung zur bitratenanpassung |
| US5428641A (en) | 1993-07-23 | 1995-06-27 | Motorola, Inc. | Device and method for utilizing zero-padding constellation switching with frame mapping |
| US5453780A (en) * | 1994-04-28 | 1995-09-26 | Bell Communications Research, Inc. | Continous presence video signal combiner |
| JP3376144B2 (ja) * | 1994-12-28 | 2003-02-10 | 日本電気株式会社 | 光ネットワーク装置及び光伝送方式 |
| US5889781A (en) | 1996-06-11 | 1999-03-30 | Vlsi Technology | Asynchronous timing generator |
| US5784594A (en) | 1996-06-12 | 1998-07-21 | Lucent Technologies Inc. | Generic interactive device model wrapper |
| US6047005A (en) * | 1998-01-07 | 2000-04-04 | Mci Communications Corporation | Virtual bearer channel platform for processing service requests received in the form of channel data |
| US6240087B1 (en) * | 1998-03-31 | 2001-05-29 | Alcatel Usa Sourcing, L.P. | OC3 delivery unit; common controller for application modules |
| US7002986B1 (en) * | 1999-07-08 | 2006-02-21 | Nortel Networks Limited | Mapping arbitrary signals into SONET |
| US6829247B1 (en) * | 1999-12-23 | 2004-12-07 | Nortel Networks Limited | Method and apparatus for establishing dedicated local area network N) connections in an optical transmission network |
| US6870860B1 (en) * | 2000-04-19 | 2005-03-22 | Ciena Corporation | Semi-transparent time division multiplexer/demultiplexer |
| EP1246383A1 (en) * | 2001-03-28 | 2002-10-02 | Lucent Technologies Inc. | Data transmission system |
| US7277447B2 (en) * | 2001-03-30 | 2007-10-02 | Redback Networks Inc. | Onboard RAM based FIFO with pointers to buffer overhead bytes of synchronous payload envelopes in synchronous optical networks |
| US7362759B2 (en) * | 2001-05-21 | 2008-04-22 | Intel Corporation | Method and apparatus for encoding information |
| US7158517B2 (en) * | 2001-05-21 | 2007-01-02 | Intel Corporation | Method and apparatus for frame-based protocol processing |
-
1999
- 1999-07-08 US US09/349,087 patent/US7002986B1/en not_active Expired - Lifetime
-
2000
- 2000-05-18 CA CA2308968A patent/CA2308968C/en not_active Expired - Lifetime
- 2000-07-06 JP JP2000204447A patent/JP4530385B2/ja not_active Expired - Fee Related
- 2000-07-07 EP EP00305782A patent/EP1067722B1/en not_active Expired - Lifetime
- 2000-07-07 DE DE60035926T patent/DE60035926T2/de not_active Expired - Lifetime
-
2002
- 2002-04-18 US US10/124,235 patent/US7257117B2/en not_active Expired - Lifetime
-
2005
- 2005-11-30 US US11/289,351 patent/US7286564B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990013955A1 (fr) * | 1989-04-28 | 1990-11-15 | Anritsu Corporation | Generateur de signaux et recepteur de signaux fondes sur un systeme de transmission multiplex synchrone |
| JPH05292055A (ja) * | 1992-04-13 | 1993-11-05 | Matsushita Electric Ind Co Ltd | スタッフ同期装置 |
| JPH05316068A (ja) * | 1992-05-06 | 1993-11-26 | Fujitsu Ltd | 非同期３２Ｍｂ／ｓ信号のＳＤＨ収容方式 |
| JPH06261055A (ja) * | 1993-03-03 | 1994-09-16 | Mitsubishi Electric Corp | 中継装置 |
| JPH07264152A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | フレームマッピング／デマッピング方式 |
| JPH1022881A (ja) * | 1996-07-08 | 1998-01-23 | Nec Corp | ユニット内監視機能付の低速伝送信号インタフェースユニットとその内部障害監視方法 |
| JPH10145321A (ja) * | 1996-11-05 | 1998-05-29 | Fujitsu Ltd | Ｓｄｈ伝送システム及びアラーム伝送制御方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7539775B2 (en) | 2002-12-10 | 2009-05-26 | Fujitsu Limited | Communications system, and communication device and network management device, which are used therein |
| WO2004088889A1 (ja) * | 2003-03-31 | 2004-10-14 | Fujitsu Limited | トランスペアレント多重化方法および装置 |
| WO2014013602A1 (ja) | 2012-07-20 | 2014-01-23 | 富士通株式会社 | 伝送装置 |
| JPWO2014013602A1 (ja) * | 2012-07-20 | 2016-06-30 | 富士通株式会社 | 伝送装置 |
| US9729261B2 (en) | 2012-07-20 | 2017-08-08 | Fujitsu Limited | Transmission apparatus |
| JP2016072857A (ja) * | 2014-09-30 | 2016-05-09 | 富士通株式会社 | 光伝送装置および伝送フレーム生成方法 |
| JP2016127465A (ja) * | 2015-01-06 | 2016-07-11 | 日本電気株式会社 | Ｔｓデータ読出し装置及びｔｓデータ読出し方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7257117B2 (en) | 2007-08-14 |
| DE60035926D1 (de) | 2007-09-27 |
| US7286564B2 (en) | 2007-10-23 |
| US20020159473A1 (en) | 2002-10-31 |
| US20060088061A1 (en) | 2006-04-27 |
| DE60035926T2 (de) | 2007-12-06 |
| CA2308968C (en) | 2010-01-26 |
| EP1067722A3 (en) | 2002-10-02 |
| EP1067722B1 (en) | 2007-08-15 |
| CA2308968A1 (en) | 2001-01-08 |
| US7002986B1 (en) | 2006-02-21 |
| JP4530385B2 (ja) | 2010-08-25 |
| EP1067722A2 (en) | 2001-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4530385B2 (ja) | Ｓｏｎｅｔに任意の信号をマッピングする方法 | |
| JP3429308B2 (ja) | ポインタを含むフレーム構造を分解及び組立する方法 | |
| JP2000332717A (ja) | マルチプレクサ、デマルチプレクサおよびインターフェース装置 | |
| ES2336730T3 (es) | Sistema de comunicacion. | |
| US7002968B1 (en) | Transport system and transport method | |
| US5706285A (en) | Network interfacing method and a network interface for a digital transmission network | |
| US20020186719A1 (en) | Pointer adjustment wander and jitter reduction apparatus for a desynchronizer | |
| US20070019772A1 (en) | Timeshared jitter attenuator in multi-channel mapping applications | |
| EP1436923B1 (en) | Method and apparatus for digital data synchronization | |
| US7085293B2 (en) | Scaleable transport of TDM channels in a synchronous frame | |
| JP3429307B2 (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファ方法及び装置 | |
| JP3429309B2 (ja) | 同期デジタル遠隔通信システムにおけるエラスティックバッファメモリの充填率を監視する方法及び装置 | |
| US7630397B2 (en) | Efficient scalable implementation of VCAT/LCAS for SDH and PDH signals | |
| US7688833B2 (en) | Synchronous transmission network node | |
| EP0699363B1 (en) | Method and device for making a justification decision at a node of a synchronous digital telecommunication system | |
| US20010015980A1 (en) | Mapping of dynamic synchronous transfer mode network onto an optical network | |
| US7590154B2 (en) | Sampled accumulation system and method for jitter attenuation | |
| US7715443B1 (en) | Boundary processing between a synchronous network and a plesiochronous network | |
| GB2349310A (en) | Synchronous communication systems | |
| Dutta et al. | Grooming mechanisms in SONET/SDH and next-generation SONET/SDH | |
| Kerhalkar et al. | VHDL Simulation of Tu-11/Tu-12 in Synchronous Digital Hierarchy | |
| Manke et al. | Dynamic Buffer Allocation–A New Approach to Reduce Buffer Size at Receiver in VCAT Enabled Next Generation SDH Networks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100218 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100223 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100317 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |