ES2250686T3

ES2250686T3 - Disposicion de conmutacion que incluye buses de intervalos de tiempo y varias memorias intermedias.

Info

Publication number: ES2250686T3
Application number: ES02756003T
Authority: ES
Inventors: Arild Wego; Paal Longva Hellum
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 2002-09-06
Filing date: 2002-09-06
Publication date: 2006-04-16
Anticipated expiration: 2022-09-06
Also published as: US20060002398A1; CN1662894B; EP1535167B1; EP1535167A1; CN1662894A; DE60208087T2; AU2002321955A1; DE60208087D1; WO2004023319A1; ATE313115T1

Abstract

Una disposición aplicada a un nodo en una red de comunicación, comprendiendo dicho nodo uno o más buses de ranuras de tiempo que transfieren tramas desde varias líneas de entrada en serie ubicadas sobre un lado receptor del nodo hacia varias líneas de salida en serie ubicadas sobre el lado transmisor del nodo, comprendiendo dicha disposición una o dos memorias intermedias de datos para cada bus de ranuras de tiempo en el lado receptor que almacenan en memoria intermedia las tramas de las líneas de entrada antes de la transmisión, caracterizada por una tabla de conexión para cada bus de ranuras de tiempo en el lado receptor, conteniendo cada entrada de la tabla de conexión por lo menos un dato de dirección que apunta a un byte en la memoria intermedia de datos asociada; las entradas están dispuestas en el mismo orden en que sus bytes correspondientes deben ser transferidos en el bus de datos, y un contador, sincronizado con un reloj utilizado por el bus de ranuras de tiempo para la transmisión de ranuras de tiempo, que indica qué byte de la memoria intermedia de datos asociada debe ser traído en ese momento de la memoria intermedia del bus de datos hacia una ranura de tiempo del bus de datos asociado mediante indexación de las entradas de la tabla de conexión.

Description

Disposición de conmutación que incluye buses de intervalos de tiempo y varias memorias intermedias.

Campo de la invención

La presente invención se refiere a nodos de datos en redes de comunicación, en particular, para transmitir flujos de datos independientes en serie a través de conmutadores Multiplexores por División en el Tiempo (TDM) síncronos.

Antecedentes de la invención

El nivel más bajo de las redes de comunicación, como el nivel de conectividad en una red central de un entorno celular, podría verse como un nivel de recursos distribuidos para administrar flujos de datos. Los conmutadores y multiplexores son algunos de los componentes principales para este propósito. En redes de comunicación complejas que administran datos de diferentes formatos y varían relaciones de datos, es de la mayor importancia que la construcción de los componentes sea flexible sin ser demasiado compleja.

Convencionalmente, los conmutadores comprenden varias entradas y salidas en serie. El flujo de datos de una entrada puede ser dirigido en su totalidad hacia una cierta línea de salida, o este puede consistir en una mezcla de tramas de datos multiplexados por división en el tiempo que serán distribuidas hacia varias salidas. Las diferentes líneas pueden estar circulando por varias interfaces, por ejemplo E1, E2, E3 y MTS-1 (figura 1). Adicionalmente, la velocidad de datos de cada línea de entrada puede variar en una amplia gama. La transición de las tramas de datos en los conmutadores es, con frecuencia, ejecutada por medio de buses de ranuras de tiempo (TDMs) ubicados en el plano posterior de los conmutadores. Un bus TDM tiene un tamaño de capacidad total de, típicamente, alrededor de 1 Gbit/s, en el cual cada ranura de tiempo contiene 64 kbit de datos.

Una aplicación tradicional de bus TDM consiste en un bus de datos (usualmente 8 bits), un reloj de datos y una señal de sincronización de trama. El dominio del tiempo está dividido en tramas en el cual cada trama tiene una duración fija (usualmente 125 \mus). Una señal de sincronización de trama indica el comienzo de cada trama y tiene un periodo tan largo como la duración de la trama. La señal de sincronización de trama y el reloj de datos vienen de una fuente maestra de sincronización y forman las señales maestras de tiempo para todos los transmisores y receptores que están comunicando mediante el bus MTD. Las tramas están divididas en un número fijo (n) de ranuras de tiempo (RT) identificadas mediante contadores locales de ranuras de tiempo. Los contadores locales de ranuras de tiempo son reinicializados por la señal de sincronización de trama (ST). En cada RT, los datos pueden ser transmitidos desde un transmisor a un receptor utilizando multiplexión por división en el tiempo (TDM). Los datos en serie que llegan de líneas de datos son puestos en paralelo (8 bits) de forma que los datos puedan ser trazados en las ranuras de tiempo.

En implementaciones de componentes de la técnica anterior, como se describió anteriormente, hay limitaciones en la flexibilidad de los conmutadores digitales síncronos con respecto a retardo mínimo y flexibilidad de configuración cuando se combina con un concepto de no-bloqueo, conmutación de ranuras de tiempo múltiples, alta capacidad y alta fiabilidad.

La solicitud de patente internacional WO 99/59276 describe un conmutador digital síncrono con mejoras comparado con los componentes disponibles en el comercio que utilizan esquemas de matriz de conmutación con una arquitectura centralizada.

El método de direccionamiento dado en el documento WO 99/59276 está descrito superficialmente. La utilización de una memoria de acceso aleatorio (RAM) de sólo 2 bits para cada ranura de tiempo tiene una limitación en cuántas ranuras de tiempo pueden ser interconectadas (conmutadas) entre dos tarjetas de línea. Por ejemplo, no está descrito cómo cambiar el orden de las ranuras de tiempo.

La publicación de patente US-A-4 791 629 describe un nodo de una red de comunicación, comprendiendo dicho nodo un bus de ranuras de tiempo que transfiere tramas desde un cierto número de líneas de entrada en serie ubicadas sobre un lado receptor del nodo hacia un cierto número de líneas de salida en serie ubicadas sobre el lado transmisor del nodo, en dos memorias intermedias de datos para cada bus de ranuras de tiempo en el lado receptor, para almacenar en memoria intermedia las tramas de las líneas de entrada antes de la transmisión.

Resumen de la invención

Es un objetivo de la presente invención proporcionar una disposición que elimine los inconvenientes descritos anteriormente. Las características definidas en las reivindicaciones adjuntas caracterizan este método.

Breve descripción de los dibujos

Con el fin de hacer la invención más fácilmente entendible, la discusión que sigue se referirá a los dibujos anexos.

La figura 1 es un diagrama de bloques que ilustra un ejemplo de líneas de entrada/salida en serie con interfaces variables conectadas a un bus TDM, por ejemplo en un conmutador.

La figura 2 muestra cómo unos punteros están asignando el espacio de memoria de una memoria intermedia TDM según la presente invención.

La figura 3 muestra tres bloques de memoria intermedia TDM con tablas de conexión asociadas en el lado receptor de tres buses TDM.

La figura 4 muestra un ejemplo de una entrada en una tabla de conexión en el lado receptor de los buses TDM según la presente invención.

La figura 5 muestra tres bloques de memoria intermedia TDM diferentes y una tabla de conexión compartida en el lado transmisor de tres buses TDM.

La figura 6 muestra un ejemplo de una entrada en una tabla de conexión en el lado transmisor de los buses TDM según la presente invención.

Descripción detallada de las realizaciones preferidas

En lo que sigue, será descrita una realización preferida de la presente invención. Esta es sólo una de muchas realizaciones y variaciones dentro del alcance de la invención definida por las reivindicaciones independientes adjuntas y no debe ser considerada como limitación.

La realización preferida reside en un conmutador con líneas de entrada/salida de varias interfaces, como se muestra en la figura 1. Hay tres buses en el plano posterior y los datos entrantes serán distribuidos entre ellos. Hay 8192 ranuras de tiempo por trama disponibles en cada bus (66 Mhz), que equivalen a 24576 ranuras de tiempo en conjun-
to.

Los datos entrantes serán almacenados en memoria intermedia en un juego de bloques de memoria para cada bus. El tamaño físico de los bloques de memoria está fijado en 2048 bytes, lo que significa que el sistema puede manejar un máximo de 2048 bytes diferentes (ranuras de tiempo) por trama. Las memorias están configuradas con antelación con un valor puntero para cada línea activa, como se ilustra en la figura 2.

El valor puntero contiene la dirección en la cual se supone que será almacenado el primer byte de una trama. Esta dirección está cargada en un puntero local al inicio de una nueva trama y el puntero es incrementado después de que se han escrito datos en esa dirección. La memoria puede estar compartida por 32 diferentes líneas, pero también puede estar ocupada por sólo una.

Con referencia a la figura 3, además de los bloques de memoria hay una tabla de conexión asociada a cada uno que contiene 8192 entradas. Cada entrada tiene un campo de dirección y un campo de control. El campo de dirección apunta a la ubicación en la memoria donde pueden ser encontrados los datos que deben ser leídos de la memoria, mientras que el campo de control contiene información sobre, por ejemplo, si la ranura de tiempo en curso está permitida, si es una ranura de tiempo de retardo mínimo, etc.

Cuando se leen datos de las memorias, un contador de ranuras de tiempo es utilizado para indexar las tablas de conexión. El contador está sincronizado con el reloj del bus y es incrementado junto con las ranuras de tiempo en el plano posterior. El bus del plano posterior puede transferir tres bytes diferentes a la vez (un byte por bus), de manera que la entrada de la tabla de conexión en curso se relacionará con las ranuras de tiempo x, x + 1 y x + 2 en
paralelo.

El orden con el que los bytes están ubicados sobre el bus es el mismo que el orden de sus direcciones asociadas en la tabla de conexión. De este modo, la secuencia de bytes de los buses TDM y, por lo tanto, también la conmutación de datos desde las líneas de entrada a las líneas de salida, son controlados por el lugar donde las direcciones son almacenadas en la tabla de conexión. Esto está predispuesto por un software según los requerimientos de conmutación correspondientes.

En la figura 4 se muestra una entrada en la tabla de conexión del lado receptor. La entrada consiste en los siguientes campos:

DIRECCIÓN: dirección de un byte en un bloque de memoria

PER: ranura de tiempo permitida. Fijar en "1" si la ranura de tiempo está permitida y los datos correspondientes serán puestos en el bus del plano posterior.

MIN: Indica si la ranura de tiempo es de retardo mínimo.

CPU: Indica si los datos serán traídos de un registro de CPU.

\newpage

El término "retardo mínimo" expresa un modo del conmutador en el cual se ha dado alta prioridad a la transferencia rápida de datos. En el modo de retardo normal los datos son almacenados en una trama y puestos en el bus en la siguiente. En otras palabras, se requieren dos memorias, conteniendo cada una 2048 bytes. Sin embargo, en el modo de retardo mínimo sólo se requiere una memoria dado que los datos serán puestos en el bus lo más rápido posible. El programador de software tiene que asegurarse de que dentro de la misma trama, una ubicación de datos no es leída antes de su inscripción. El retardo mínimo debería estar configurado sobre el nivel de línea y no sobre el nivel de ranura de tiempo.

Hasta este momento sólo ha sido descrito el lado receptor de los buses TDM. Según la presente invención, una arquitectura similar está presente en el lado transmisor, como se muestra en la figura 5. Los módulos mostrados son responsables de almacenar los datos que llegan desde el bus del plano posterior y de pasarlos a las líneas salientes.

Como ya se mencionó, hay tres buses en el plano posterior y cada uno de ellos puede tener 8192 ranuras de tiempo (66 Mhz). Esto equivale a 24576 ranuras de tiempo en conjunto. Los datos que vienen del plano posterior irán a un bloque de memoria por bus y entonces una tabla de conexión direccionará esas memorias. A diferencia del lado receptor, hay sólo una tabla de conexión y no una por bus. Sin embargo, la tabla de conexión del lado transmisor también contiene direcciones y bits de control. Las direcciones son utilizadas para apuntar a ubicaciones en los bloques de memoria, mientras que los bits de control pueden ser utilizados para fijar el retardo mínimo.

El tamaño de la tabla de conexión está fijado en 2048 bytes, lo que significa que el sistema puede manejar un máximo de 2048 bytes diferentes por trama. La tabla de memoria está configurada con antelación con un parámetro de tamaño y con un valor puntero para cada línea de salida activa. El valor puntero contiene la dirección en la cual puede ser encontrada la primera dirección de memoria. Este valor puntero está cargado en un puntero local al inicio de una nueva trama y el puntero es incrementado después de que se han traído datos desde la ubicación que el puntero está direccionando. La tabla de conexión puede estar compartida por 32 diferentes líneas, pero también puede estar ocupada por sólo una. El parámetro de tamaño controla la asignación de la tabla de conexión.

Un contador de ranura de tiempo es utilizado para indexar la memoria grande cuando se traen datos desde el bus del plano posterior. Dado que hay tres buses, deben ser traídos tres bytes de datos en paralelo. El orden de las direcciones en cada parte de la tabla de conexión controla entonces el orden de salida de los bytes correspondientes en las respectivas líneas de salida.

También, en el lado de transmisión, retardo mínimo significa que se utiliza sólo un bloque de memoria por bus TDM, dado que los datos serán puestos en el bus lo más rápido posible. El programador de software tiene que asegurarse de que no es leída una ubicación de datos antes de su inscripción dentro de la misma trama.

32 registros de CPU dedicados están disponibles para almacenar datos de patrones inactivos. Estos patrones pueden ser enviados sobre líneas en serie.

Se muestra en la figura 6 una entrada en la tabla de conexión del lado de transmisión. La entrada consiste en los siguientes campos:

DIRECCIÓN: dirección de la memoria RAM

MIN: indica si la ranura de tiempo es de retardo mínimo.

BUS: "00" - traer datos del bus 1

\quad: "01" - traer datos del bus 2

\quad: "10" - traer datos del bus 3

\quad: "11" - traer datos de un registro de CPU

La presente invención proporciona flexibilidad total para interconectar ranuras de tiempo y cualquier combinación de ranuras de tiempo puede ser transferida entre líneas (cambiados el orden y número de ranura de tiempo) dependiendo de cómo estén configuradas la tablas de conexión para escribir en y leer desde el bus TDM.

Por otro lado, la espera a través del nodo puede ser muy baja cuando se utiliza retardo mínimo. De hecho, ésta puede ser menor que 40 \mus para una conexión de 2 Mbit/s. En el modo de retardo mínimo el sistema no está en no-bloqueo.

La presente invención tiene en cuenta un incremento en la velocidad del plano posterior y puede implementarse una alta capacidad a un costo relativamente bajo.

Así mismo, se permiten bus TDM redundantes, multidistribución y difusión (un transmisor y varios receptores).

Abreviaturas

E1: Método de transferencia de datos de 2 Mbit/s

LÍNEA: Líneas de datos en serie, por ejemplo E1, MTS-1, etc.

UAP: Unidad alimentadora de potencia.

MTS-1: Modo de Transferencia Síncrono

TDM: Multiplexión por División en el Tiempo.

Claims

1. Una disposición aplicada a un nodo en una red de comunicación, comprendiendo dicho nodo uno o más buses de ranuras de tiempo que transfieren tramas desde varias líneas de entrada en serie ubicadas sobre un lado receptor del nodo hacia varias líneas de salida en serie ubicadas sobre el lado transmisor del nodo, comprendiendo dicha disposición una o dos memorias intermedias de datos para cada bus de ranuras de tiempo en el lado receptor que almacenan en memoria intermedia las tramas de las líneas de entrada antes de la transmisión, caracterizada por

una tabla de conexión para cada bus de ranuras de tiempo en el lado receptor, conteniendo cada entrada de la tabla de conexión por lo menos un dato de dirección que apunta a un byte en la memoria intermedia de datos asociada; las entradas están dispuestas en el mismo orden en que sus bytes correspondientes deben ser transferidos en el bus de datos, y

un contador, sincronizado con un reloj utilizado por el bus de ranuras de tiempo para la transmisión de ranuras de tiempo, que indica qué byte de la memoria intermedia de datos asociada debe ser traído en ese momento de la memoria intermedia del bus de datos hacia una ranura de tiempo del bus de datos asociado mediante indexación de las entradas de la tabla de conexión.

2. Disposición según la reivindicación 1, caracterizada porque las memorias intermedias de datos están compartidas entre todas las líneas de entrada por medio de punteros respectivos que asignan un área de memoria en la memoria intermedia de datos para cada una de las líneas de entrada.

3. Disposición según las reivindicaciones 1 ó 2, caracterizada porque cada entrada en la tabla de conexión contiene, además de las direcciones de los datos, un campo de control.

4. Disposición según cualquiera de las reivindicaciones precedentes, caracterizada porque hay sólo una memoria intermedia de datos para cada bus de ranuras de tiempo y, dentro de la misma trama, no es leída una ubicación de datos en la memoria intermedia antes de su inscripción.

5. Una disposición aplicada a un nodo en una red de comunicación, comprendiendo dicho nodo uno o más buses de ranuras de tiempo que transfieren tramas desde varias líneas de entrada en serie ubicadas sobre un lado receptor del nodo hacia varias líneas de salida en serie ubicadas sobre el lado transmisor del nodo, caracterizada por

una o dos memorias intermedias de datos para cada bus de ranuras de tiempo en el lado trasmisor que almacenan en memoria intermedia las tramas de los buses de ranuras de tiempo antes de enviarlos hacia la línea de salida,

una tabla de conexión en la cual cada entrada de la tabla de conexión contiene por lo menos un dato de dirección que apunta a un byte en una de las memorias intermedias; las entradas están dispuestas en el mismo orden en que sus bytes correspondientes deben ser transferidos hacia una línea de salida

6. Disposición según la reivindicación 5, caracterizada por

un puntero inicial por línea de salida que asigna un área de memoria en la tabla de conexión para cada una de las líneas de salida y que apunta hacia la primera entrada en cada área de memoria,

un puntero de indexación por línea de salida que apunta hacia la entrada en la tabla de conexión que contiene la dirección hacia el byte que actualmente está siendo traído desde una de las memorias intermedias hacia la línea de salida asociada.

7. Disposición según las reivindicaciones 5 ó 6, caracterizada porque cada entrada en la tabla de conexión contiene, además de las direcciones de los datos, un campo de control.

8. Disposición según una de las reivindicaciones 5 a 7, caracterizada porque hay sólo una memoria intermedia de datos para cada bus de ranuras de tiempo y, dentro de la misma trama, no es leída una ubicación de datos en la memoria intermedia antes de su inscripción.

9. Disposición según una de las reivindicaciones 5 a 8, caracterizada porque hay solo una memoria intermedia de datos para cada bus de ranuras de tiempo y, dentro de la misma trama, no es leída una ubicación de datos en la memoria intermedia antes de su inscripción.