CN101207471B - 对时隙进行交换的方法与装置 - Google Patents

Abstract

本发明涉及通信技术领域，公开了一种对时隙进行交换的方法与装置，其中，所述方法包括：对输入时隙的串行数据分别进行串并转换和时钟域转换处理，再将串并转换和时钟域转换后得到的并行数据进行缓存；获取输入时隙和输出时隙的交换表，根据所述时隙交换表从缓存的并行数据中读取对应的并行数据，对所述对应的并行数据分别进行并串转换和时钟域转换，再将并串转换和时钟域转换后得到的串行数据发送给输出时隙。本发明实施例不需对系统时钟和线路侧时钟进行同步，从而可以使用较低的系统时钟就可以对多路时隙进行交换，同时在交换容量增加时，系统时钟的频率增加很少，这样可以提高时隙的交换能力。

Description

对时隙进行交换的方法与装置

技术领域

本发明涉及通信技术领域，尤其涉及一种对时隙进行交换的方法与装置。

背景技术

基于时分复用(Time Division Multiplex，TDM)的网络将通道或信道按照时隙划分，一般每个时隙的数据流为64Kbps。所有时隙在帧中都有固定的位置。根据输入时隙和输出时隙的配置结果可以将输入时隙的数据交换到相同或不同的输出时隙中，例如，输入线路的时隙为1，输出线路的时隙为2。

现有技术提供了一种对时隙进行交换的方法，由图1可知，在进行时隙交换需要一个外部输入时钟，该时钟可由外部时钟电路产生(例如锁相环电路)，倍频为16.384MHz、32.768MHz或更高，该输入时钟直接作为内部交换的系统时钟，它和线路侧时钟同步，所述线路侧时钟包括串行数据输入时钟或串行数据输出时钟。其中，所述方法的处理流程如下：

S1、对输入时隙的串行数据进行串并转换后得到并行数据，再使用系统时钟将其写入数据存储单元(Data Memory，DM)缓存。其中，所述系统时钟可以是外部电路提供，也可以是由交换芯片的内部锁相环电路产生。

S2、根据连接控制单元(Connection Memory，CM)中的输入时隙和输出时隙的配置结果使用系统时钟读取存储在DM中的并行数据。

由于系统时钟和线路侧时钟同步，因此使用系统时钟可以直接稳定地读取时隙数据，这是因为系统时钟比线路侧时钟高很多，当多路线路侧数据进来时，在一个时隙时间内，选择线路侧时钟来读取可能来不及完成所有线路的时隙处理，需要一个更高的时钟来处理。例如一个时隙时间是3.9us，线路侧时钟是2.048MHz，那么使用该线路侧时钟最大可以在一个时隙间隔内处理8路线路数据(8×(1/2.048MHz)＝3.9us，如果有16条线路输入，那么使用线路侧时钟就不能完成所有线路的时隙处理。

S3、使用所述线路侧时钟将DM中的并行数据进行并串转换得到串行数据，再将所述串行数据发送给输出时隙完成交换功能。

发明人在实现本发明过程中，发现现有技术中至少存在如下问题：

1、上述现有技术要求系统时钟和线路侧时钟同步，当交换容量增加时，对系统时钟的频率要求越来越高，这样对芯片电路的实现要求非常高，从而增加了系统的成本，同时也降低了芯片的稳定性。

2、当系统时钟频率较高时，不便于在可编程器件实现时隙交换功能。

发明内容

本发明实施例要解决的技术问题是提供一种对时隙进行交换的方法与装置，该方法与装置使得系统时钟和线路侧时钟可以不同步。

为解决上述技术问题，本发明实施例提供了一种对时隙进行交换的方法，包括：

对输入时隙的串行数据进行串并转换得到并行数据，使用线路侧时钟将串并转换得到的并行数据进行锁存，再使用系统时钟读取锁存的并行数据；或者，将输入时隙的串行数据从线路侧时钟域转换为系统时钟域，将输入时隙的串行数据从线路侧时钟域转换为系统时钟域，并将系统时钟域对应的串行数据进行串并转换得到并行数据；将得到的并行数据进行缓存；

获取输入时隙和输出时隙的交换表，根据所述输入时隙和输出时隙的交换表从缓存的并行数据中读取对应的并行数据；

将所述对应的并行数据进行锁存，再使用线路侧时钟读取锁存的并行数据，再将线路侧时钟域对应的并行数据进行并串转换得到串行数据；或者，将所述对应的并行数据进行并串转换得到串行数据，再将并串转换得到的串行数据进行锁存，再使用线路侧时钟读取所述锁存的串行数据；将得到的串行数据发送给输出时隙。

本发明实施例提供了一种对时隙进行交换的装置，包括：

串并转换和时钟域转换单元，用于对输入时隙的串行数据进行串并转换得到并行数据，使用线路侧时钟将串并转换得到的并行数据进行锁存，再使用系统时钟读取锁存的并行数据；或者，将输入时隙的串行数据从线路侧时钟域转换为系统时钟域，将输入时隙的串行数据从线路侧时钟域转换为系统时钟域，并将系统时钟域对应的串行数据进行串并转换得到并行数据；

缓存单元，用于对得到的并行数据进行缓存；

获取单元，用于获取输入时隙和输出时隙的交换表，以及根据所述输入时隙和输出时隙的交换表从缓存的并行数据中读取对应的并行数据；

并串转换和时钟域转换单元，用于将所述对应的并行数据进行锁存，再使用线路侧时钟读取锁存的并行数据，再将线路侧时钟域对应的并行数据进行并串转换得到串行数据；或者，将所述对应的并行数据进行并串转换得到串行数据，再将并串转换得到的串行数据进行锁存，再使用线路侧时钟读取所述锁存的串行数据；将得到的串行数据发送给输出时隙。

附图说明

以上技术方案具有如下优点或有益效果：由于本发明实施例首先对输入时隙的串行数据分别进行串并转换和时钟域转换处理，再将串并转换和时钟域转换后得到的并行数据进行缓存；然后根据输入时隙和输出时隙的交换表从缓存的并行数据中读取对应的并行数据，对所述对应的并行数据分别进行并串转换和时钟域转换，再将并串转换和时钟域转换后得到的串行数据发送给输出时隙，这样可以将线路侧时钟和系统时钟隔离，与现有技术线路侧时钟和系统时钟同步相比较，本发明实施例不需对系统时钟和线路侧时钟进行同步，从而可以使用较低的系统时钟就可以对多路时隙进行交换，同时在交换容量增加时，系统时钟的频率增加很少，这样可以提高时隙的交换能力。

图1是现有技术的结构式意图；

图2是本发明实施例一的结构示意图；

图3是本发明实施例一对时隙进行交换的方法流程图；

图4是本发明实施例二对时隙进行交换的方法流程图；

图5是本发明实施例三对时隙进行交换的装置示意图。

具体实施方式

本发明实施例提供了一种对时隙进行交换的方法，所述方法包括：

对输入时隙的串行数据分别进行串并转换和时钟域转换处理，再将串并转换和时钟域转换后得到的并行数据进行缓存；

获取输入时隙和输出时隙的交换表，根据所述时隙交换表从缓存的并行 数据中读取对应的并行数据，对所述对应的并行数据分别进行并串转换和时钟域转换，再将并串转换和时钟域转换后得到的串行数据发送给输出时隙。

为使本领域技术人员能够更好地理解本发明实施例，下面结合附图对本发明实施例的技术方案进行描述。

参照图2，图2是本发明实施例一的结构示意图，该图包括串并转换模块、并串转换模块、两个时钟转换模块、CPU、CM以及DM。串并转换模块用于对输入时隙的串行数据进行串并转换得到并行数据，其中一个时钟转换模块用于使用线路侧时钟将并行数据进行锁存，再使用系统时钟读取锁存的并行数据，再将所述并行数据写入DM进行缓存，从而实现线路侧时钟域到系统时钟域的转换。

CPU用于配置输入时隙和输出时隙的交换表，再将所述时隙交换表放至CM中进行存储。另一个时钟转换模块用于将根据CM中的时隙交换表从DM中读取到的并行数据进行锁存，再使用线路侧时钟读取锁存的并行数据。

并串转换模块用于对锁存的并行数据进行并串转换得到串行数据，再将所述串行数据发送到输出时隙上完成交换功能。

实施例一、一种对时隙进行交换的方法，其方法流程如图3所示，具体包括以下步骤：

步骤301、对输入时隙的串行数据进行串并转换后得到并行数据。

步骤302、将并行数据从线路侧时钟域转换为系统时钟域，并将所述系统时钟域对应的并行数据写入DM进行缓存。

所述将并行数据从线路侧时钟域转换为系统时钟域的步骤具体如下：

使用线路侧时钟将并行数据进行锁存，再使用系统时钟读取锁存的并行数据，从而得到系统时钟域对应的并行数据。其中，所述系统时钟可以是外部电路提供，也可以是由交换芯片的内部锁相环电路产生。

步骤303、从CM中读取输入时隙和输出时隙的交换表，根据所述时隙交换表从DM中读取对应的并行数据。

步骤304、将所述读取到的并行数据从系统时钟域转换为线路侧时钟域，具体为：将从DM中读取的对应并行数据进行锁存，再使用线路侧时钟读取 锁存的并行数据，从而得到线路侧时钟域对应的并行数据。通常用锁存器将并行数据进行锁存，所述锁存器由若干个触发器构成的一次能存储多位二进制代码的时序逻辑电路，其中，锁存器输出端的状态不会随输入端的状态变化而变化。

步骤305、将线路侧时钟域对应的并行数据进行并串转换得到串行数据，以及将所述串行数据发送到输出时隙上完成交换功能。

实施例二、一种对时隙进行交换的方法，其方法流程如图4所示，具体包括以下步骤：

步骤401、将输入时隙的串行数据从线路侧时钟域转换为系统时钟域，并将系统时钟域对应的串行数据进行串并转换得到并行数据。

将输入时隙的串行数据从线路侧时钟域转换为系统时钟域的步骤包括：

使用线路侧时钟将所述输入时隙的串行数据进行锁存，再使用系统时钟读取锁存的串行数据，从而得到系统时钟域对应的串行数据。其中，所述系统时钟可以是外部电路提供，也可以是由交换芯片的内部锁相环电路产生。

步骤402、将串并转换后得到的并行数据写入DM进行缓存。

步骤403、从CM中获取输入时隙和输出时隙的交换表，根据所述时隙交换表从DM中读取对应的并行数据。

步骤404、将读取到的并行数据进行并串转换得到串行数据。

步骤405、将所述串行数据从系统时钟域转换为线路侧时钟域，具体为：将并串转换得到的串行数据进行锁存，再使用线路侧时钟读取所述锁存的串行数据，从而得到线路侧时钟域对应的串行数据。

步骤406、将线路侧时钟域对应的串行数据发送给输出时隙完成交换功能。

由上述实施例可知，在将线路侧时钟域转换为系统时钟域后，使得CM、DM的处理都基于系统时钟，这样不需对系统时钟和线路侧时钟进行同步，从而可以使用较低的系统时钟就可以对多路时隙进行交换。

优选地，所述系统时钟的工作频率Fsys和线路侧时钟的工作频率Fline满足如下要求：

Fsys＞＝Fline×(m/n)，其中m指输入(或输出)的串行数据路数，n指一个时隙的宽度。

以4路串行数据交换为例，一个时隙的宽度为8，线路侧时钟的工作频率为2MHz，总时隙数＝4×32＝128，也即交换容量为128×128，那么系统时钟的工作频率Fsys＞＝2MHz×(4/8)＝1MHz即可。

最后，值得说明的是，本发明实施例还可以在串并转换之前进行时钟域转换处理，然后在并串转换之前进行时钟域转换处理；也可以在串并转换之后进行时钟域转换处理，然后在并串转换之后进行时钟域转换处理。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指示相关的硬件来完成，所述的程序可以存储于计算机可读取存储介质中，该程序在执行时，包括以下步骤：

对输入时隙的串行数据分别进行串并转换和时钟域转换处理，再将串并转换和时钟域转换后得到的并行数据进行缓存；

获取输入时隙和输出时隙的交换表，根据所述时隙交换表从缓存的并行数据中读取对应的并行数据，对所述对应的并行数据分别进行并串转换和时钟域转换，再将并串转换和时钟域转换后得到的串行数据发送给输出时隙。

其中，所述的存储介质可以是ROM、RAM、磁碟或光盘等等。

实施例三、一种对时隙进行交换的装置，参照图5，该装置包括：

串并转换和时钟域转换单元501，用于对输入时隙的串行数据分别进行串并转换和时钟域转换处理，所述单元可以先对输入时隙的串行数据进行串并转换得到并行数据，将所述并行数据从线路侧时钟域转换为系统时钟域；也可以先将输入时隙的串行数据从线路侧时钟域转换为系统时钟域，并将系统时钟域对应的串行数据进行串并转换得到并行数据。

缓存单元502，用于对串并转换和时钟域转换后得到的并行数据进行缓存。

获取单元503，用于获取输入时隙和输出时隙的交换表，以及根据所述时隙交换表从缓存单元502读取对应的并行数据。

并串转换和时钟域转换单元504，用于对获取单元503得到的并行数据分 别进行并串转换和时钟域转换处理，以及将并串转换和时钟域转换后得到的串行数据发送给输出时隙。其中，所述单元可以先将获取单元503得到的并行数据从系统时钟域转换为线路侧时钟域，再将线路侧时钟域对应的并行数据进行并串转换得到串行数据；也可以先将获取单元503得到的并行数据进行并串转换得到串行数据，再将所述串行数据从系统时钟域转换为线路侧时钟域。

值得说明的是，本发明实施例的装置可以作为可编程逻辑器件或专用集成芯片(Application-Specific Integrated Circuit，ASIC)的一部分，也可应用于在基于电路交换的通信网络上，例如GSM中的基站控制器(Base StationController，BSC)和基站收发信机(Base Transceiver Station，BTS)之间的Abis接口部分，BSC和移动业务交换中心(Mobile-Service Switching Center，MSC)之间的A接口部分。

值得说明的是，由于本发明实施例是将线路侧时钟和系统时钟隔离，与具体的数据类型、时隙速率无关，因此本发明实施例也可以扩展到并行数据方式，时隙速率为任意速率，时隙的比特宽度不局限于8比特的应用。

综上所述，由于本发明实施例首先对输入时隙的串行数据分别进行串并转换和时钟域转换处理，再将串并转换和时钟域转换后得到的并行数据进行缓存；然后根据输入时隙和输出时隙的交换表从缓存的并行数据中读取对应的并行数据，对所述对应的并行数据分别进行并串转换和时钟域转换，再将并串转换和时钟域转换后得到的串行数据发送给输出时隙，这样可以将线路侧时钟和系统时钟隔离，与现有技术线路侧时钟和系统时钟同步相比较，本发明实施例不需对系统时钟和线路侧时钟进行同步，从而可以使用较低的系统时钟就可以对多路时隙进行交换，同时在交换容量增加时，系统时钟的频率增加很少，这样可以提高时隙的交换能力。

以上对本发明实施例所提供的一种对时隙进行交换的方法与装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围 上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (2)

1.一种对时隙进行交换的方法，其特征在于，包括：

对输入时隙的串行数据进行串并转换得到并行数据，使用线路侧时钟将串并转换得到的并行数据进行锁存，再使用系统时钟读取锁存的并行数据；或者，使用线路侧时钟将所述输入时隙的串行数据进行锁存，再使用系统时钟读取锁存的串行数据，并将系统时钟域对应的串行数据进行串并转换得到并行数据；将得到的并行数据进行缓存；

获取输入时隙和输出时隙的交换表，根据所述输入时隙和输出时隙的交换表从缓存的并行数据中读取对应的并行数据；

将所述对应的并行数据进行锁存，再使用线路侧时钟读取锁存的并行数据，再将线路侧时钟域对应的并行数据进行并串转换得到串行数据；或者，将所述对应的并行数据进行并串转换得到串行数据，再将并串转换得到的串行数据进行锁存，再使用线路侧时钟读取所述锁存的串行数据；将得到的串行数据发送给输出时隙。

2.一种对时隙进行交换的装置，其特征在于，包括：

串并转换和时钟域转换单元，用于对输入时隙的串行数据进行串并转换得到并行数据，使用线路侧时钟将串并转换得到的并行数据进行锁存，再使用系统时钟读取锁存的并行数据；或者，使用线路侧时钟将所述输入时隙的串行数据进行锁存，再使用系统时钟读取锁存的串行数据，并将系统时钟域对应的串行数据进行串并转换得到并行数据；

缓存单元，用于对得到的并行数据进行缓存；

获取单元，用于获取输入时隙和输出时隙的交换表，以及根据所述输入时隙和输出时隙的交换表从缓存的并行数据中读取对应的并行数据；

并串转换和时钟域转换单元，用于将所述对应的并行数据进行锁存，再使用线路侧时钟读取锁存的并行数据，再将线路侧时钟域对应的并行数据进行并串转换得到串行数据；或者，将所述对应的并行数据进行并串转换得到串行数据，再将并串转换得到的串行数据进行锁存，再使用线路侧时钟读取所述锁存的串行数据；将得到的串行数据发送给输出时隙。

Images