CN1662894A - 包括时隙总线和若干缓冲器的交换装置 - Google Patents

包括时隙总线和若干缓冲器的交换装置 Download PDF

Info

Publication number
CN1662894A
CN1662894A CN028295331A CN02829533A CN1662894A CN 1662894 A CN1662894 A CN 1662894A CN 028295331 A CN028295331 A CN 028295331A CN 02829533 A CN02829533 A CN 02829533A CN 1662894 A CN1662894 A CN 1662894A
Authority
CN
China
Prior art keywords
data
bus
time slot
connection table
subclauses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN028295331A
Other languages
English (en)
Other versions
CN1662894B (zh
Inventor
A·韦戈
P·L·海吕姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1662894A publication Critical patent/CN1662894A/zh
Application granted granted Critical
Publication of CN1662894B publication Critical patent/CN1662894B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/624—Altering the ordering of packets in an individual queue
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3018—Input queuing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13097—Numbering, addressing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13213—Counting, timing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13214—Clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13299—Bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

公开了一种用于通过具有多个输入和输出线的同步时分复用(TDM)交换机传送独立串行数据流的装置。在交换机的接收侧，每个TDM总线有一个数据缓冲器，在通过总线传递之前缓冲数据。与各缓冲器相关的连接表包括对缓冲器中字节寻址的条目。地址的顺序确定字节通过总线传递时的顺序。另外，在发送侧，每个总线有一个数据缓冲器，但仅有一个公共连接表。连接表分为每个输出线一个存储区，并确定将在相应输出线上出现的数据字节的顺序。

Description

包括时隙总线和若干缓冲器的交换装置
发明领域
本发明涉及通信网络中的数据节点，具体来说，涉及通过同步时分复用(TDM)交换机传送独立串行数据流。
发明背景
像蜂窝环境的核心网中的连通层之类的通信网络的低层可被看作管理数据流的分布资源的层。交换机和复用器是用于这个目的的主要组件中的一部分。在管理不同格式和变化的数据率的数据的复杂通信网络中，极为重要的是组件的构造是灵活的而不是过于复杂的。
传统上，交换机包括多个串行输入和输出。一个输入的数据流可完整地被引导到某个输出线，或者它可由分配给若干输出的时分复用数据帧的混合组成。不同的线路可运行各种接口，例如E1、E2、E3和STM-1(图1)。另外，各输入线的数据速率可在大范围内变化。交换机中的数据帧的转移往往通过位于交换机底板上的时隙总线(TDM)来执行。TDM总线具有大小通常约为1G比特/秒的总容量，其中每个时隙包含64千比特的数据。
传统的TDM总线应用由数据总线(通常为8位)、数据时钟和帧同步信号构成。时域被分成一些帧，其中每帧具有固定的持续时间(通常为125μs)。帧同步信号指明每帧的开始，并具有与帧持续时间一样长的周期。帧同步信号和数据时钟来自同步主源，并且构成经由TDM总线通信的所有发射机和接收机的定时主信号。帧被分为由本地时隙计数器标识的固定数量(n)的时隙(TS)。本地时隙计数器由FS信号重置。在各TS，数据可采用时分复用(TDM)从发射机发送给接收机。使来自数据线的串行数据成为并行的(8位)，使得数据可被映射到时隙中。
在上述组件的先有技术实现中，当与无阻塞概念、多时隙交换、高容量和高可靠性结合时，就最小延迟和配置灵活性而言，在同步数字交换机的灵活性上存在限制。
国际专利申请WO 99/59276描述了一种同步数字交换机，与采用具有集中式体系结构的交换矩阵方案的市面销售的组件相比具有一些改进。
粗略地描述WO 99/59276中给出的寻址方法。为每个时隙仅采用2位RAM对于时隙在两个线路板之间交叉连接(交换)的方式予以限制。例如，没有描述如何变更时隙的顺序。
发明概述
本发明的一个目的是提供一种消除了上述缺陷的装置。所附权利要求书中定义的特征表征了这个方法。
附图概述
为了更易于理解本发明，以下论述将参照附图进行。
图1是框图，说明串行输出/输入线的一个实例，其中的可变接口连接到例如交换机中的TDM总线，
图2表示指针如何根据本发明分配TDM缓冲器的存储空间，
图3表示三个不同的TDM缓冲块，其中在三个TDM总线的接收侧具有相关的连接表，
图4表示在根据本发明的TDM总线的接收侧的连接表中的条目的一个实例，
图5表示三个不同的TDM缓冲块以及三个TDM总线的发送侧的一个共享连接表，
图6表示在根据本发明的TDM总线的发送侧的连接表中的条目的一个实例。
优选实施例的详细说明
下面将描述本发明的一个优选实施例。这只是由所附独立权利要求定义的本发明的范围之内的许多实施例和变更其中之一，不能视作限制。
本优选实施例位于具有各种接口的I/O线路的交换机中，如图1所示。在底板中有三条总线，输入数据将在它们之中分配。各总线上每帧有8192个时隙可用(66MHz)，它们总共构成24576个时隙。
输入数据缓存在各总线的一组存储块中。存储块的物理大小设置为2048个字节，它表示系统最大可处理每帧2048个不同字节(时隙)。对于每个活动线路，预先为存储器配置某个指针值，如图2所示。
指针值保持应该存储帧的第一字节的地址。这个地址在新帧开始时加载到本地指针中，该指针在数据已经写入这个地址之后加一。存储器可由32条不同线路共享，但也可只由一条线路占用。
参照图3，除了存储块之外，还有一个与各存储块相关联的连接表，包含8192个条目。每个条目具有一个地址字段和一个控制字段。地址字段指向存储器中可找到要从存储器读取的数据的存储单元，而控制字段则保持与例如是否启用当前时隙、是否为最小延迟时隙等有关的信息。
在从存储器中读取数据时，时隙计数器用于对连接表进行索引。计数器与总线时钟同步，并与底板中的时隙一起增加。底板总线一次可传递三个不同字节(每个总线一字节)，因此当前连接表条目将涉及并行的时隙x、x+1和x+2。
字节在总线上排列的顺序与它们在连接表中的相关地址的顺序相同。因此，TDM总线的字节序列、因而还有数据从输入到输出线的交换通过地址在连接表中存储的位置来控制。这由软件根据所涉及的交换要求预先设置。
接收侧的连接表中的一个条目如图4所示。该条目由以下字段组成：
地址  对存储块中的字节寻址。
EN    启用时隙。如果启用了时隙并且相应的数据将放到底板总线上，则设置为‘1’。
MIN   指明时隙是否为最小延迟。
CPU   指明数据是否应当从CPU寄存器中取出。
术语“最小延迟”表示交换机的一种模式，其中对快速数据传递提供高优先级。在常规延迟模式中，数据在一帧中被存储，并在下一帧中被放到总线上。换言之，要求两个存储器，每个包含2048个字节。但是，在最小延迟模式中，仅要求一个存储器，因为数据将尽快地被放到总线上。软件程序设计员必须查明，在同一帧内，数据单元在写入之前没有被读取。最小延迟应当在线路级而不是在时隙级配置。
迄今为止，只是描述了TDM总线的接收侧。根据本发明，在发送侧存在相似的体系结构，如图5所示。所示的模块负责存储来自底板总线的数据，并将它转到输出线上。
如上所述，底板中有三条总线，其中的每条可具有8192个时隙(66MHz)。这总共有24576个时隙。来自底板的数据将转到每个总线的一个存储块，然后连接表可对这些存储器寻址。与接收侧相反，只有一个连接表，而不是每个总线一个。但是，发送侧连接表还包含地址和控制位。地址用来指向存储块中的单元，而控制位则可用来设置最小延迟。
连接表的大小设置为2048个字节，它表示系统最大可处理每帧2048个不同字节。对于每个活动输出线，预先对连接表配置一个大小参数和一个指针值。指针值保持可找到第一存储地址处的地址。这个指针值在新帧开始时加载到本地指针中，该指针在数据已经从指针正寻址的单元中取出之后加一。连接表可由32条不同线路共享，但也可只由一条线路占用。大小参数控制连接表分配。
当从底板总线取数据时，时隙计数器用来对大存储器进行索引。由于有三条总线，因此必须并行取出三个数据字节。连接表的各部分中的地址的顺序则控制相应输出线中的相应字节的输出顺序。
另外，在发送侧，最小延迟表示每个TDM总线仅使用一个存储块，因为数据将尽快地被放到总线上。软件程序设计员必须查明，在同一帧内，数据单元在写入之前没有被读取。
32个专用CPU寄存器可用于存储空闲模式数据。这些模式可在串行线上发出。
发送侧的连接表中的一个条目如图6所示。该条目由以下字段组成：
地址  RAM的寻址
MIN   指明时隙是否为最小延迟
总线  “00”-从总线1取数据
      “01”-从总线2取数据
      “10”-从总线3取数据
      “11”-从CPU寄存器取数据
本发明为交叉连接时隙提供完全的灵活性，以及时隙的任何组合可在线路之间传递(时隙的变化顺序和数量)，取决于连接表配置成向TDM总线写入和从中读取的方式。
此外，通过节点的延迟在使用最小延迟时可以很低。实际上，对于2M比特/秒连接，可低于40μs。在最小延迟模式中，系统不是无阻塞的。
本发明允许底板速度的增加，以及能够以较低成本实现高容量。
另外还允许冗余TDM总线、多播和广播(一个发射机和若干接收机)。
缩略语
E1     2M比特/秒数据传递方法
LINE   串行数据线，即E1、STM-1等。
PFU    供电单元
STM-1  同步传递模式
TDM    时分复用

Claims (9)

1.一种应用于通信网络中的节点的装置，所述节点包括一个或多个时隙总线，所述时隙总线从设置在所述节点的接收侧的多个串行输入线向设置在所述节点的发送侧的多个串行输出线传递帧，
其特征在于
用于在所述接收侧的各时隙总线的一个或两个数据缓冲器，把来自所述输入线的帧在传送之前缓存，
用于在所述接收侧的各时隙总线的连接表，所述连接表中的各条目至少包含指向相关数据缓冲器中的字节的数据地址，所述条目按照与它们的相应字节要在所述数据总线上传递的顺序相同的顺序来排列，以及
计数器，与所述时隙总线用于传送时隙的时钟同步，通过对所述连接表的条目进行索引，指明所述相关数据缓冲器中的哪个字节目前要从所述数据总线缓冲器读出到相关数据总线中的时隙中。
2.如权利要求1所述的装置，其特征在于，
通过为各个输入线分配数据缓冲器中的一个存储区域的相应指针，在所有输入线之间共享所述数据缓冲器。
3.如权利要求1或2所述的装置，其特征在于，
除所述数据地址之外，所述连接表中的每个条目还包含控制字段。
4.如以上权利要求中的任一项所述的装置，其特征在于，
只有一个数据缓冲器用于每个时隙总线，以及在同一帧内，所述缓冲器中的数据单元在写入之前没有被读取。
5.一种应用于通信网络中的节点的装置，所述节点包括一个或多个时隙总线，所述时隙总线从设置在所述节点的接收侧的多个串行输入线向设置在所述节点的发送侧的多个串行输出线传递帧，
其特征在于
用于所述发送侧的各时隙总线的一个或两个数据缓冲器，把来自时隙总线的帧在转发到所述输出线之前缓存，
连接表，其中所述连接表中的各条目至少包含指向所述数据缓冲器之一中的字节的数据地址，所述条目按照与它们的相应字节要传递到输出线的顺序相同的顺序来排列。
6.如权利要求5所述的装置，其特征在于，
每个输出线的一个起始指针，为各个输出线分配所述连接表中的一个存储区，并指向各存储区中的第一条目，
每个输出线的一个索引指针，指向所述连接表中的条目，该条目保持到当前从所述缓冲器之一取出到相关输出线的字节的地址。
7.如权利要求5或6所述的装置，其特征在于，
除所述数据地址之外，所述连接表中的每个条目还包含控制字段。
8.如权利要求5-7其中之一所述的装置，其特征在于，
只有一个数据缓冲器用于每个时隙总线，以及在同一帧内，所述缓冲器中的数据单元在写入之前没有被读取。
9.如权利要求5-8其中之一所述的装置，其特征在于，
只有一个数据缓冲器用于每个时隙总线，以及在同一帧内，所述缓冲器中的数据单元在写入之前没有被读取。
CN028295331A 2002-09-06 2002-09-06 包括时隙总线和若干缓冲器的交换装置 Expired - Fee Related CN1662894B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/NO2002/000313 WO2004023319A1 (en) 2002-09-06 2002-09-06 Switching arrangement including time-slot buses and several buffers

Publications (2)

Publication Number Publication Date
CN1662894A true CN1662894A (zh) 2005-08-31
CN1662894B CN1662894B (zh) 2010-05-26

Family

ID=31973753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN028295331A Expired - Fee Related CN1662894B (zh) 2002-09-06 2002-09-06 包括时隙总线和若干缓冲器的交换装置

Country Status (8)

Country Link
US (1) US20060002398A1 (zh)
EP (1) EP1535167B1 (zh)
CN (1) CN1662894B (zh)
AT (1) ATE313115T1 (zh)
AU (1) AU2002321955A1 (zh)
DE (1) DE60208087T2 (zh)
ES (1) ES2250686T3 (zh)
WO (1) WO2004023319A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101370313B (zh) * 2007-08-17 2011-05-11 中兴通讯股份有限公司 非对称输入输出端口的上行交换电路及其交换方法
CN101207471B (zh) * 2007-12-12 2011-09-21 上海华为技术有限公司 对时隙进行交换的方法与装置
CN101155132B (zh) * 2006-09-27 2012-07-04 中兴通讯股份有限公司 一种间接实时流量控制系统及其方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO20016372D0 (no) * 2001-12-27 2001-12-27 Ericsson Telefon Ab L M Arrangement for å redusere minnebehovet i en svitsj
CN1848715B (zh) * 2005-04-05 2010-06-16 中兴通讯股份有限公司 实现同步串行数据在tdm网透传的方法、系统及处理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791629A (en) * 1986-06-02 1988-12-13 Ibm Corporation Communications switching system
GB9012436D0 (en) * 1990-06-04 1990-07-25 Plessey Telecomm Sdh rejustification
US5291482A (en) * 1992-07-24 1994-03-01 At&T Bell Laboratories High bandwidth packet switch
US5495478A (en) * 1994-11-14 1996-02-27 Dsc Communications Corporation Apparatus and method for processing asynchronous transfer mode cells
US5862136A (en) * 1995-07-07 1999-01-19 Northern Telecom Limited Telecommunications apparatus and method
AU9584298A (en) * 1997-09-26 1999-07-12 Alcatel Usa Sourcing, L.P. Interface components for a telecommunications switching platform
DE69809224T2 (de) * 1998-08-28 2003-08-28 Ibm Vermittlungsvorrichtung mit wenigstens einem Vermittlungskern-Zugriffselement zur Verbindung von verschiedenen Protokolladaptern
US6625234B1 (en) * 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
US6606317B1 (en) * 1999-09-09 2003-08-12 Harris Corporation Dual key controlled content addressable memory for accessing packet switch data buffer for multicasting data packets
US7110359B1 (en) * 2001-03-05 2006-09-19 Advanced Micro Devices, Inc. System and method for dynamically updating weights of weighted round robin in output queues
FR2828046B1 (fr) * 2001-07-27 2003-10-10 Thales Sa Procede de gestion de taches pour un automate de routage d'un commutateur de paquets faisant partie d'un reseau securise de transmission a commutation par paquets
US7190696B1 (en) * 2002-03-05 2007-03-13 Force10 Networks, Inc. System and method for distributing packets among a plurality of paths to a destination

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101155132B (zh) * 2006-09-27 2012-07-04 中兴通讯股份有限公司 一种间接实时流量控制系统及其方法
CN101370313B (zh) * 2007-08-17 2011-05-11 中兴通讯股份有限公司 非对称输入输出端口的上行交换电路及其交换方法
CN101207471B (zh) * 2007-12-12 2011-09-21 上海华为技术有限公司 对时隙进行交换的方法与装置

Also Published As

Publication number Publication date
DE60208087T2 (de) 2006-07-13
DE60208087D1 (de) 2006-01-19
ATE313115T1 (de) 2005-12-15
WO2004023319A1 (en) 2004-03-18
EP1535167A1 (en) 2005-06-01
AU2002321955A1 (en) 2004-03-29
EP1535167B1 (en) 2005-12-14
US20060002398A1 (en) 2006-01-05
ES2250686T3 (es) 2006-04-16
CN1662894B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
JP4480845B2 (ja) メモリー幅の非常に広いｔｄｍスイッチシステム
US20080080548A1 (en) Method and System for Managing Time Division Multiplexing (TDM) Timeslots in a Network Switch
CN1034648A (zh) 分组交换设备
CN1159655C (zh) 多端口内部高速缓存的动态随机存取存储器
CN1700700A (zh) 实现可变宽度链路的方法及装置
CN1010539B (zh) 混合式分组交换的方法和设备
CN1315066C (zh) 用于校正并行/串行接口中的波动的缓冲网
CN101069174A (zh) 用于同步数据通信量的数据处理系统和方法
CN101043309A (zh) 主备倒换的控制方法以及装置
US9274586B2 (en) Intelligent memory interface
CN1221919A (zh) 在处理器单元之间交换数据的系统
CN1298593A (zh) 电信转接器中的ampic dram系统
CN110798633A (zh) 基于以太网交换技术的大规模视频显控矩阵设备
WO2011083445A2 (en) Memory management using packet segmenting and forwarding
CN1662894A (zh) 包括时隙总线和若干缓冲器的交换装置
US20040078459A1 (en) Switch operation scheduling mechanism with concurrent connection and queue scheduling
CN1889483A (zh) 框间互连的通信系统及其数据交换方法
US20040081096A1 (en) Method and device for extending usable lengths of fibre channel links
CN1669279A (zh) 提高分组应用的存储器存取效率
US5757799A (en) High speed packet switch
CN1620063A (zh) 计算机系统中的基于信用的流动控制的方法、系统和设备
CN101277244B (zh) Atm同步以太网及其收发数据的方法
CN100470530C (zh) 通过时分复用数据总线互连彼此通信的印刷电路板的装置
CN110737627A (zh) 一种数据处理方法、装置及存储介质
Rahnema The fast packet ring switch: A high-performance efficient architecture with multicast capability

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20160906

CF01 Termination of patent right due to non-payment of annual fee