CN1848715B - 实现同步串行数据在tdm网透传的方法、系统及处理装置 - Google Patents

Abstract

本发明公开一种实现同步串行数据在时分多路复用网络上透传的方法、系统及其串行处理装置，在收到同步串行设备侧发来的串行数据流后，串行处理装置A将其映射到对应于N个特定E1时隙的N*8比特数据帧中，前M比特承载在一个E1帧内收到的信息比特，后面K比特表示一个E1帧内收到的信息比特个数，然后将封装好的帧经TDM网络传送到另一端的串行处理装置B，该装置B根据特定时隙N*8数据帧中的有效信息比特个数取出有效信息发送到接收端同步串行设备，完成透传。本发明方法能够将任意速率的同步串行数据流映射到TDM的一个或若干个特定时隙上，硬件实现简洁、调试方便。

Description

实现同步串行数据在TDM网透传的方法、系统及处理装置

技术领域

本发明涉及数据通信领域的同步串行通信技术，尤其涉及实现同步串行数据在时分多路复用网络上透传的方法及其装置。

背景技术

DDN是数字数据网络的缩写(DIGITAL DATA NETWORK)，它是由光纤数据电路，数字复用及交叉连接设备组成的，以传输数据为主的数字传输网络。它能为用户提供点对点、点对多点(信道化)、全数字、全透明、进网速率低于2Mb/s的高质量的永久性数字传输电路。

DDN的复用及交叉连接技术都是基于64K时隙的，对于速率低于64Kb/s的子速率接入业务，必须通过子速率处理模块，将低速率的业务数据，通过数据格式的封装，映射到一个TDM(时分多路复用)线路的64K时隙里。图1所示为一个现有的DDN的子速率终端设备应用模式，其中子速率处理模块可以包含在DDN节点机中，也可以是专门的设备。

目前常用的子速率处理方式是采用ITU-T X.50的封装格式，最多可以将5路的子速率接入业务映射到一个64K通道上。X.50采用8比特包封交织复用的方法，包封结构如图2所示，图中的F比特为定帧比特，S比特为状态比特，2-7比特为6个用户信息比特。

X.50采用20个包封的帧结构方式，在此处称为X.50帧，其中F为定帧信息，是由本原多项式X⁵+X²+1产生的特征序列(19bits)加上一位帧同步指示位(1bit)组成。根据速率匹配的原则，X.50协议对于2.4Kb/s、4.8Kb/s、9.6Kb/s、19.2Kb/s这几种速率的串行业务流，规定了映射方法：在每一个X.50帧中，2.4Kb/s数据映射为一个8比特包封的信息比特位，4.8Kb/s数据映射为两个8比特包封的信息比特位，9.6Kb/s数据映射为四个8比特包封的信息比特位等等。协议规定在一个64k的时隙中最多可以复用5路的2.4/4.8/9.6Kb/s的子速率业务、或者是两路19.2Kb/s业务、或者是一路38.4Kb/s的业务。

由于X.50协议的复杂性，使得硬件的实现颇为复杂；这种严格的适配关系也使得同步串行数据流的速率必须是2.4Kb/s、4.8Kb/s、9.6Kb/s、19.2Kb/s、38.4Kb/s等几种固定的速率，对于速率大于38.4Kb/s的串行码流，没有给出可行的办法，缺乏灵活性。另外，为实现无误码的透明传输，X.50的封装方式要求同步串行数据流的发送、接收时钟必须要和TDM网络的时钟是严格同步的。

发明内容

本发明要解决的问题是提出一种实现同步串行数据在时分多路复用网络上透传的方法，能够将任意速率的同步串行数据流映射到TDM的一个或若干个特定时隙上，硬件实现简洁、调试方便。本发明还要提供一种用于实现该方法的系统及其串行处理装置。

为了解决上述技术问题，本发明提供了一种实现同步串行数据在时分多路复用网络上透传的方法，应用于一通信系统，该通信系统包括两端的同步串行设备，通过同步串口分别与所述同步串行设备连接的两个串行处理装置，及将所述串行处理装置互联的时分多路复用网络，该方法包括以下步骤：

(a)发送端的同步串行设备通过同步串口向与其连接的串行处理装置A发送同步串行数据；

(b)所述串行处理装置A将收到的串行数据流映射到对应于N个E1时隙的N*8比特数据帧中，该帧前M比特用于依序承载在一个E1帧的时间间隔内收到的信息比特，后面K比特用于表示在一个E1帧的时间间隔内收到的信息比特个数W，M和K满足M+K＝N*8，且2^k≥M；其中，所述端到端的串行数据流占用的时隙个数N、所占用的特定时隙、承载信息比特的比特位数M、表示信息比特个数的比特位数K是在组网应用时就配置好的，N≤31；

(c)所述串行处理装置A将封装好的帧发送到时分多路复用网络，由其传送到与对端同步串行设备相连的串行处理装置B；

(d)所述串行处理装置B收到网络侧发来相应时隙上的N*8数据帧后，读取该帧后K比特的数值以确定该帧前M比特中的有效信息比特个数W，将其取出并通过同步串口发送到接收端的所述同步串行设备；

其中，所述方法利用串行时钟处理模块，或者根据通过E1接口直接从时分多路复用网络恢复的2M时钟基准进行分频得到两端数字终端设备的时钟，或者根据收到的N*8数据帧后K比特表示的信息比特个数W、对E1接口的2M时钟进行实时分频和修正、将一路数据电路设备的时钟通过时分多路复用网络同步恢复出来、作为与另一端数据终端设备之间同步串口的发送、接收时钟。

进一步地，上述方法还可具有以下特点：所述串行处理装置A如果收到多路串行数据流，则将这些串行数据流分别映射到各自不同的E1时隙；所述串行处理装置B收到各个时隙上的N*8数据帧后，根据时隙的不同来区分这些不同的串行数据流。

进一步地，上述方法还可具有以下特点：当两端的所述同步串行设备均为数据终端设备时，所述串行处理装置A和串行处理装置B分别通过E1接口芯片从时分多路复用网络恢复2M时钟基准，采用分频的方法给出同步串口的发送、接收时钟。

进一步地，上述方法还可具有以下特点：当所述两端的同步串行设备分别为数据电路设备和数据终端设备时，是通过对恢复的2M时钟基准进行分频和修正，将所述数据电路设备的时钟透过时分多路复用网络在所述数据终端设备侧的串行处理模块中同步恢复出来，作为该串行处理模块和所述数据终端设备之间同步串口的发送、接收时钟。

进一步地，上述方法还可具有以下特点：所述串行处理装置B按以下步骤产生同步串口的发送、接收时钟：

每经过一个或多个E1帧的时间，根据读取到的所有信息比特个数W，按照公式：256＝2×W×(I+1)+J计算其中的分频系数I和余数J，用作对下一E1帧进行分频和修正的系数；

所述系数I和J确定后，在下一个相同的时间间隔内，每检测到一个2M时钟的上升沿后进行计数，如果J＝0，每计数I次让翻转寄存器进行一次翻转，然后重新计数；如果J＞0，则每计数I+1次让翻转寄存器进行一次翻转并使J＝J-1，然后重新计数，该翻转寄存器的输出信号即为串行处理装置B提供给同步串口的串行数据发送、接收时钟。

本发明提供的用于实现同步串行数据在时分多路复用网络上透传的串行处理装置，其特征在于，包括配置信息存储模块、封装模块、解封装模块和串行时钟处理模块，其中：

所述配置信息存储模块，用于存储组网时两端约定的串行数据流占用的时隙个数N、所占用的特定时隙、承载信息比特的比特位数M和表示信息比特个数的比特位数K，N≤31；

所述封装模块用于将同步串行设备侧的串行数据流映射到对应于N个特定E1时隙的N*8比特数据帧中，该帧前M比特用于依序承载在一个E1帧的时间间隔内收到的信息比特，后面K比特用于表示在一个E1帧的时间间隔内收到的信息比特个数，M和K满足M+K＝N*8，且2^k≥M；

所述解封装模块用于从时分多路复用网络侧收到的数据帧中找到特定时隙上的N*8数据帧，读取该帧后K比特的数值以确定该帧前M比特中的有效信息比特个数，将其取出交给同步串口发送；

所述串行时钟处理模块，用于根据提取的2M时钟基准进行分频得到两端数字终端设备的时钟；或者根据收到的N*8数据帧后K比特表示的信息比特个数W，对E1接口的2M时钟进行实时分频和修正，将一端数据电路设备的时钟透过时分多路复用网络同步恢复出来，作为与另一端数据终端设备之间同步串口的发送、接收时钟。

进一步地，上述串行处理装置还可具有以下特点：还包括同步串行接口模块和E1接口模块，其中：

所述串行同步接口模块用于接收同步串行设备发来的串行数据，交给所述封装模块处理，以及将解封装后的串行数据发送给同步串行设备；

所述E1接口模块用于将封装好的N*8数据帧直接插入E1的HW线在特定时隙上发送，以及从E1的HW线上接收特定时隙的数据交给解封装模块处理，并完成模数转换、帧头的标识和提取，以及2M时钟的提取。

进一步地，上述串行处理装置还可具有以下特点：所述封装模块、解封装模块和串行时钟处理模块由一片可编程门阵列实现。

进一步地，上述串行处理装置还可具有以下特点：所述串行时钟处理模块包括系数计算单元、分频计数器、分频控制器和翻转寄存器，其中：

所述系数计算单元每经过一个E1帧的时间，根据读取的所述信息比特个数W，按照公式：256＝2×W×(I+1)+J计算其中的分频系数I和余数J，用作对下一E1帧进行分频和修正的系数；

所述分频计数器，以TDM网络的2M时钟为工作时钟，用于在每检测到一个2M时钟的上升沿后进行计数；

所述分频控制器，用于在满足J＝0且所述分频计数器计算值等于I时，或者在满足J＞0且所述分频计数器计算值等于I+1时，让所述翻转寄存器进行一次翻转，使所述分频计数器重新计数，如果J不等于0还使J＝J-1；

所述翻转寄存器，通过两次翻转可得到一个低速时钟的周期，用于输出串行时钟处理要提供的同步串口的串行数据发送、接收时钟。

本发明还提供了一种实现同步串行数据在时分多路复用网络上透传的系统，包括两端的同步串行设备，与所述同步串行设备连接的两个串行处理装置，以及将所述串行处理装置互联的时分多路复用网络，其特征在于，所述串行处理装置包括封装模块、解封装模块、串行时钟处理模块、配置信息存储模块、同步串行接口模块和E1接口模块，其中：

所述封装模块用于将同步串行设备侧的串行数据流映射到对应于N个特定E1时隙的N*8比特数据帧中，该帧前M比特用于依序承载在一个E1帧的时间间隔内收到的信息比特，后面K比特用于表示在一个E1帧的时间间隔内收到的信息比特个数，M和K满足M+K＝N*8，且2^k≥M；

所述解封装模块用于从时分多路复用网络侧收到的数据帧中找到特定时隙上的N*8数据帧，读取该帧后K比特的数值以确定该帧前M比特中的有效信息比特个数，将其取出交给同步串口发送；

所述配置信息存储模块用于存储组网时两端约定的串行数据流占用的时隙个数N、所占用的特定时隙、承载信息比特的比特位数M和表示信息比特个数的比特位数K；

所述串行时钟处理模块，用于根据提取的2M时钟基准进行分频得到两端数字终端设备的时钟；或者根据收到的N*8数据帧后K比特表示的信息比特个数W，对E1接口的2M时钟进行实时分频和修正，将一端数据电路设备的时钟透过时分多路复用网络同步恢复出来，作为与另一端数据终端设备之间同步串口的发送、接收时钟；

所述串行同步接口模块用于接收同步串行设备发来的串行数据，交给所述封装模块处理，以及将解封装后的串行数据发送给同步串行设备；

所述E1接口模块用于将封装好的N*8数据帧直接插入E1的HW线在特定时隙上发送，以及从E1的HW线上接收特定时隙的数据交给解封装模块处理，并完成模数转换、帧头的标识和提取，以及2M时钟的提取。

由上可知，与现有技术相比，本发明提供了一种简单的实现任意码速的同步串行数据在时分多路复用网络上透传的方法及其相应的装置，采用了全新的串行数据封装方式，很好地解决了任意码速的同步串行数据在TDM的特定时隙上(一个或若干个)的映射、适配问题，并且硬件实现简洁、调试方便。进一步地，同步串行数据流的发送、接收时钟和TDM网络时钟可以是不同步的，能给实际的组网带来较大的灵活性，有比较大的应用前景。

附图说明

图1是一种现有的DDN的子速率终端设备应用模式示例图；

图2是现有的X.50协议的包封结构示例图；

图3是本发明第一实施例串行处理装置的功能框图；

图4是本发明第一实施例串行处理装置映射后的帧结构图；

图5是本发明第一实施例的组网图，其中，透传的两端均是DTE设备；

图6是本发明第二个实施例的组网图，其中，透传的两端分别是DCE设备和DTE设备；

图7是本发明第二实施例串行时钟处理模块所采用的串行时钟恢复流程图。

具体实施方式

第一实施例

本实施例应用的串行处理装置包括接口子装置和串行处理子装置。如图3所示，接口子装置包括同步串行接口模块和E1接口模块。串行处理子装置包括串行数据到TDM帧的封装模块(即Series to TDM模块)、TDM帧到串行数据的解封装模块(即TDM to Series模块)、配置信息存储模块和串行时钟处理模块，这四个模块可以在一个FPGA(可编程门阵列)芯片内实现。

同步串行接口模块用于接收同步串行设备发来的串行数据，交给所述封装模块处理，以及将解封装后的串行数据发送给同步串行设备。同步串口的时钟可以采用串行时钟处理模块分频得到的时钟或者相连接的DCE设备提供的时钟。

封装模块用于完成串行数据流在TDM线上特定时隙的映射，映射过程采用如图4所示的帧格式。其中，帧长度为N*8比特，N为串行数据流映射到TDM线上的时隙个数(N≤31)。前M比特用来依序承载在一个E1帧的时间间隔内，从同步串行设备侧收到的信息比特，后面K比特用来承载在一个E1帧的时间间隔内，从同步串行设备侧收到的信息比特个数(用2进制表示)，要求M和K满足关系式：M+K＝N*8，且2^k≥M。

我们知道，一个TDM的E1帧是由32*8比特构成(周期为125微秒)，称之为32个时隙。图4中示出的N*8帧是E1帧的32*8比特的一部分，即占据N个E1时隙。例如，如果串行数据流映射后占据1、2、3、4四个时隙，则每一个E1帧中的1、2、3、4四个时隙的内容构成一路串行数据流的N*8的数据帧，其他时隙的内容可作它用，比如另一路N*8的帧等等。

以56kb/s的串行数据流为例，在一个E1帧时间间隔，即125微秒内，封装模块应接收到的该56kb/s串行数据的信息比特是7个，应将其映射到E1帧中的2个时隙，组成2*8共16个bit的帧，其M＝12，K＝4，后4个比特存储信息比特个数，这里应填入0111，该信息表示该2*8的帧中，前12个比特中的前7个比特的信息是有效信息。

从上述N*8数据帧的结构可以看出，本实施例的串行处理装置可以处理的串行数据流最大速率限制为：

$N\×64\×\frac{M}{M+K}\mathrm{Kb}/s---\left(1\right)$

任意小于该速率串行码流均可适用，当采用一个64Kb/s时隙，即N＝1时，根据式2^k≥M的原则，取K＝3，M＝5。根据式1，本处理模块可以处理的同步串行数据流的最大速率为40Kb/s，可以处理所有速率小于40Kb/s的串行数据流，已经覆盖了整个X.50协议处理的范围。对于串行速率更高的应用，可以采用占用多个TDM时隙的方法。下表给出了不同N值时，可以处理的最大串行数据流速率对照表：

表1：串行处理装置中N值和可处理的最大串行速率的关系

N值	M值	K值	最大串行速率(Kb/s)
				1	5	3	40
2	12	4	96
				3	19	5	152
4	27	5	216
				5	34	6	272

N值	M值	K值	最大串行速率(Kb/s)
				6	42	6	336
7	50	6	400
				8	58	6	464
9	65	7	520
				10	73	7	584
11	81	7	648
				12	89	7	712
13	97	7	776
				14	105	7	840
15	113	7	904
				16	121	7	968
17	128	8	1024
				18	136	8	1088
N值	M值	K值	最大串行速率(Kb/s)
				19	144	8	1152
20	152	8	1216
				21	160	8	1280
22	168	8	1344
				23	176	8	1408
24	184	8	1472
				25	192	8	1536
26	200	8	1600

N值	M值	K值	最大串行速率(Kb/s)
				27	208	8	1664
28	216	8	1728
				29	224	8	1792
30	232	8	1856
				31	240	8	1920

配置信息存储模块用于存储组网时两端约定的配置信息，例如，端到端的串行数据流占用的时隙个数N、所占用的特定时隙、承载信息比特的比特位数M、表示信息比特个数的比特位数K等。这些信息由端到端之间事先约定并存储在FPGA的寄存器中。所述封装模块和解封装模块可以读取这些配置信息，直接将相应的串行数据流映射到特定的时隙中，并在相应位置完成信息比特和信息比特个数的填充，组成图4所示格式的帧。

E1接口模块用于将封装好的N*8数据帧直接插入E1的HW线在特定时隙上发送，以及从E1的HW线上接收特定时隙的内容交给解封装模块，此外还完成模拟和数字信号的转换、E1帧头的标识和提取、控制信号的插入以及线路时钟的提取等功能。该接口模块通常用E1接口芯片实现，例如PEB2254。

如果需要将多路串行数据映射在同一条E1的HW线上，则不同的串行数据必须分别映射和插入到不同的E1时隙，这需要事先在两端约定好各路串行数据流所占用的时隙并配置在两端，对端根据时隙的不同，来区分不同的串行数据流。

解封装模块用于完成TDM网络侧传送的N*8数据帧到串行数据流的解映射，如上所述，该解封装模块可以从配置信息存储模块获知该串行数据流所在的特定时隙以及存储信息比特个数的bit，因此，解封装模块根据E1接口芯片给出的E1的帧头指示信号和2M时钟，可以很容易地区分E1帧中的每一个时隙，对于要接收的特定时隙的N*8串行处理数据帧，先通过后K比特的数值来判断该数据帧中前M比特内有多少比特是有效的，即真正从对端同步串行数据侧收到的信息比特，然后将其取出，写入到同步串行接口模块的FIFO中，发送给同步串行设备，完成串行数据的透传。

串行时钟处理模块完成不同组网形式下的串行发送、接收时钟的产生和处理。串行处理装置在组网时一般是成对出现，实现端到端的透传应用，本实施例采用的组网方式如图5所示，两端透传的设备均为DTE设备(数据终端设备)，串行处理模块A和B分别通过同步串口与该两个DTE设备相连，另一侧通过E1接口与TDM交换网相连。两端串行处理装置A和B中的串行时钟处理模块通过E1接口模块直接从TDM网络恢复2M时钟基准，采用分频的方法由分频单元给出同步串口的发送、接收时钟。

本实施例实现同步串行数据在时分多路复用网络上透传的方法包括以下步骤：

第一步，发送端的同步串行设备通过同步串口向与其连接的串行处理装置A发送同步串行数据；

第二步，所述串行处理装置A将收到的串行数据流映射到对应于N个E1时隙的N*8比特数据帧中，该帧前M比特用于依序承载在一个E1帧的时间间隔内收到的信息比特，后面K比特用于用2进制表示在一个E1帧的时间间隔内收到的信息比特个数，M和K满足M+K＝N*8，且2^k≥M；

第三步，所述串行处理装置A将封装好的帧插入特定时隙发送到TDM网络，由该网络传送到与对端同步串行设备相连的串行处理装置B；

第四步，所述串行处理装置B收到网络侧发来的特定时隙上的N*8数据帧后，读取该帧后K比特的数值以确定该帧前M比特中的有效信息比特个数，将其取出并通过同步串口发送到接收端的所述同步串行设备。

通过以上步骤，就完成了同步串行数据在TDM网上的透传。

第二实施例

本实施例的系统如图6所示，其中串行处理装置中的封装模块、解封装模块和两个接口模块的功能以及透传的方法、映射/解映射的方式和帧结构都与第一实施例相同，在此不再赘述。区别之处在于其两端的设备一个是DTE设备，一个是DCE设备(数据电路设备)，该DCE设备可能是属于其他运营商的传输网上的设备，它提供的串行发送、接收时钟和TDM交换网的时钟可能是不同步的。因此，本实施例的串行处理装置A和B中的串行时钟处理模块与第一实施例不同，另外，同步串行接口模块在与时钟相关的功能上与第一实施例有所不同。

与DCE设备直接相连的串行处理装置A的串行数据流发送、接收时钟直接采用同步串口侧DCE设备提供的时钟，不需要由串行时钟处理模块另外提供，该串行时钟处理模块可以省略。

另一边与DTE设备相连的串行处理装置B提供的串行数据流的发送、接收时钟，是不可以直接采用E1提取2M时钟基准简单的分频得到的。因为DCE侧的时钟和TDM网络的时钟是不同步的，串行处理装置B如果直接分频，得到的串行数据流的发送、接收时钟和DCE提供的时钟也是不同步的，会造成端到端设备之间时钟的差异，引起通信滑码。

从图4可以看出，N*8数据帧结构中的有效信息比特个数，实际上包含了对端DCE设备提供的时钟信息。这是一个相对信息，是相对于TDM的2M时钟而言的，即在256个2M时钟的周期内，DCE设备提供的串行时钟的个数。因此，可以通过对2M时钟进行可变倍数的分频，对分频的倍数实时地用上一帧的串行时钟个数作为参数进行修正，使得该时钟在一个E1帧时间间隔内的个数，始终等于前一E1帧时间间隔内N*8数据帧后K比特表示的信息比特个数，从而保证串行处理装置B输出的时钟和对端DCE设备提供的时钟是同步的，即恢复出对端的串行时钟，达到两端无误码的透传目的。

为了实现上述功能，本实施例串行处理装置B中的串行时钟处理模块包括系数计算单元、分频计数器Count、分频控制器和翻转寄存器Series_clk。其中：

系数计算单元每经过一个E1帧的时间，根据读取的所述信息比特个数W计算分频系数I和余数J，用作对下一E1帧进行分频和修正的系数，其中分频系数I是作为分频计数器Count的阈值。

分频计数器Count，以TDM网络的2M时钟为工作时钟，用于在每检测到一个2M时钟的上升沿后进行一次计数，本实施例从0开始计数。

分频控制器，用于在满足J＝0且所述分频计数器计算值等于I时，或者在满足J＞0且所述分频计数器计算值等于I+1时，让所述翻转寄存器进行一次翻转，使所述分频计数器重新计数，如果J不等于0还应使J＝J-1。

翻转寄存器Series_clk，通过两次翻转得到一个低速时钟的周期，用于输出该串行处理装置B所要提供给同步串口的串行数据发送、接收时钟。

下面讨论分频系数I和修正系数J如何确定。假定从TDM侧收到的N*8数据帧中有效信息比特个数为W，则分频系数I等于256除以2W的商减1，修正系数J为余数。即变量W、I、J满足关系式：

256＝2×W×(I+1)+J    (2)

工作时，每经过一个E1帧的时间，对变量W的值进行一次实时的更新，并计算出新的I和J值，用作对下一E1帧进行分频和修正的系数。分频计数器Count的初值不为零时，上述I和J的计算公式会有相应的变化，这些变化应视为与本发明等同的。

确定了分频系数I和修正系数J后，本实施例的串行时钟处理模块按图7所示流程来产生串行数据流的发送、接收时钟，包括以下步骤：

步骤110，检测2M时钟的上升沿，检测到后，执行下一步，否则继续检测；

步骤120，判断E1帧头是否有效，这里E1的帧头信号是8K的脉冲信号，脉冲宽度是一个2M的时钟周期，如果有效，执行下一步，否则，执行步骤140；

步骤130，为翻转寄存器Series_clk赋初值‘1’，为计数器Count赋初值‘0’，返回步骤110；

步骤140，判断是否满足条件一：J＝0且Count＝I，或者满足条件二：J＞0且Count＝I+1，如果满足，执行下一步，否则，执行步骤160；

步骤150，使翻转寄存器翻转，即将not Series_clk赋给Series_clk，且将分频计数器Count清零，如果修正系数J＞0，则令J＝J-1，否则保持J＝0不变；

步骤160，将分频计数器Count的值累加上1，即Count＝Count+1，返回步骤110。

假定DCE设备输出的是56kb/s且速率不变的串行数据流，那么串行数据处理模块B从TDM侧收到的N*8数据帧中有效信息比特个数W等于7，按照关系式(1)可以计算出分频系数I＝17，修正系统J＝4。将这些系数代入上述流程，可以导出开始产生的两个串行时钟每个对应于38个2M时钟，随后产生的5个串行时钟每个对应于36个串行时钟，即在一个E1帧的256个2M时钟期间会产生7个56k的串行时钟，这和DCE设备在一个E1帧时间间隔(125ms)内提供的串行时钟个数是相等的。

当串行速率低于8Kb/s时，由于在一个E1帧时间内收到的串行时钟个数不到一个，可以用以下的方法将多个E1帧综合起来考虑。

取H个E1帧的时间作为衡量单位，此时收到的串行时钟个数为：H个TDM侧收到的N*8数据帧中有效信息比特个数之和：W₁+W₂+…+W_h，需要满足：W₁+W₂+…+W_h≥1，这时候的分频系数I等于H*256除以2(W₁+W₂+…+W_h)的商减1，修正系数J为余数。即变量W、I、J满足关系式：

H*256＝2×(W₁+W₂+…+W_h)×(I+1)+J

此时，在图7的流程中，需要步骤120的条件“判断E1帧头是否有效”改为“是否收到H个E1的帧头信号”，其它的处理不变。每经过H个E1帧的时间(H*125us)，对W₁+W₂+…+W_h的值进行一次实时的更新，并计算出新的I和J值，用作对下一H个E1帧进行分频和修正的系数。

另外，本发明描述的数据的透传均是是双向的，本实施例中，既有数据跨过TDM网从DCE发往DTE设备，也有数据跨过TDM网从DTE设备发往DCE设备。在相反方向，即当DTE设备向DCE设备发送串行数据时，DTE与串行处理模块之间的串口时钟也是由本发明分频和修正的方法得出。串行处理模块与接收端的DCE设备之间的串口时钟是由DCE设备直接提供的，其内部的串行时钟处理模块是可以省略的。总之，在第二种组网方式中，时钟传递是：DCE的时钟透过TDM网，通过本发明的分频和修正的方法在DTE侧的串行处理模块中同步恢复出来，该DCE时钟可以和TDM网的E1时钟可以是不同步的。

Claims (10)

1.一种实现同步串行数据在时分多路复用网络上透传的方法，应用于一通信系统，该通信系统包括两端的同步串行设备，通过同步串口分别与所述同步串行设备连接的两个串行处理装置，以及将所述串行处理装置互联的时分多路复用网络，该方法包括以下步骤：

(a)发送端的同步串行设备通过同步串口向与其连接的串行处理装置A发送同步串行数据；

(b)所述串行处理装置A将收到的串行数据流映射到对应于N个E1时隙的N*8比特数据帧中，该帧前M比特用于依序承载在一个E1帧的时间间隔内收到的信息比特，后面K比特用于表示在一个E1帧的时间间隔内收到的信息比特个数W，M和K满足M+K＝N*8，且2^k≥M；其中，所述端到端的串行数据流占用的时隙个数N、所占用的特定时隙、承载信息比特的比特位数M、表示信息比特个数的比特位数K是在组网应用时就配置好的，N≤31；

(c)所述串行处理装置A将封装好的帧发送到时分多路复用网络，由其传送到与对端同步串行设备相连的串行处理装置B；

(d)所述串行处理装置B收到网络侧发来相应时隙上的N*8数据帧后，读取该帧后K比特的数值以确定该帧前M比特中的有效信息比特个数W，将其取出并通过同步串口发送到接收端的所述同步串行设备；

其中，所述方法利用串行时钟处理模块，或者根据通过E1接口直接从时分多路复用网络恢复的2M时钟基准进行分频得到两端数字终端设备的时钟，或者根据收到的N*8数据帧后K比特表示的信息比特个数W、对E1接口的2M时钟进行实时分频和修正、将一路数据电路设备的时钟通过时分多路复用网络同步恢复出来、作为与另一端数据终端设备之间同步串口的发送、接收时钟。

2.如权利要求1所述的方法，其特征在于，所述串行处理装置A如果收到多路串行数据流，则将这些串行数据流分别映射到各自不同的E1时隙；所述串行处理装置B收到各个时隙上的N*8数据帧后，根据时隙的不同来区分这些不同的串行数据流。

3.如权利要求1所述的方法，其特征在于，当两端的所述同步串行设备均为数据终端设备时，所述串行处理装置A和串行处理装置B分别通过E1接口芯片从时分多路复用网络恢复2M时钟基准，采用分频的方法给出同步串口的发送、接收时钟。

4.如权利要求1所述的方法，其特征在于，当所述两端的同步串行设备分别为数据电路设备和数据终端设备时，是通过对恢复的2M时钟基准进行分频和修正，将所述数据电路设备的时钟透过时分多路复用网络在所述数据终端设备侧的串行处理模块中同步恢复出来，作为该串行处理模块和所述数据终端设备之间同步串口的发送、接收时钟。

5.如权利要求4所述的方法，其特征在于，所述串行处理装置B按以下步骤产生同步串口的发送、接收时钟：

每经过一个或多个E1帧的时间，根据读取到的所有信息比特个数W，按照公式：256＝2×W×(I+1)+J计算其中的分频系数I和余数J，用作对下一E1帧进行分频和修正的系数；

所述系数I和J确定后，在下一个相同的时间间隔内，每检测到一个2M时钟的上升沿后进行计数，如果J＝0，每计数I次让翻转寄存器进行一次翻转，然后重新计数；如果J＞0，则每计数I+1次让翻转寄存器进行一次翻转并使J＝J-1，然后重新计数，该翻转寄存器的输出信号即为串行处理装置B提供给同步串口的串行数据发送、接收时钟。

6.一种用于实现同步串行数据在时分多路复用网络上透传的串行处理装置，其特征在于，包括配置信息存储模块、封装模块、解封装模块和串行时钟处理模块，其中：

所述配置信息存储模块，用于存储组网时两端约定的串行数据流占用的时隙个数N、所占用的特定时隙、承载信息比特的比特位数M和表示信息比特个数的比特位数K，N≤31；

所述封装模块用于将同步串行设备侧的串行数据流映射到对应于N个特定E1时隙的N*8比特数据帧中，该帧前M比特用于依序承载在一个E1帧的时间间隔内收到的信息比特，后面K比特用于表示在一个E1帧的时间间隔内收到的信息比特个数，M和K满足M+K＝N*8，且2^k≥M；

所述解封装模块用于从时分多路复用网络侧收到的数据帧中找到特定时隙上的N*8数据帧，读取该帧后K比特的数值以确定该帧前M比特中的有效信息比特个数，将其取出交给同步串口发送；所述串行时钟处理模块，用于根据提取的2M时钟基准进行分频得到两端数字终端设备的时钟；或者根据收到的N*8数据帧后K比特表示的信息比特个数W，对E1接口的2M时钟进行实时分频和修正，将一端数据电路设备的时钟透过时分多路复用网络同步恢复出来，作为与另一端数据终端设备之间同步串口的发送、接收时钟。

7.如权利要求6所述的串行处理装置，其特征在于，还包括同步串行接口模块和E1接口模块，其中：

所述串行同步接口模块用于接收同步串行设备发来的串行数据，交给所述封装模块处理，以及将解封装后的串行数据发送给同步串行设备；

所述E1接口模块用于将封装好的N*8数据帧直接插入E1的HW线在特定时隙上发送，以及从E1的HW线上接收特定时隙的数据交给解封装模块处理，并完成模数转换、帧头的标识和提取，以及2M时钟的提取。

8.如权利要求6所述的串行处理装置，其特征在于，所述封装模块、解封装模块和串行时钟处理模块由一片可编程门阵列实现。

9.如权利要求6所述的串行处理装置，其特征在于，所述串行时钟处理模块包括系数计算单元、分频计数器、分频控制器和翻转寄存器，其中：

所述系数计算单元每经过一个E1帧的时间，根据读取的所述信息比特个数W，按照公式：256＝2×W×(I+1)+J计算其中的分频系数I和余数J，用作对下一E1帧进行分频和修正的系数；

所述分频计数器，以TDM网络的2M时钟为工作时钟，用于在每检测到一个2M时钟的上升沿后进行计数；

所述分频控制器，用于在满足J＝0且所述分频计数器计算值等于I时，或者在满足J＞0且所述分频计数器计算值等于I+1时，让所述翻转寄存器进行一次翻转，使所述分频计数器重新计数，如果J不等于0还使J＝J-1；

所述翻转寄存器，通过两次翻转可得到一个低速时钟的周期，用于输出串行时钟处理要提供的同步串口的串行数据发送、接收时钟。

10.一种实现同步串行数据在时分多路复用网络上透传的系统，包括两端的同步串行设备，与所述同步串行设备连接的两个串行处理装置，以及将所述串行处理装置互联的时分多路复用网络，其特征在于，所述串行处理装置包括封装模块、解封装模块、串行时钟处理模块、配置信息存储模块、同步串行接口模块和E1接口模块，其中：

所述封装模块用于将同步串行设备侧的串行数据流映射到对应于N个特定E1时隙的N*8比特数据帧中，该帧前M比特用于依序承载在一个E1帧的时间间隔内收到的信息比特，后面K比特用于表示在一个E1帧的时间间隔内收到的信息比特个数，M和K满足M+K＝N*8，且2^k≥M；

所述解封装模块用于从时分多路复用网络侧收到的数据帧中找到特定时隙上的N*8数据帧，读取该帧后K比特的数值以确定该帧前M比特中的有效信息比特个数，将其取出交给同步串口发送；

所述配置信息存储模块用于存储组网时两端约定的串行数据流占用的时隙个数N、所占用的特定时隙、承载信息比特的比特位数M和表示信息比特个数的比特位数K；

所述串行时钟处理模块，用于根据提取的2M时钟基准进行分频得到两端数字终端设备的时钟；或者根据收到的N*8数据帧后K比特表示的信息比特个数W，对E1接口的2M时钟进行实时分频和修正，将一端数据电路设备的时钟透过时分多路复用网络同步恢复出来，作为与另一端数据终端设备之间同步串口的发送、接收时钟；

所述串行同步接口模块用于接收同步串行设备发来的串行数据，交给所述封装模块处理，以及将解封装后的串行数据发送给同步串行设备；

所述E1接口模块用于将封装好的N*8数据帧直接插入E1的HW线在特定时隙上发送，以及从E1的HW线上接收特定时隙的数据交给解封装模块处理，并完成模数转换、帧头的标识和提取，以及2M时钟的提取。

Images